CN103762203A - 基于刚柔结合印刷电路板三维封装的散热结构及制作方法 - Google Patents
基于刚柔结合印刷电路板三维封装的散热结构及制作方法 Download PDFInfo
- Publication number
- CN103762203A CN103762203A CN201410008432.7A CN201410008432A CN103762203A CN 103762203 A CN103762203 A CN 103762203A CN 201410008432 A CN201410008432 A CN 201410008432A CN 103762203 A CN103762203 A CN 103762203A
- Authority
- CN
- China
- Prior art keywords
- printed circuit
- circuit board
- radiator
- radome
- shaped structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明提供一种基于刚柔结合印刷电路板三维封装的散热结构,包括柔性印刷电路板,柔性印刷电路板弯折成U型结构,在U型结构的上下两个相对的平整部上各压合有一块刚性印刷电路板,多个元器件分别安装在上方和下方相对的刚性印刷电路板的内表层;在上方和下方的刚性印刷电路板上元器件的安装部位分别安装有屏蔽罩。U型结构内还安装有带有上中空腔和下中空腔的第一散热器,第一散热器固定在U型结构的至少一个平整部的刚性印刷电路板上;上方和下方相对的刚性印刷电路板上的屏蔽罩分别嵌在第一散热器的上中空腔和下中空腔中。U型结构上方的平整部上的刚性印刷电路板的外表层上安装有第二散热器。本发明解决了高密度三维系统封装结构的热管理问题。
Description
技术领域
本发明涉及微电子封装领域,尤其是一种基于刚柔结合印刷电路板三维封装的散热结构。
背景技术
随着微电子技术的发展,微电子处理功能的复杂、多样化,使得微电子系统中电子元件的数目越来越多,势必导致微组装密度和集成度的骤然提高,对于有限空间内提高封装的整体集成度提出了较高的要求。
随着电子产品小型化的需求越来越高,三维系统封装成为解决高集成度问题的一个主要方案。三维系统封装结构都比较紧凑,但是其在Z方向上的复杂度也给封装散热提出了更高的要求。若三维系统封装结构的散热问题得不到很好的解决,则容易使得三维系统封装结构内的元器件提前失效,影响使用寿命。
发明内容
本发明的目的在于提出一种基于刚柔结合印刷电路板三维封装的散热结构及制作方法,即实现了高密度三维系统封装,又可以使得其具备良好的散热性能,解决了高密度三维系统封装结构的热控制和热管理问题。本发明采用的技术方案是:
一种基于刚柔结合印刷电路板三维封装的散热结构,包括一柔性印刷电路板,所述柔性印刷电路板弯折成U型结构,在U型结构的上下两个相对的平整部上各压合有一块刚性印刷电路板,多个元器件分别安装在上方和下方相对的刚性印刷电路板的内表层;在上方和下方的刚性印刷电路板上元器件的安装部位分别安装有屏蔽罩,将上方和下方的刚性印刷电路板上的元器件分别罩在各自的屏蔽罩内。
所述U型结构内还安装有带有上中空腔和下中空腔的第一散热器,第一散热器固定在U型结构的至少一个平整部的刚性印刷电路板上;上方和下方相对的刚性印刷电路板上的屏蔽罩分别嵌在第一散热器的上中空腔和下中空腔中。在U型结构的一个平整部上的刚性印刷电路板的外表层上植有球状引脚栅格阵列。
进一步地,所述第一散热器的四周具有多个增强散热效果的散热片。
进一步地,在U型结构的另一个平整部上的刚性印刷电路板的外表层上安装有第二散热器。
进一步地,所述第二散热器的表面分布有若干增强散热效果的散热片。
进一步地,上方的刚性印刷电路板上的屏蔽罩背部与第一散热器的上中空腔内壁相粘合。
本发明的优点在于:
1).三维系统封装结构具有小体积、高密度的优点。
2).散热器的形状和安装位置使得本发明具有优秀的热管理性能。
3).本发明的工艺实现比较简单,利于降低成本和批量生产。
附图说明
图1为本发明柔性印刷电路板弯折前的示意图。
图2为本发明组装完成后侧面示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1、图2所示:
本发明所提出的基于刚柔结合印刷电路板三维封装的散热结构,包括一柔性印刷电路板101,所述柔性印刷电路板101弯折成U型结构,在U型结构的上下两个相对的平整部上各压合有一块刚性印刷电路板102,多个元器件104分别安装在上方和下方相对的刚性印刷电路板102的内表层;在上方和下方的刚性印刷电路板102上元器件104的安装部位分别安装有屏蔽罩201,将上方和下方的刚性印刷电路板102上的元器件104分别罩在各自的屏蔽罩内;所述U型结构内还安装有带有上中空腔和下中空腔的第一散热器2021,第一散热器2021固定在U型结构下方的平整部的刚性印刷电路板102上;上方和下方相对的刚性印刷电路板102上的屏蔽罩201分别嵌在第一散热器2021的上中空腔和下中空腔中;为使得三维封装的散热结构整体比较牢固,可以将上方的刚性印刷电路板102上的屏蔽罩201背部与第一散热器2021的上中空腔腔壁通过固定胶相粘合。在U型结构下方的平整部上的刚性印刷电路板102的外表层上植有球状引脚栅格阵列103(即BGA---Ball Grid Array),从而可以将U型结构内的电信号引出。
第一散热器2021的四周具有多个散热片,可实现大面积横向散热,增强散热效果。
在U型结构上方的平整部上的刚性印刷电路板102的外表层上安装有第二散热器2022作为顶部散热器。顶部散热器在表面分布若干散热片以实现较大的散热面积,增强散热效果。
上述基于刚柔结合印刷电路板三维封装的散热结构的制作方法如下所述:
步骤一.提供一柔性印刷电路板101和两块刚性印刷电路板102,通过将柔性印刷电路板101与刚性印刷电路板102压合,形成刚柔结合印刷电路板;刚性印刷电路板102压合在柔性印刷电路板101的中央部位的两侧。在实际典型的应用中,刚性印刷电路板102可采用八层印刷电路板,柔性印刷电路板101则可采用四层板。
步骤二.在左侧和右侧的刚性印刷电路板102的一个表层上分别安装元器件104;
元器件104包括无源和有源器件,可根据实际需要来安装不同的器件,安装的方法包括但不限于倒装焊方式。
步骤三.在右侧的刚性印刷电路板102的另一个表层(图2中的下表层)上植BGA焊球形成球状引脚栅格阵列103;BGA(Ball Grid Array,球状引脚栅格阵列)。
步骤四.在左侧和右侧的刚性印刷电路板102上安装元器件104的部位分别安装屏蔽罩201,将左侧和右侧的元器件104完全罩在各自的屏蔽罩内;
屏蔽罩201通常采用金属屏蔽罩,根据元器件104的实际布局和所需要的空间设计金属屏蔽罩的结构和高度。为了牢固起见,左侧和右侧的屏蔽罩201需要分别和左侧和右侧的刚性印刷电路板102固定,固定的方式通常可采用焊接方式。
步骤五.在右侧的刚性印刷电路板102上安装固定带有上中空腔和下中空腔的第一散热器2021,使得右侧的刚性印刷电路板102上的屏蔽罩201内嵌于第一散热器2021的下中空腔中;
第一散热器2021的材料为金属,四周具有多个散热片,可实现大面积横向散热。上中空腔可以容纳左侧的刚性印刷电路板102上的屏蔽罩201。
步骤六.在左侧的刚性印刷电路板102的另一个表层(图2中的下表层)上安装第二散热器2022;
在柔性印刷电路板101弯折成U型结构后,第二散热器2022可以作为顶部散热器。第二散热器2022的材料为金属,表面分布有若干增强散热效果的散热片。
步骤七.在左侧的屏蔽罩201的背部或右侧的第一散热器2021上中空腔内壁涂固定胶;
步骤八.将柔性印刷电路板101进行弯折形成U型结构,使得左侧的屏蔽罩201内嵌入右侧的第一散热器2021上中空腔中,左侧的屏蔽罩201的背部与右侧的第一散热器2021上中空腔内壁相粘合,完成组装。
在实际应用中,有源或者无源元器件的数量、刚性印刷电路板与柔性印刷电路板的层数、金属屏蔽罩的材料结构、散热器的种类材料等均可以延伸,其实质仍不脱离本实施例所提供的方案。
Claims (6)
1.一种基于刚柔结合印刷电路板三维封装的散热结构,其特征在于:包括一柔性印刷电路板(101),所述柔性印刷电路板(101)弯折成U型结构,在U型结构的上下两个相对的平整部上各压合有一块刚性印刷电路板(102),多个元器件(104)分别安装在上方和下方相对的刚性印刷电路板(102)的内表层;
在上方和下方的刚性印刷电路板(102)上元器件(104)的安装部位分别安装有屏蔽罩(201),将上方和下方的刚性印刷电路板(102)上的元器件(104)分别罩在各自的屏蔽罩内;
所述U型结构内还安装有带有上中空腔和下中空腔的第一散热器(2021),第一散热器(2021)固定在U型结构的至少一个平整部的刚性印刷电路板(102)上;
上方和下方相对的刚性印刷电路板(102)上的屏蔽罩(201)分别嵌在第一散热器(2021)的上中空腔和下中空腔中;
在U型结构的一个平整部上的刚性印刷电路板(102)的外表层上植有球状引脚栅格阵列(103)。
2.如权利要求1所述的基于刚柔结合印刷电路板三维封装的散热结构,其特征在于:
所述第一散热器(2021)的四周具有多个增强散热效果的散热片。
3.如权利要求2所述的基于刚柔结合印刷电路板三维封装的散热结构,其特征在于:
在U型结构的另一个平整部上的刚性印刷电路板(102)的外表层上安装有第二散热器(2022)。
4.如权利要求3所述的基于刚柔结合印刷电路板三维封装的散热结构,其特征在于:
所述第二散热器(2022)的表面分布有若干增强散热效果的散热片。
5.如权利要求1~4中任一项所述的基于刚柔结合印刷电路板三维封装的散热结构,其特征在于:
上方的刚性印刷电路板(102)上的屏蔽罩(201)背部与第一散热器(2021)的上中空腔内壁相粘合。
6.一种基于刚柔结合印刷电路板三维封装的散热结构的制作方法,包括下述步骤:
步骤一.提供一柔性印刷电路板(101)和两块刚性印刷电路板(102),通过将柔性印刷电路板(101)与刚性印刷电路板(102)压合,形成刚柔结合印刷电路板;刚性印刷电路板(102)压合在柔性印刷电路板(101)的中央部位的两侧;
步骤二.在左侧和右侧的刚性印刷电路板(102)的一个表层上分别安装元器件(104);
步骤三.在右侧的刚性印刷电路板(102)的另一个表层上植BGA焊球形成球状引脚栅格阵列(103);
步骤四.在左侧和右侧的刚性印刷电路板(102)上安装元器件(104)的部位分别安装屏蔽罩(201),将左侧和右侧的元器件(104)完全罩在各自的屏蔽罩内;
步骤五.在右侧的刚性印刷电路板(102)上安装固定带有上中空腔和下中空腔的第一散热器(2021),使得右侧的刚性印刷电路板(102)上的屏蔽罩(201)内嵌于第一散热器(2021)的下中空腔中;
步骤六.在左侧的刚性印刷电路板(102)的另一个表层上安装第二散热器(2022);
步骤七.在左侧的屏蔽罩(201)的背部或右侧的第一散热器(2021)上中空腔内壁涂固定胶;
步骤八.将柔性印刷电路板(101)进行弯折形成U型结构,使得左侧的屏蔽罩(201)内嵌入右侧的第一散热器(2021)上中空腔中,左侧的屏蔽罩(201)的背部与右侧的第一散热器(2021)上中空腔内壁相粘合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410008432.7A CN103762203B (zh) | 2014-01-09 | 2014-01-09 | 基于刚柔结合印刷电路板三维封装的散热结构及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410008432.7A CN103762203B (zh) | 2014-01-09 | 2014-01-09 | 基于刚柔结合印刷电路板三维封装的散热结构及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103762203A true CN103762203A (zh) | 2014-04-30 |
CN103762203B CN103762203B (zh) | 2016-08-24 |
Family
ID=50529416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410008432.7A Active CN103762203B (zh) | 2014-01-09 | 2014-01-09 | 基于刚柔结合印刷电路板三维封装的散热结构及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103762203B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11862529B2 (en) | 2020-09-30 | 2024-01-02 | Huawei Technologies Co., Ltd. | Chip and manufacturing method thereof, and electronic device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5895973A (en) * | 1997-05-19 | 1999-04-20 | Delco Electronics Corp. | Electronic component assembly for maintaining component alignment during soldering |
US6472741B1 (en) * | 2001-07-14 | 2002-10-29 | Siliconware Precision Industries Co., Ltd. | Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same |
CN1750261A (zh) * | 2004-09-17 | 2006-03-22 | 台湾积体电路制造股份有限公司 | 集成电路封装装置及其制造方法 |
CN101114623A (zh) * | 2007-08-30 | 2008-01-30 | 威盛电子股份有限公司 | 封装模块及电子装置 |
US20090180733A1 (en) * | 2008-01-14 | 2009-07-16 | Korea Photonics Technology Institute | System package using flexible optical and electrical wiring and signal processing method thereof |
CN102693963A (zh) * | 2011-03-25 | 2012-09-26 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
-
2014
- 2014-01-09 CN CN201410008432.7A patent/CN103762203B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5895973A (en) * | 1997-05-19 | 1999-04-20 | Delco Electronics Corp. | Electronic component assembly for maintaining component alignment during soldering |
US6472741B1 (en) * | 2001-07-14 | 2002-10-29 | Siliconware Precision Industries Co., Ltd. | Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same |
CN1750261A (zh) * | 2004-09-17 | 2006-03-22 | 台湾积体电路制造股份有限公司 | 集成电路封装装置及其制造方法 |
CN101114623A (zh) * | 2007-08-30 | 2008-01-30 | 威盛电子股份有限公司 | 封装模块及电子装置 |
US20090180733A1 (en) * | 2008-01-14 | 2009-07-16 | Korea Photonics Technology Institute | System package using flexible optical and electrical wiring and signal processing method thereof |
CN102693963A (zh) * | 2011-03-25 | 2012-09-26 | 富士通半导体股份有限公司 | 半导体器件及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11862529B2 (en) | 2020-09-30 | 2024-01-02 | Huawei Technologies Co., Ltd. | Chip and manufacturing method thereof, and electronic device |
Also Published As
Publication number | Publication date |
---|---|
CN103762203B (zh) | 2016-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10128214B2 (en) | Substrate and the method to fabricate thereof | |
CN101467249B (zh) | 阵列型封装及其制造方法 | |
CN103839909A (zh) | 用于集成电路封装的可变尺寸的焊料凸点结构 | |
EP1493186B1 (en) | Heat spreader with down set leg attachment feature | |
US9601450B2 (en) | Semiconductor package | |
US20140029201A1 (en) | Power package module and manufacturing method thereof | |
US20150022985A1 (en) | Device-embedded package substrate and semiconductor package including the same | |
JP2009543349A (ja) | 完全なパワートレインのためのチップモジュール | |
US11096290B2 (en) | Printed circuit board with edge soldering for high-density packages and assemblies | |
CN103560119A (zh) | 用于多屏蔽芯片的三维柔性基板封装结构及制作方法 | |
CN104103531A (zh) | 封装结构及其制作方法 | |
US20110174526A1 (en) | Circuit module | |
CN103814627A (zh) | 用于将嵌入的芯片连接到印刷电路板中的方法和设备 | |
CN103426869B (zh) | 层叠封装件及其制造方法 | |
US10433424B2 (en) | Electronic module and the fabrication method thereof | |
WO2018216627A1 (ja) | 電子機器 | |
US9006904B2 (en) | Dual side package on package | |
KR101069288B1 (ko) | 반도체 패키지 | |
CN105140203A (zh) | 焊球及其制造方法和包括焊球的球栅阵列封装件 | |
CN103762203A (zh) | 基于刚柔结合印刷电路板三维封装的散热结构及制作方法 | |
US10008474B2 (en) | Dense assembly of laterally soldered, overmolded chip packages | |
CN110277355A (zh) | 薄膜倒装芯片封装 | |
CN103560090A (zh) | 一种用于PoP封装的散热结构的制作方法 | |
CN105280603A (zh) | 电子封装组件 | |
JP2009129960A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |