CN1750261A - 集成电路封装装置及其制造方法 - Google Patents

集成电路封装装置及其制造方法 Download PDF

Info

Publication number
CN1750261A
CN1750261A CNA2005100631387A CN200510063138A CN1750261A CN 1750261 A CN1750261 A CN 1750261A CN A2005100631387 A CNA2005100631387 A CN A2005100631387A CN 200510063138 A CN200510063138 A CN 200510063138A CN 1750261 A CN1750261 A CN 1750261A
Authority
CN
China
Prior art keywords
wafer
integrated circuit
radiator
coupled
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100631387A
Other languages
English (en)
Other versions
CN100429775C (zh
Inventor
张仕承
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1750261A publication Critical patent/CN1750261A/zh
Application granted granted Critical
Publication of CN100429775C publication Critical patent/CN100429775C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明揭示一种集成电路封装装置及其制造方法。封装装置包括：第一及第二封装基板、一第一及第二集成电路晶片、及一散热器。第一集成电路晶片上的一主动区上形成有至少一接合结构，以将其电性耦接至第一封装基板。第二集成电路晶片上的一主动区上形成有至少一接合结构，以将其电性耦接至第二封装基板。散热器将热从第一及第二集成电路晶片散出，其具有一第一表面耦接于第一集成电路晶片的一背侧，且具有一第二表面耦接于第二集成电路晶片的一背侧。因此，两晶片的背侧彼此相向。内部的散热器亦作为集成电路封装的支撑，以防止弯曲变形而维持集成电路封装的共面性。

Description

集成电路封装装置及其制造方法
技术领域
本发明是有关于一种半导体集成电路(IC)的晶片堆栈(chip-on-chip)封装中IC晶片的组装，特别是有关于一种多重IC晶片的定位，以共用相同或是少数的散热器(heat spreader)。再者，内盖板(internal lid)或散热器为良好的支撑体以防止弯曲变形(warpage)并维持整体IC封装的共面性(coplanarity)。
背景技术
IC晶片封装是制造过程中最重要步骤之一，其对于封装的IC晶片的整体成本、效能及可靠度有着深远的贡献。当半导体装置进级到较高的集成度(integration)时，封装技术，例如晶片堆栈(chip-on-chip)，则变得十分关键。
当半导体装置尺寸缩小时，晶片上装置的密度增加。然而，随之增加的制程功率也使得晶片堆栈封装装置中的多重晶片(multi-chip)所产生的总热量增加。可预期的，封装装置中过多的热会降低了装置的效能。再者，若产生的热过多，装置将会受损。
传统上解决热产生的方法是包含于装置操作期间，提供一散热装置(即，散热器)与IC封装装置中的IC晶片作热接触。上述传统装置的一般布局是将多个IC晶片的上表面彼此相对分开，每一上表面与对应的散热器作热接触，使得作为散热器的基板同时也供作IC封装装置的外表面(或外盖板)。不幸地，为了每一IC晶片而提供一分离的散热器，相对而言较为昂贵，特别是当IC封装具有大量IC晶片堆栈时。另外，每一额外的散热器将增加IC封装装置的整体尺寸，其并不利于部件或装置尺寸持续缩小的趋势。因此，需寻求一种晶片堆栈装置的封装技术，其需具有高效能的散热器但却无已知技术中存在的缺点。
发明内容
有鉴于此，本发明的目的在于提供一种集成电路(IC)封装装置及其制造方法。所述IC封装装置包括：第一及第二封装基板与一第一IC晶片。第一IC晶片上的一主动区上形成有至少一接合结构，以将其电性耦接至第一封装基板。所述IC封装装置亦包括一第二IC晶片，其上的一主动区上形成有至少一接合结构，以将其电性耦接至第二封装基板。另外，IC封装装置包括一散热器，以将热从第一及第二IC晶片散出，其具有一第一表面耦接于第一IC晶片的一背侧(非主动区)，其位于第一IC晶片的主动区的一相对侧。散热器亦具有一第二表面相对于其第一表面，耦接于第二IC晶片的一背侧，其位于第二IC晶片的主动区的一相对侧。因此，第一IC晶片的背侧与第二IC晶片的背侧相向。
本发明所述的集成电路封装装置，该散热器更包括至少一凹槽形成于其内部，以在该散热器通过一流体而将热散出。
本发明所述的集成电路封装装置，该凹槽的一宽度侧向延伸而超越该第一及该第二集成电路晶片的宽度。
本发明所述的集成电路封装装置，该第一及该第二封装基板被至少一散热构件所隔开，其耦接于该第一及该第二封装基板之间位于对应每一基板的周围处。
本发明所述的集成电路封装装置，该第一及该第二封装基板被第一及第二组的一或多个散热构件所隔开，该第一组散热构件耦接于对应的该第一封装基板与该散热器之间周围处，而该第二组散热构件耦接于对应的该第二封装基板与该散热器之间周围处，该第一及该第二组散热构件耦接于该散热器相对的表面上。
本发明所述的集成电路封装装置，该第一及该第二封装基板之一或两者更包括至少一接合结构形成于其外表面上，以将该集成电路封装装置耦接至另一结构。
本发明所述IC封装装置的制造方法包括下列步骤。借由形成于一第一IC晶片的一主动区上方的至少一接合结构，将第一IC晶片耦接至一第一封装基板。此方法包括将一散热器的一第一表面耦接至第一IC晶片的一背侧，其位于第一IC晶片的主动区的一相对侧。此方法更包括将相对于散热器的第一表面的一第二表面耦接于一第二IC晶片的一背侧，散热器将热从第一及第二IC晶片散出。另外，此方法包括借由形成于第二IC晶片的一主动区上方的至少一接合结构，将一第二封装基板耦接至第二IC晶片，第二IC晶片的主动区位于其背侧的一相对侧。
本发明所述的集成电路封装装置的制造方法，更包括形成穿过该散热器的至少一凹槽，以在该散热器通过一流体而将热散出。
本发明所述的集成电路封装装置的制造方法，更包括将该凹槽的一宽度侧向延伸而超越该第一及该第二集成电路晶片的宽度。
本发明所述的集成电路封装装置的制造方法，更包括利用于该第一及该第二封装基板之间位于对应每一基板的周围处耦接至少一散热构件来隔开该第一及该第二封装基板。
本发明所述的集成电路封装装置的制造方法，更包括借由第一及第二组之一或多个散热构件隔开该第一及该第二封装基板，该第一组散热构件耦接于对应的该第一封装基板与该散热器之间周围处，而该第二组散热构件耦接于对应的该第二封装基板与该散热器之间周围处，该第一及该第二组散热构件耦接于该散热器相对的表面上。
本发明所述的集成电路封装装置的制造方法，更包括于该第一及该第二封装基板之一或两者的外表面上形成至少一接合结构，以将该集成电路封装装置耦接至另一结构。
当以上述方法制造时，第一IC晶片的背侧是朝向第二IC晶片的背侧，使得两者共用相同的散热器，而将IC封装装置操作期间产生的热散出。就共用单一散热器而言，不同于分隔用于封装装置中每一IC晶片的多个散热器，可制造出更紧实的IC封装装置。如此一来，IC封装装置制造技术得以简化，有效地降低制造成本，甚至缩减制造时间。
附图说明
图1是绘示出根据本发明实施例的IC封装装置的剖面示意图；
图2是绘示出根据本发明另一实施例的IC封装装置的剖面示意图，其具有一散热器可自其外部置入；
图3是绘示出根据本发明实施例的IC封装装置的剖面示意图，其中散热器具有协助散热的一凹槽；
图4是绘示出根据本发明实施例的IC封装装置的剖面示意图，其具有三个IC晶片；
图5是绘示出根据本发明实施例的IC封装装置的剖面示意图，其具有多对IC晶片共用相同的散热器；
图6是绘示出图5的IC封装装置的另一实施例，其中散热器包括多个凹槽以协助热自多对IC晶片散出。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
请参照图1，其绘示出本发明一实施例的集成电路(IC)封装装置100。IC封装装置包括第一及第IC晶片105及110。每一IC晶片105及110具有多个接合结构115。接合结构115是电性耦接至每一IC晶片105及110上所对应的主动区A。在本实施例中，接合结构115为焊接凸块，以与每一IC晶片105及110上所对应的主动区A作电性及物理性耦接。焊接凸块115亦可被晶片与封装基板之间空隙所充填的底胶(underfill)材料所覆盖，用以释放应力。
IC晶片105及110的主动区A包括耦接于IC晶片105及110内部主动电路部件的结构与内连线。如图1所示，第一IC晶片105是耦接于一第一IC封装盖板120，同时第二IC晶片110是耦接于一第二IC封装盖板125。如图所示，第一及第二IC封装盖板120及125是借由散热构件(stiffeners)130而彼此隔开，且其它多个接合结构132耦接于第二封装盖板125。如以上关于接合结构115所述，这些接合结构132亦包括焊接凸块。然而，本发明不限于此，任何适用的接合结构亦可运用于本发明。典型地，第一及第二封装盖板120及125及散热构件130包括内连线，以容许第一及第二IC晶片105及110可透过接合结构132，功能性连接至其它结构或装置。
如图1的IC封装装置100所示，散热器135是耦接于第一及第二IC晶片105及110之间，并典型地透过一导电或非导电黏着剂140而耦接至晶片各自的背侧。在一实施例中，黏着剂140包括一般用于现存或后续发展产品的任何类型的黏着剂。第一及第二IC晶片105及110的背侧是位于每一IC晶片105及110的主动区A的相对侧。透过耦接两IC晶片105及110的背侧至散热器135，IC晶片105及110操作期间所产生的热能，可借由散热器135自IC晶片105及110引出并适时地散出。
透过散出IC封装装置100操作期间所产生的热，IC晶片105及110可更有效率地运作且具有较长的操作寿命。除了提供典型的散热功用之外，耦接于第一及第二IC晶片105及110背侧之间的散热器135可构成一更紧实的IC封装装置100。举例而言，本实施例中，封装装置100的两IC晶片105及110仅需使用一散热器，而不是对于每一IC晶片105及110制造出一分离的散热器。如此一来，用于制造上述IC封装的技术得以简化，有效地降低制造成本，甚至缩减制造时间。另一优点在于内散热器(或盖板)可加强支撑IC封装各处，以防止其弯曲变形，因而维持整体IC封装的共面性。
请参照图2，其绘示出本发明另一实施例的IC封装装置200。如同图1的IC封装装置100所示，IC封装装置200包括第一及第二IC晶片205及210，其具有接合结构215，例如焊接凸块，并分别将第一及第二IC晶片205及210的主动区A耦接至第一及第二封装盖板220及225。
散热器235是耦接于第一及第二IC晶片205及210的背侧之间，使得两者的主动区A面向相对的方向。图2的IC封装装置200包括多个散热构件230，其耦接于第一及第二封装盖板220及225之间。然而在本实施例中，这些散热构件230耦接于散热器235相对的表面上，而不是邻接于散热器235的末端。如同第一实施例所述，散热器235借由导电或非导电黏着剂240而耦接于第一及第二IC晶片205及210之间，使IC晶片205及210的背侧与散热器235作热连接。图2的IC封装装置200亦包括沿着第二封装盖板225外表面的接合结构232，以将封装装置200耦接至其它部件或装置，例如印刷电路板(printed circuit board，PCB)。
透过耦接散热器235相对表面上的散热构件230，散热器235周边或末端可到达封装装置200外部(即，散热构件230的外部)。由于散热器235可直接与封装装置200外部接触，故可有效地散出第一及第二IC晶片205及210操作期间所产生的热。举例而言，当IC封装装置200组装于最终的位置时，散热片(heat sink)或其它散热装置可直接耦接至散热器235。
请参照图3，其绘示出根据本发明又一实施例的IC封装装置300。如同图1及图2的装置，图3所示的IC封装装置300包括第一及第二IC晶片305及310，其透过多个接合结构315，分别耦接至第一及第二封装盖板320及325。如同之前的实施例，接合结构315可借由传统技术形成之，如同其它任何有用的接合结构类型，以将第一及第二IC晶片305及310电性或物理耦接至封装盖板320及325。
相似于图1所绘示的实施例，本实施例又包括散热构件330，其耦接于第一及第二封装盖板320及325之间周围或边缘处。再者，散热器335耦接于第一及第二IC晶片305及310的背侧，使得IC晶片305及310的主动区A面向相对的方向。另外，散热器335包括一凹槽345，其形成于散热器335内部。尽管散热器335持续将第一及第二IC晶片305及310所产生的热依上述方式散出，然而一热流体(即，液体或气体)亦可流经散热器335中的凹槽345来协助散热。
在一实施例中，流经散热器335中凹槽345的流体包括能够自IC晶片305及310传导热的液体。在一特定的实施例中，流经凹槽345的液体为蒸馏水(distilled water)。又另一实施例中，流经凹槽345的流体为空气。当然，此处并不限定流经凹槽345用以协助散热的流体的类型。在一有利的实施例中，凹槽345的宽度延伸超越第一及第二IC晶片305及310的宽度，以在装置300操作期间将热更有效地散出。当然，此处并无限定特别的凹槽345宽度。另外，亦不限定仅有单一凹槽345形成于散热器335内部，或是限定凹槽345的外型。在IC封装装置300的设计及制造中，可以具有两个以上的凹槽，用以将流体通入散热器335中。
请参阅图4，其绘示出根据本发明另一实施例的IC封装装置400。在本实施例中，装置400中包括了三个IC晶片405、410、及412。特别地，第一及第二IC晶片405及410耦接至一散热器435，其位于IC晶片405及410背侧之间。如同之前实施例所述，第二IC晶片410包括多个接合结构(即，焊接凸块)415，其耦接于IC晶片410的主动区A，以将第二IC晶片410耦接至一第二封装盖板425。第二封装盖板425亦包括其本身的接合结构432，例如焊接凸块，用以将封装装置400电性及物理耦接至其它结构或装置。
关于第三IC晶片412的组装，耦接至第一IC晶片405的主动区A并与之结合的接合结构415亦电性及物理性耦接至第三IC晶片412的主动区A。如同使用焊接凸块作为接合结构的所有实施例，第一及第三IC晶片405及412主动区A之间接合是一冶金接合(metallurgical bond)。一旦第三IC晶片412耦接至第一IC晶片405，一第一封装盖板420是耦接于第三IC晶片412的背侧。第一封装盖板420本身可为相似散热器435的散热结构。散热器435可用于协助将第一及第二IC晶片405及410所产生的热散出。同时第一封装盖板420可用于协助将操作第三IC晶片412所产生的热散出。
最后，为了完成封装装置400的制作，散热构件430可放置于散热器435周围的相对表面上且其位于第一及第二封装盖板420及425之间周围处。如以上所述，第一及第二封装盖板420及425和散热构件430一样，可包括内连线，其借由接合结构432，而将第一、第二、及第三IC晶片405、410、及412电性连接至其它结构或装置。
请参照图5，其绘示出根据本发明一实施例的IC封装装置500，其包括了四个IC晶片505、510、512、及514。在本实施例中，第一及第二IC晶片505及510与第三及第四IC晶片512及514是成对耦接在一起，每一对的耦接方式相似于图2所示。特别地，第一IC晶片505是透过接合结构515，而耦接于第一封装盖板520。同时，第二IC晶片510使用相似的接合结构耦接至第二封装盖板525。同样地，第三IC晶片512是透过接合结构，例如焊接凸块，而耦接于第一封装盖板520。同时，第四IC晶片514沿着第二IC晶片510的边，耦接至第二封装盖板525。
借由上述组合来耦接IC晶片505、510、512、及514，第一及第三IC晶片505及512的背侧是耦接于一散热器535的一表面上。同时，第二及第四IC晶片510及514的背侧是耦接于散热器535的一相对表面上。散热构件530是耦接于第一及第二封装盖板520及525之间且位于对应的散热器535的相对表面上，使得散热器535的边缘得以通达装置500外面。如之前所述，封装装置500可透过形成于第二封装盖板525外表面的接合结构532，耦接至其它结构或装置。图5的实施例绘示出如何将多重IC晶片成对耦接并彼此相邻(即，单一散热器535的相同侧)，且又共用单一散热器535，以将装置500操作期间的热散出。如此一来，图5的实施例只需要制作出一散热器535，且装置500中所有的IC晶片505、510、512、及514共用一散热片535。
请参照图6，其绘示出与图5相同的IC封装装置500，然而，散热器535包括了三个凹槽545a、545b、及545c形成于内。如同图3所绘示的IC封装装置300，凹槽545a、545b、及545c可用以在散热器535中通入一流体来协助将第一、第二、第三、及第四IC晶片505、510、512、及514操作期间所产生的热散出。如以上所述，任何有助于导热的流体类型可流经凹槽545a、545b、及545c，例如水或空气。再者，尽管图6仅绘示出三凹槽545a、545b、及545c，然而并不限定可形成于散热器535内部的凹槽数量。另外，每一凹槽545a、545b、及545c的宽度不需与图6所示的相同，但可基于散热所需来做选择。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
100、200、300、400、500～IC封装装置
105、205、305、405、505～第一IC晶片
110、210、310、410、510～第二IC晶片
115、215、315、415、515、132、232、332、432、532～接合结构
120、220、320、420、520～第一封装盖板
125、225、325、425、525～第二封装盖板
130、230、330、430、530～散热构件
135、235、335、435、535～散热器
140、240、340、440～黏着剂
412、512～第三IC晶片
514～第四IC晶片
A～主动区

Claims (12)

1、一种集成电路封装装置，其特征在于所述集成电路封装装置包括：
第一及第二封装基板；
一第一集成电路晶片，其上的一主动区上形成有至少一接合结构，以将该第一集成电路晶片电性耦接至该第一封装基板；
一第二集成电路晶片，其上的一主动区上形成有至少一接合结构，以将该第二集成电路晶片电性耦接至该第二封装基板；以及
一散热器，将热从该第一及该第二集成电路晶片散出，该散热器具有一第一表面耦接于该第一集成电路晶片的一背侧，其位于该第一集成电路晶片的该主动区的一相对侧，且该散热器具有一第二表面耦接于该第二集成电路晶片的一背侧，其位于该第二集成电路晶片的该主动区的一相对侧。
2、根据权利要求1所述的集成电路封装装置，其特征在于：该散热器更包括至少一凹槽形成于其内部，以在该散热器通过一流体而将热散出。
3、根据权利要求2所述的集成电路封装装置，其特征在于：该凹槽的一宽度侧向延伸而超越该第一及该第二集成电路晶片的宽度。
4、根据权利要求1所述的集成电路封装装置，其特征在于：该第一及该第二封装基板被至少一散热构件所隔开，其耦接于该第一及该第二封装基板之间位于对应每一基板的周围处。
5、根据权利要求1所述的集成电路封装装置，其特征在于：该第一及该第二封装基板被第一及第二组的一或多个散热构件所隔开，该第一组散热构件耦接于对应的该第一封装基板与该散热器之间周围处，而该第二组散热构件耦接于对应的该第二封装基板与该散热器之间周围处，该第一及该第二组散热构件耦接于该散热器相对的表面上。
6、根据权利要求1所述的集成电路封装装置，其特征在于：该第一及该第二封装基板之一或两者更包括至少一接合结构形成于其外表面上，以将该集成电路封装装置耦接至另一结构。
7、一种集成电路封装装置的制造方法，其特征在于所述集成电路封装装置的制造方法包括：
借由形成于一第一集成电路晶片的一主动区上方的至少一接合结构，将该第一集成电路晶片耦接至一第一封装基板；
将一散热器的一第一表面耦接至该第一集成电路晶片的一背侧，其位于该第一集成电路晶片的该主动区的一相对侧；
将相对于该散热器的该第一表面的一第二表面耦接于一第二集成电路晶片的一背侧，该散热器将热从该第一及该第二集成电路晶片散出；以及
借由形成于该第二集成电路晶片的一主动区上方的至少一接合结构，将一第二封装基板耦接至该第二集成电路晶片，该第二集成电路晶片的该主动区位于其背侧的一相对侧。
8、根据权利要求7所述的集成电路封装装置的制造方法，其特征在于：更包括形成穿过该散热器的至少一凹槽，以在该散热器通过一流体而将热散出。
9、根据权利要求8所述的集成电路封装装置的制造方法，其特征在于：更包括将该凹槽的一宽度侧向延伸而超越该第一及该第二集成电路晶片的宽度。
10、根据权利要求7所述的集成电路封装装置的制造方法，其特征在于：更包括利用于该第一及该第二封装基板之间位于对应每一基板的周围处耦接至少一散热构件来隔开该第一及该第二封装基板。
11、根据权利要求7所述的集成电路封装装置的制造方法，其特征在于：更包括借由第一及第二组之一或多个散热构件隔开该第一及该第二封装基板，该第一组散热构件耦接于对应的该第一封装基板与该散热器之间周围处，而该第二组散热构件耦接于对应的该第二封装基板与该散热器之间周围处，该第一及该第二组散热构件耦接于该散热器相对的表面上。
12、根据权利要求7所述的集成电路封装装置的制造方法，其特征在于：更包括于该第一及该第二封装基板之一或两者的外表面上形成至少一接合结构，以将该集成电路封装装置耦接至另一结构。
CNB2005100631387A 2004-09-17 2005-04-05 集成电路封装装置及其制造方法 Expired - Fee Related CN100429775C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/944,400 US7196411B2 (en) 2004-09-17 2004-09-17 Heat dissipation for chip-on-chip IC packages
US10/944,400 2004-09-17

Publications (2)

Publication Number Publication Date
CN1750261A true CN1750261A (zh) 2006-03-22
CN100429775C CN100429775C (zh) 2008-10-29

Family

ID=36073071

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100631387A Expired - Fee Related CN100429775C (zh) 2004-09-17 2005-04-05 集成电路封装装置及其制造方法

Country Status (3)

Country Link
US (1) US7196411B2 (zh)
CN (1) CN100429775C (zh)
TW (1) TWI278976B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114623B (zh) * 2007-08-30 2010-06-16 威盛电子股份有限公司 封装模块及电子装置
CN103762203A (zh) * 2014-01-09 2014-04-30 华进半导体封装先导技术研发中心有限公司 基于刚柔结合印刷电路板三维封装的散热结构及制作方法
CN104269385A (zh) * 2014-10-21 2015-01-07 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN107393836A (zh) * 2017-06-19 2017-11-24 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
CN108337801A (zh) * 2018-04-16 2018-07-27 昆山市华涛电子有限公司 具有高导热双面铝基板的电路板
CN112908984A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种带有散热片的ssd堆叠封装结构及其制作方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006522491A (ja) * 2003-04-02 2006-09-28 ハネウエル・インターナシヨナル・インコーポレーテツド 熱相互接続および界面システム、製造方法、およびその使用方法
KR20060025155A (ko) * 2003-06-06 2006-03-20 허니웰 인터내셔날 인코포레이티드 열적 상호접속 시스템, 그 제조 방법 및 사용법
TWI257135B (en) * 2005-03-29 2006-06-21 Advanced Semiconductor Eng Thermally enhanced three dimension package and method for manufacturing the same
US7763963B2 (en) * 2005-05-04 2010-07-27 Stats Chippac Ltd. Stacked package semiconductor module having packages stacked in a cavity in the module substrate
DE102006001792B8 (de) * 2006-01-12 2013-09-26 Infineon Technologies Ag Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
TWI303874B (en) * 2006-08-08 2008-12-01 Via Tech Inc Multi-chip structure
JP5103863B2 (ja) * 2006-10-16 2012-12-19 富士電機株式会社 半導体装置
US7982307B2 (en) * 2006-11-22 2011-07-19 Agere Systems Inc. Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
TWI334204B (en) * 2006-12-07 2010-12-01 Nanya Technology Corp Package device
WO2008139605A1 (ja) * 2007-05-14 2008-11-20 Kabushiki Kaisha Nihon Micronics 積層型パッケージ、及び、積層型パッケージの形成方法
US20090014856A1 (en) * 2007-07-10 2009-01-15 International Business Machine Corporation Microbump seal
US7592697B2 (en) * 2007-08-27 2009-09-22 Intel Corporation Microelectronic package and method of cooling same
US20090154111A1 (en) * 2007-12-17 2009-06-18 Lynch Thomas W Reticulated heat dissipation
US8288205B2 (en) * 2008-03-19 2012-10-16 Stats Chippac Ltd. Package in package system incorporating an internal stiffener component
US8026567B2 (en) * 2008-12-22 2011-09-27 Taiwan Semiconductor Manufactuirng Co., Ltd. Thermoelectric cooler for semiconductor devices with TSV
JP2010161184A (ja) * 2009-01-08 2010-07-22 Hitachi Ltd 半導体装置
US9262612B2 (en) 2011-03-21 2016-02-16 Apple Inc. Device access using voice authentication
US20120299173A1 (en) * 2011-05-26 2012-11-29 Futurewei Technologies, Inc. Thermally Enhanced Stacked Package and Method
JP5983032B2 (ja) * 2012-05-28 2016-08-31 富士通株式会社 半導体パッケージ及び配線基板ユニット
WO2014185088A1 (ja) * 2013-05-17 2014-11-20 富士通株式会社 半導体装置とその製造方法、及び電子機器
KR102105902B1 (ko) * 2013-05-20 2020-05-04 삼성전자주식회사 방열 부재를 갖는 적층 반도체 패키지
KR102062108B1 (ko) 2013-06-10 2020-01-03 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9741635B2 (en) 2014-01-21 2017-08-22 Infineon Technologies Austria Ag Electronic component
US9595505B2 (en) * 2014-11-25 2017-03-14 Nxp Usa, Inc. Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
FR3050862A1 (fr) * 2016-05-02 2017-11-03 St Microelectronics Grenoble 2 Dispositif electronique a puces electroniques et dissipateur de la chaleur
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
US10636722B2 (en) * 2017-09-26 2020-04-28 Western Digital Technologies, Inc. System and method to enhance solder joint reliability
US10410999B2 (en) * 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
KR102677834B1 (ko) * 2019-03-26 2024-06-21 삼성전자주식회사 반도체 패키지
US11652020B2 (en) * 2019-05-29 2023-05-16 Intel Corporation Thermal solutions for multi-package assemblies and methods for fabricating the same
US11296005B2 (en) 2019-09-24 2022-04-05 Analog Devices, Inc. Integrated device package including thermally conductive element and method of manufacturing same
US11049791B1 (en) * 2019-12-26 2021-06-29 Intel Corporation Heat spreading layer integrated within a composite IC die structure and methods of forming the same
WO2022122146A1 (en) * 2020-12-09 2022-06-16 HELLA GmbH & Co. KGaA Heat sink arrangement, heat sink and electronic control unit
US20230046413A1 (en) * 2021-08-13 2023-02-16 Mediatek Inc. Semiconductor package assembly

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
US5815372A (en) * 1997-03-25 1998-09-29 Intel Corporation Packaging multiple dies on a ball grid array substrate
TW378267B (en) * 1997-12-25 2000-01-01 Furukawa Electric Co Ltd Heat sink
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6720662B1 (en) * 1999-11-04 2004-04-13 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure with a radiation noise shield
JP2001189412A (ja) * 1999-12-27 2001-07-10 Mitsubishi Electric Corp 半導体装置および半導体実装方法
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
KR100380107B1 (ko) * 2001-04-30 2003-04-11 삼성전자주식회사 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US20030000689A1 (en) * 2001-06-29 2003-01-02 Dah-Chyi Kuo Heat dissipater
US6472762B1 (en) * 2001-08-31 2002-10-29 Lsi Logic Corporation Enhanced laminate flipchip package using a high CTE heatspreader
US7049691B2 (en) * 2002-10-08 2006-05-23 Chippac, Inc. Semiconductor multi-package module having inverted second package and including additional die or stacked package on second package
CN2591772Y (zh) * 2002-12-26 2003-12-10 威盛电子股份有限公司 芯片封装结构
KR100701380B1 (ko) * 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 열발산형 반도체 패키지 구조
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114623B (zh) * 2007-08-30 2010-06-16 威盛电子股份有限公司 封装模块及电子装置
CN103762203A (zh) * 2014-01-09 2014-04-30 华进半导体封装先导技术研发中心有限公司 基于刚柔结合印刷电路板三维封装的散热结构及制作方法
CN103762203B (zh) * 2014-01-09 2016-08-24 华进半导体封装先导技术研发中心有限公司 基于刚柔结合印刷电路板三维封装的散热结构及制作方法
CN104269385A (zh) * 2014-10-21 2015-01-07 矽力杰半导体技术(杭州)有限公司 封装组件及其制造方法
CN107393836A (zh) * 2017-06-19 2017-11-24 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
CN107393836B (zh) * 2017-06-19 2020-04-10 矽力杰半导体技术(杭州)有限公司 芯片封装方法及封装结构
CN108337801A (zh) * 2018-04-16 2018-07-27 昆山市华涛电子有限公司 具有高导热双面铝基板的电路板
CN112908984A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 一种带有散热片的ssd堆叠封装结构及其制作方法

Also Published As

Publication number Publication date
TWI278976B (en) 2007-04-11
CN100429775C (zh) 2008-10-29
US7196411B2 (en) 2007-03-27
TW200611389A (en) 2006-04-01
US20060060963A1 (en) 2006-03-23

Similar Documents

Publication Publication Date Title
CN1750261A (zh) 集成电路封装装置及其制造方法
CN1092397C (zh) 高性能低成本的多芯片组件封装件
CN1783461A (zh) 覆晶球形矩阵封装组件及具散热功能的电子装置
US6830960B2 (en) Stress-relieving heatsink structure and method of attachment to an electronic package
CN1471802A (zh) 一种集成电路载体的制作方法
CN1695246A (zh) 半导体封装及层叠型半导体封装
CN1665027A (zh) 半导体器件
CN1292475C (zh) 半导体封装及其制造方法
CN1871710A (zh) 采用电表面安装的发光晶片封装
CN1239831A (zh) 半导体器件及其制造方法
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1825575A (zh) 散热器、电子元件封装和制造散热器的方法
CN1641874A (zh) 多芯片封装
CN1832154A (zh) 散热器及使用该散热器的封装体
CN101060088A (zh) 半导体封装结构及其制造方法
CN1744304A (zh) 使用电极气密密封的高可靠性半导体装置
CN1761051A (zh) 集成电路封装体及其制造方法
CN1638120A (zh) 半导体组装体及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN2636411Y (zh) 多芯片封装结构
CN1440074A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1941364A (zh) 半导体器件
CN1228839C (zh) 一种多晶粒封装结构
CN2499978Y (zh) 三维堆叠封装散热模块
CN1402340A (zh) 具有散热结构的半导体封装元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081029