CN1239831A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1239831A
CN1239831A CN99109274A CN99109274A CN1239831A CN 1239831 A CN1239831 A CN 1239831A CN 99109274 A CN99109274 A CN 99109274A CN 99109274 A CN99109274 A CN 99109274A CN 1239831 A CN1239831 A CN 1239831A
Authority
CN
China
Prior art keywords
wiring
film
dielectric film
semiconductor device
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99109274A
Other languages
English (en)
Inventor
岩濑宽治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1239831A publication Critical patent/CN1239831A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

在由堆叠在一起的裸芯片构成的半导体器件中，使用了含有直线排列的一系列例如5片单元膜的呈线性延伸形状的内置布线的绝缘膜。每个单元膜对应每个芯片。以约180度的角度使每个单元膜以Z字形方式交替折向右边和左边，从而每个芯片被封装在每个单元膜中，由此通过其端部以所有芯片被包封在该膜中的方式固定到芯片的最下面一个上的内设布线的绝缘膜，所有芯片按芯片厚度方向层叠，从而形成半导体器件。

Description

半导体器件及其制造方法
本发明涉及半导体器件和制造该半导体器件的方法，特别涉及半导体器件和制造该半导体器件的方法，其中半导体器件的每个裸芯片封装在所谓CSP(即芯片尺寸封装)中，该封装的尺寸基本上与裸芯片的尺寸相等。
迄今为止，提供所谓MCM(即多芯片组件)已经公知，用于构成在处理各种类型信息时使用的小尺寸计算机系统，其中MCM是通过将多个LSI(即大规模集成电路)诸如存储器、微处理器等连接到公共布线衬底上制备的。
对于上述MCM不可能实现对尺寸减小的MCM的需要，因为MCM的封装面积尺寸由于存在特性和功能彼此不同的大量无源元件诸如芯片、电阻器芯片电容器等而增加，并且MCM被二维地安装在布线衬底上。
另一方面，近年来已经研制了微型结构封装的所谓CSP，即芯片尺寸封装。CSP具有这样的结构，即裸芯片被包封在内设布线的绝缘膜中，从而构成尺寸与裸芯片基本相同的封装。
例如，在日本特许公开专利申请平-335663(在这里称为现有技术文献)中公开了与上述CSP基本相同的CSP71；如图18所示，在该常规CSP71中，包封在内设布线的绝缘膜72中的是裸芯片73，其电路侧73B朝下，除了裸芯片73上表面73A的中心部分之外，其中内设布线的绝缘膜72是由聚酰亚胺构成。另外，裸芯片73上表面73A的中心部分借助于绝缘树脂74A密封。另一方面，裸芯片73的电路侧73B借助于另一绝缘树脂74B与内设布线的绝缘膜72键合。
此外，在内设布线的绝缘膜72的下表面形成对应于设置在裸芯片73的电路侧73B中的焊盘电极的焊料球75。当裸芯片73与布线衬底连接时，这个焊料球75用作连接电极。此外，在内设布线的绝缘膜72的上表面的周边部分中形成对应于裸芯片73的焊盘电极的测试焊盘77。
在检测裸芯片73的特性时，该测试焊盘77与检测探针电接触。
而且，如图19所示，上面提到的现有技术文献公开了具有如下结构的半导体器件79，在该结构中例如图18中所示的四片CSP71一起堆叠在布线衬底上，从而使它们的电极彼此连接。采用上述结构通过利用常规半导体器件上方的空间作为半导体器件的另外的封装空间而使半导体器件的封装密度增加。在制造半导体器件的常规方法中，如此提高封装密度：被包封在内设布线的绝缘膜中并位于第一层中的CSP71通过热处理和熔化处理而与布线衬底78连接；分别位于第二、第三和第四层的其余三片CSP71各以上述相同的方式顺序连接。在用于制造半导体器件的另一常规方法中，图19中所示的四片CSP71预先作为整体配置，并且经过热处理和熔化处理。
但是，在上述常规方法的前一方法中，虽然没有关于连接中的电极不对准的问题，但需要进行多个连接操作；其数量等于要连接的CSP71的数量。此外，在这种情况下，裸芯片73经受热应力，这常常会降低裸芯片73的特性。另一方面，在上述常规方法的后一方法中，当多个CSP71堆叠在一起，使它们的电极彼此连接并且经受热处理和金属处理，借助于CSP71的上一个，在CSP71的下面一个的连接中CSP71的不对准会与焊料块的整平一起发生，从而引起电极之间的短路。这种短路的发生降低了半导体器件的成品率和制造的可靠性。
本发明要解决的问题如下。即，在上述常规半导体器件中，当多个CSP堆叠在一起时，需要将它们一个堆叠在另一个上。这将使CSP的上面一个和下面一个的外部电极彼此连接条件不稳定，因此降低了常规半导体器件的连接可靠性。
换言之，当多个CSP堆叠在一起时，需要进行封装操作，同时CSP下面一个的外部电极与CSP上面一个的对应外部电极连接。但是，当裸芯片位于其中的层的数量增加时，CSP上面一个和下面一个的这些外部电极的定位或对准操作更加复杂了，这使外部电极彼此连接而不出现故障是很困难的。
此外，鉴于半导体器件的制造，把这些CSP堆叠在一起不仅使封装效率不高，而且使制造的成品率也降低，这是由于需要的工艺步骤的数量增加了。
而且，当高集成密度和高处理速度类型的多个芯片的每个堆叠连接在一起形成多层结构时，很难散去每个这种堆叠芯片中产生的热量。这大大增加了每个芯片的温度，结果会发生热击穿并且常会使每个芯片破裂。
因此本发明的目的是提供半导体器件和制造这种半导体器件的方法，提高了连接的可靠性和制造的成品率。
根据本发明的第一方面，提供的半导体器件具有多个裸芯片，其每个裸芯片具有被包封在内设布线的绝缘膜中的焊盘电极，内设布线的绝缘膜带有多个外部电极，其与焊盘电极以这样的方式对应，就是使裸芯片的焊盘电极与内设布线的绝缘膜的外部电极电接触，其特征在于：
内设布线的绝缘膜呈现含有直线排列的单元膜的线性延伸形状，其中每个裸芯片被封装在每个单元膜中；
内设布线的绝缘膜在每个单元膜处以约180度的角度按Z字形方式交替向右边和左边弯折；
各个裸芯片被封装在内设布线的绝缘膜的各个单元膜中；
然后将封装在以Z字形方式弯折的内设布线的绝缘膜的单元膜中的多个裸芯片在芯片的厚度方向上堆叠在一起；和
内设布线的绝缘膜的端部固定到这样堆叠的裸芯片的最下面一个上，以便将所有裸芯片包封在内设布线的绝缘膜中。
在前述中，优选方式是，内设布线的绝缘膜是由直线排列的一系列单元膜构成的。
而且，在上述第一方案中，优选方式是在每个单元膜的外围区域中提供短路电极，并且单元膜的短路电极可以通过与单元膜相邻设置的外部膜而与外部电极电接触。
根据本发明的第二方面，提供的半导体器件具有多个裸芯片，每个裸芯片具有被包封在内设布线的绝缘膜中的焊盘电极，内设布线的绝缘膜具有多个外部电极，多个外部电极以这样的方式与焊盘电极对应，即，裸芯片的多个焊盘电极与内设布线的绝缘膜的外部电极电接触，其特征在于：
内设布线的绝缘膜是由第一膜和第二膜构成的；
第一膜呈现为含有一系列直线排列的单元膜的线性延伸形状，其中每个裸芯片被包封在每个单元膜中；
第二膜覆盖第一膜；
第一膜在每个单元膜处以约180度的角度弯折；
每个裸芯片被封装在内设布线的绝缘膜的每个单元膜中；
然后被封装在如此弯折的第一膜的单元膜中的多个裸芯片在裸芯片的厚度方向上堆叠在一起；和
第二膜的端部固定到这样堆叠的裸芯片的最下一个上，以便将所有裸芯片包封在内设布线的绝缘膜中。
在上述第二方案中，优选方式是第一膜连续地在二维方向上延伸。
而且，裸芯片被封装在第二膜中也是优选的方式。
根据本发明的第三方面，提供一种制造半导体器件的方法，包括以下步骤：
形成线性延伸形状的内设布线的绝缘膜，其中每个裸芯片被封装在每个单元膜中；
将每个裸芯片封装在内设布线的绝缘膜的每个单元膜中；
将内设布线的绝缘膜在每个单元膜处以约180度的角度按Z字形方式交替向右边和左边弯折，通过内设布线的绝缘膜在裸芯片厚度方向上将裸芯片堆叠在一起；和
通过将内设布线的绝缘膜的端部固定到如此堆叠在一起的裸芯片的最下面一个上，将所有裸芯片包封在内设布线的绝缘膜中。
根据本发明的第四方面，提供的用于制造半导体器件的方法包括以下步骤：
形成由第一膜和覆盖第一膜的第二膜构成的内设布线的绝缘膜，第一膜为含有一系列直线排列的单元膜的线性延伸形状，其中每个裸芯片被封装在每个单元膜中；
将每个裸芯片封装在内设布线的绝缘膜的第一膜的每个单元膜中；
将内设布线的绝缘膜的第一膜在每个单元膜处以约180度的角度按Z字形方式交替向右边和左边弯折，通过内设布线的绝缘膜在裸芯片的厚度方向将裸芯片堆叠在一起；和
通过将内设布线的绝缘膜的第二膜的端部固定到如此堆叠在一起的裸芯片的最下面一个上，将所有裸芯片包封在内设布线的绝缘膜中。
从上述清楚看到，本发明可以获得下面的效果。即，在本发明的半导体器件中和在使用呈现为含有一系列直线排列的单元膜的线性延伸形状的内设布线的绝缘膜用于制造本发明半导体器件的方法中，其中裸芯片被安装或封装在每个单元膜中；内设布线的绝缘膜以约180度的角度在每个单元膜按Z字形方式交替向右边和左边弯折；各个裸芯片被安装或封装在内设布线的绝缘膜的各个单元膜中；被封装在以Z字形弯折的内设布线的绝缘膜的单元膜中的多个裸芯片在这些芯片的厚度方向上堆叠在一起；内设布线的绝缘膜的端部固定到如此堆叠的裸芯片的最下面一个上，以便将所有裸芯片包封在内设布线的绝缘膜中。因而，当半导体器件由如此堆叠在一起的裸芯片构成时，可以提高这种结构的半导体器件的连接可靠性和产品成品率。
通过下面结合附图的说明使本发明的上述和其它目的、优点和特点更清楚，其中：
图1是本发明第一实施例的半导体器件的剖面图；
图2是图1中所示的本发明第一实施例的半导体器件的主要部分的剖面图；
图3是图1中所示的本发明第一实施例的半导体器件的另一主要部分的剖面图；
图4是图1中所示的本发明第一实施例的半导体器件中使用的内设布线的绝缘膜的图形图，表示用于制造半导体器件的工艺步骤的顺序；
图5(a)是没有弯折的内设布线的绝缘膜和用在图1所示本发明第一实施例的半导体器件中的裸芯片的平面图，表示制造半导体器件的方法的工艺步骤的顺序；
图5(b)是已经弯折的内设布线的绝缘膜和用在本发明第一实施例的半导体器件中的裸芯片的剖面图，表示制造半导体器件的工艺步骤的顺序；
图6(a)是图1中所示本发明第一实施例的半导体器件的内设布线的绝缘膜的底视图，表示弯折内设布线的绝缘膜之后的绝缘树脂的随机图形；
图6(b)是图1中所示本发明第一实施例的半导体器件的内设布线的绝缘膜的底视图，表示弯折内设布线的绝缘膜之后的绝缘树脂的矩形图形；
图6(c)是图1中所示本发明第一实施例的半导体器件的内设布线的绝缘膜的底视图，表示弯折内设布线的绝缘膜之后的绝缘树脂的交叉图形；
图7是本发明第二实施例的半导体器件的剖面图；
图8是本发明第三实施例的半导体器件的剖面图；
图9是没有弯折的并用在图7所示本发明第二实施例的半导体器件中的内设布线的绝缘膜的平面图，表示制造半导体器件的方法的工艺步骤的顺序；
图10是本发明第四实施例的半导体器件的剖面图；
图11是本发明第五实施例的半导体器件的剖面图；
图12(a)和12(b)分别是没有弯折的并用在图11所示本发明第五实施例的半导体器件中的内设布线的绝缘膜的平面图，表示制造半导体器件的方法的工艺步骤的顺序；
图13是本发明第六实施例的半导体器件的剖面图；
图14(a)和14(b)分别是没有弯折的并用在图13所示本发明第六实施例的半导体器件中的内设布线的绝缘膜的平面图，表示制造半导体器件的方法的工艺步骤的顺序；
图15是形成没有弯折的并用在本发明第七实施例的半导体器件中的内设布线的绝缘膜的第一膜的平面图；
图16是本发明第八实施例的半导体器件的剖面图；
图17是本发明第九实施例的半导体器件的剖面图；
图18是一种类型的常规半导体器件的剖面图；
图19是另一种类型的常规半导体器件的剖面图；
下面参照附图通过本发明的实施例详细介绍用于实施的优选方式。第一实施例
图1-3表示本发明第一实施例的半导体器件1。具体地说，附图中：图1是本发明半导体器件1的剖面图；图2是图1中所示本发明的半导体器件的1的部分A的放大图；图3是本发明的半导体器件1的部分B的放大图。此外，图4、5(a)和5(b)表示用于制造图1-3中所示半导体器件1的本发明方法的一系列工艺步骤。
在该第一实施例的半导体器件1中，如图1所示，每个由LSI芯片构成的多个裸芯片2通过包括多个单元膜5的内设布线的绝缘膜4按这些芯片的厚度方向堆叠在一起，其中每个裸芯片2安装或封装在每个单元膜5中。
内设布线的绝缘膜4呈现为含有直线排列的一系列例如五片单元膜5的线性延伸形状，其中：中间支撑部分6插在这些相邻单元膜5之间，如图1所示；内设布线的绝缘膜4以约180度的角度Z字形方式在各单元膜5处交替向右边和左边弯折；每个裸芯片2安装或封装在内设布线的绝缘膜4的每个单元膜5中。如图2和3所示，内设布线的绝缘膜4由以下部分构成：由聚酰亚胺树脂制成的一对绝缘膜9a、9b；和由铜制成并呈现为通过合适的构图工艺形成的所希望形状的布线10。
从图2和3清楚看到，接触孔11形成在形成内设布线的绝缘膜4的该对绝缘膜9a、9b的所希望的部分中。通过这个接触孔11，内设布线的绝缘膜4的一部分布线10暴露于外面。这些绝缘膜9a、9b的外面一个9a提供有用作外部电极的块状电极12。此块状电极12是由合适的材料诸如金、镀金的铜、焊料等构成，并通过绝缘膜9a、9b的接触孔11与布线10电接触。
另一方面，如图2中所示，焊盘电极3形成在裸芯片2的表面上。此焊盘电极3是由球状导电元件构成，该元件是由例如与块状电极12使用的相似的材料制成，并且与从半导体村底伸出的铝布线连接。裸芯片2以如下方式被封装在内设布线的绝缘膜4的单元膜5中，即：裸芯片2的焊盘电极3通过形成内设布线的绝缘膜4的内部元件膜的另一绝缘膜9b的接触孔11利用反装芯片键合工艺而与布线10连接。由于这个原因，裸芯片2的焊盘电极3和块状电极12之间通过布线10而具有连续性，其中块状电极12形成外部电极。
内设布线的绝缘膜4的固定膜7、8的一对前端部分的芯片密封部分7b、8b通过绝缘树脂13牢固地键合到堆叠在一起的多个裸芯片2的最下面一个上。结果，所有裸芯片2以裸芯片2被包封在内设布线的绝缘膜4中的方式被包封在内设布线的绝缘膜4中，从而形成半导体器件1。
下面参照图5(a)和5(b)按照方法的工艺步骤顺序介绍制造半导体器件的本发明的方法。
首先，如图4所示，形成内设布线的绝缘膜4，以便使其呈现为含有直线排列在其中的一系列例如五片单元膜5的线性延伸形状，其中：
中间支撑部分6插在相邻单元膜5之间。内设布线的绝缘膜4由以下部分构成：
由聚酰亚胺树脂制成的一对绝缘膜9a、9b；和由铜制成并呈现为通过合适的构图工艺形成的所希望形状的布线10，该布线10设置在绝缘膜9a、9b之间，以便结合在内设布线的绝缘膜4中。对应于裸芯片2的焊盘电极3的接触孔11形成在每个单元膜5的内表面形成用于每个裸芯片2的封装或安装表面的位置上，从而使布线10的一部分通过接触孔11暴露于外面。
单元膜5具有其面积尺寸P，该尺寸P设置为能够充分覆盖应该被封装在单元膜5中的裸芯片2的值。同时，中间支撑部分6的高度H设置为稍大于裸芯片2的厚度的值。另一方面，在长度方向(以下称为X方向)向外延伸的内设布线的绝缘膜4的相对纵向端部设置一对固定膜7。同时，在内设布线的绝缘膜4的相对横向端部设置另一对固定膜8，以便在垂直于X方向的内设布线的绝缘膜4的宽度方向(以下称为Y方向)向外延伸。另外，固定膜7之一和一对固定膜8的每个分别提供有和芯片支撑部分7a和8a一起的芯片密封部分7b和8b，其中：每个芯片支撑部分7a和8a的高度T基本上等于5×H的高度，其中5是中间支撑部分6的片数，H是每个中间支撑部分6的高度。
接着如图5(a)所示，裸芯片2借助于反装芯片工艺被封装或安装在内设布线的绝缘膜4的单元膜5中，其中首先以Z字形方式交替在内设布线的绝缘膜4的上侧和下侧设置裸芯片2，如图5(a)所示。在这种情况下，设置每个单元膜5，一般对应于被封装的每个裸芯片2，从而通过接触孔11使布线10部分地暴露于外面。
下面如图5(b)所示，内设布线的绝缘膜4中每个单元膜5以约180度的角度按Z字形方式在每个中间支撑部分6交替向右边和左边弯折，如图5(b)所示，从而使5片裸芯片2堆叠在一起。之后，弯折内设布线的绝缘膜4的一对固定膜7和一对固定膜8，以便包封其每个裸芯片2。然后，如图3和4所示，内设布线的绝缘膜4的芯片密封部分7b和8b通过绝缘树脂13牢固地键合到堆叠的裸芯片2的最下面一个上，从而制备了本发明第一实施例的半导体器件1。
换言之，在本发明的第一实施例中，与现有技术相比，堆叠在一起的不是CSP(即芯片尺寸封装)。在本发明的第一实施例中堆叠在一起的是形成半导体器件1的裸芯片2。
图6(a)、6(b)和6(c)表示内设布线的绝缘膜4是如何借助于绝缘树脂13被固定的例子，其中：图6(a)表示绝缘树脂13如何涂于内设布线的绝缘膜4的芯片密封部分7b和8b的前端部分的例子；图6(b)表示绝缘树脂13如何涂于内设布线的绝缘膜4的芯片密封部分7b和8b的前端部分中的限制区域中的例子；图6(c)表示绝缘树脂13如何沿着其芯片密封部分7b和8b涂于内设布线的绝缘膜4的例子。
如上所述，在本发明的第一实施例的构形中：
其中使用了呈现为其中含有直线排列的一系列例如5片单元膜5的线性延伸形状的内设布线的绝缘膜4，其中每个单元膜5对应于每个裸芯片；内设布线的绝缘膜4以约180度的角度在每个单元膜5处以Z字形方式交替向右边和左边弯折，如图5(b)所示，其中每个裸芯片2安装或封装在内设布线的绝缘膜4的每个单元膜5中，从而所有的多个裸芯片2在裸芯片2的厚度方向上通过内设布线绝缘膜4以所有裸芯片2被包封在内设布线的绝缘膜4中的方式堆叠在一起，绝缘膜4端部固定到裸芯片2的最下面一个上，从而形成半导体器件1。因而，在通过将多个裸芯片2堆叠在一起的制造半导体器件中，本发明可以提高半导体器件连接的可靠性和制造的成品率。
因此，在本发明中，可以利用单片半导体器件形成MCM(即多芯片组件)，在该半导体器件中，利用在这些裸芯片的厚度方向上排列的空间使多个裸芯片堆叠在一起。
此外，在多个裸芯片2封装或安装到内设布线的绝缘膜4的单元膜5中之后，内设布线的绝缘膜4以约180度的角度在每个单元膜5处以Z字形方式交替向右边和左边弯折，以便使所有裸芯片2在裸芯片2的厚度方向堆叠在一起。因而，在本发明第一实施例中，可以具有通过布线彼此连接的外部电极，而不会出现故障。而且，通过这种连接，还改善了封装效率。另外，在本发明的第一实施例中，由于不增加所需工艺步骤的数量，所以可以防止制造的成品率下降。第二实施例
图7是本发明第二实施例的半导体器件的剖面图。本发明的第二实施例与第一实施例的显著区别在于，除了本发明第一实施例的半导体器件之外，还提供有附加裸芯片2。
换言之，如图7所示，在本发明半导体器件的第二实施例中，上述附加裸芯片2被封装在或安装在内设布线的绝缘膜4的单元膜5的最上面一个中。在这种情况下，单元膜5的最上面一个提供有从其外表面向其内表面延伸的称为接触孔的通孔，单元膜5的最上面一个的布线10通过此接触孔11暴露于外面，如本发明的第一实施例中那样。
在表示本发明第二实施例的图7中，除了上面附加裸芯片2的其余部件与本发明的第一实施例的相同之外，为避免说明书太冗长，给出了与本发明第一实施例中使用的相同的参考标记和特性。
如上所述，对于本发明的第二实施例还可以获得基本上与本发明第一实施例相同的效果。
此外，在本发明第二实施例中，由于可以封装或安装附加裸芯片而不增加半导体器件的二维封装空间，所以可以提供半导体器件中的另外的功能而不增加其二维封装空间。第三实施例
图8表示本发明第三实施例的半导体器件的剖面图。图9表示在制造本发明的半导体器件的方法中使用的内设布线的绝缘膜的平面图。本发明的第三实施例与第一实施例的明显区别在于：
在单元膜5的周边区域提供有短路电极16，以便减少电源和半导体器件的信号线的阻抗；和，每个短路电极16可以通过与单元膜5相邻设置的外部膜与外部电极连接。
换言之，如图9所示，在本发明半导体器件的第三实施例中，在预先形成的内设布线的绝缘膜4的单元膜5中，所希望的单元膜5具有周边区域，诸如其中间支撑部分6和带有多个短路电极16的侧表面部分15，用于减少电源和半导体器件的信号线的阻抗。另一方面，在固定膜7、8的芯片支撑部分7a、8a位置设置用于短路电极16的多个引出电极17，以便当内设布线的绝缘膜4以上述方式弯折时与短路电极16相对设置。
由于上述构形，当通过弯折内设布线的绝缘膜4来制造本发明第三实施例的半导体器件时，如图8所示，短路电极16的引出电极17与对应短路电极16电接触，并且还通过布线10与块状电极12电接触。
如上所述，对于本发明第三实施例可以获得基本上与本发明第一实施例相同的效果。
另外，在本发明的第三实施例中，可以提供短路电极16，用于减少电源和半导体器件的信号线的阻抗，而不增加半导体器件的二维封装空间。第四实施例
图10是本发明第四实施例的半导体器件的剖面图。本发明的第四实施例与本发明第一实施例的明显区别在于，具有不仅用于封装LSI芯片18而且还用于封装无源元件芯片19例如诸如电阻器、电容器、电感器等无源元件芯片的单元膜5。
如上所述，对于本发明的第四实施例可以获得基本上与本发明第一实施例相同的效果。
另外，在本发明的第四实施例中，可以在半导体器件中封装或安装大量各种功能类型的裸芯片5，而不增加半导体器件的二维封装空间，这扩大了半导体器件的功能。第五实施例
图11是本发明的第五实施例的半导体器件的剖面图。图12(a)和12(b)是在制造本发明第五实施例的半导体器件的本发明方法中使用的内设布线的绝缘膜4的平面图。本发明第五实施例与本发明第一实施例的显著区别在于，具有由第一和第二膜构成的内设布线的绝缘膜21。
换言之，如图12(a)和12(b)所示，在本发明的半导体器件的第五实施例中，内设布线的绝缘膜21由以下部分构成：由通过中间支撑部分23彼此连接为一整体的一对单元膜22构成的第一膜24，其中每个单元膜22呈现为直线排列的延伸形状，每个单元膜22对应每个裸芯片2(图1中所示)；以及用于覆盖第一膜24的第二膜25。
在图12(a)和12(b)所示第一膜24的左边一个单元膜22的周边区域形成多个侧面部分26、27和28。同样在图12(a)和12(b)所示第一膜24的右边一个单元膜22的周边区域形成多个侧面部分30、31和32。此外，在第一膜24的中间支撑部分23中形成多个短路电极34，用于减小电源和半导体器件的信号线的阻抗。同样，在第一膜24的每个侧面部分26、27和28中提供多个短路电极35、36和37。而且在第一膜24的每个侧面部分30、31和32中提供多个短路电极38、39和40。
另一方面，形成在第二膜25中心部分的是对应单元膜22的覆盖膜42。还在覆盖膜42的周边区域中形成一对固定膜43和一对固定膜44。此外，每个固定膜43提供有芯片支撑部分43a和芯片密封部分43b；每个固定膜44提供有芯片支撑部分44a和芯片密封部分44b。
在芯片支撑部分43a之一中设置用于短路电极36、39的多个引出电极46、47，其中：
短路电极36设置在单元膜22的左边一个的侧面部分27中，如图12(a)和12(b)中所示；短路电极39设置在单元膜22的右边一个的侧面部分31中，如图12(a)和12(b)中所示；引出电极46、47对应于短路电极36、39。另外，在另一芯片支撑部分43a中设置用于短路电极34的多个引出电极48，其中这些短路电极34设置在上述中间支撑部分23中，以便对应它们的引出电极48。另一方面，在芯片支撑部分44a之一中设置用于短路电极35、38的多个引出电极49、50，其中：
短路电极35设置在单元膜22的左边一个的侧面部分中，如图12(a)和12(b)中所示；短路电极38设置在单元膜22的右边一个的侧面部分30中，如图12(a)和12(b)中所示；引出电极49、50对应这些短路电极35、38。此外，在其它芯片支撑部分44a中设置用于短路电极37、40的多个引出电极51、52，其中：
短路电极37设置在侧面部分28中；短路电极40设置在侧面部分32；引出电极51、52对应这些短路电极37、40。
顺便提及，虽然块状电极形成在第二膜25中作为外部电极，但却省略了这种块状电极，因此未示于附图中。
下面介绍利用上述第一膜24和第二膜25制造半导体器件的方法。
首先，利用反装芯片工艺将裸芯片2安装或封装在第一膜24的每个单元膜中。之后，单元膜22以约180度的角度在位于一对单元膜22之间的中间支撑部分23弯折。此外，单元膜22的侧面部分26、27、28、30、31和32的每个以约90度的角度以围绕安装在单元膜22中的各个裸芯片2的方向弯折。
然后，借助于反装芯片工艺将裸芯片2安装于第二膜25的覆盖膜42上。之后，每个芯片支撑部分43a、44a以约90度的角度以围绕裸芯片2并从上面覆盖第一膜24的方向弯折。随后，每个芯片密封部分43b、44b以约90度的角度弯折并牢固地键合到位于下层的裸芯片2上，从而制备本发明的半导体器件的第五实施例。
因此在上述构形中，第一膜24的短路电极30、31、32、34、35、36、37与第二膜2的对应引出电极46、47、48、49、50、51和52电接触。换言之，第一膜24的短路电极36和39分别与第二膜25的引出电极46和47电接触。同样，短路电极34与引出电极48电接触。另外，短路电极35和38分别与引出电极49和50电接触。同样，短路电极37和40分别与引出电极51和52电接触。结果，以上述构形提供的并且用于减小电源和裸芯片2的信号线的每个的阻抗的多个短路电极可以通过为短路电极设置的引出电极通到外面。
从上面的说明清楚看到，对于本发明的第五实施例也可以获得基本上与本发明第一实施例相同的效果。
此外，在本发明的第五实施例中，由于一对绝缘膜彼此结合以制备半导体器件，所以对于本发明可以扩大制造半导体器件的设计自由度。第六实施例
图13是本发明第六实施例的半导体器件的剖面图。图14(a)和14(b)是制造图13所示半导体器件的本发明方法中使用的内设布线的绝缘膜的平面图。本发明的第六实施例与本发明第五实施例的显著区别在于，具有设置在二维方向上的第一膜55的单元膜22A、22B、22C、22D和22E。
换言之，如图14(a)和14(b)所示，在本发明半导体器件的第六实施例中：
在第一膜55中形成一系列单元膜22A、22D和22E，例如5片单元膜，它们彼此隔离开并且在X方向对准成行，而且还在第一膜55中形成一系列单元膜，例如2片单元膜22C、22B，它们彼此隔离开并在Y方向对准成行。在这种方式中，第一膜55具有排列在所谓二维方向上的单元膜22A、22B、22C、22D和22E。
下面介绍利用具有上述结构的第一膜55制造本发明第六实施例的半导体器件的方法。
首先，利用反装芯片工艺将裸芯片2安装或封装在第一膜55的各个单元膜22A、22B、22C、22D和22E中。之后，单元膜22E以约180度的角度在中间支撑部分23弯折，以便设置成与单元膜22D成层叠关系。在弯折单元膜22E之后，其余单元膜22C、22B和22A依次以与上述单元膜22E基本上相同的方式弯折，以便分别设置在单元膜22D、22C和22B下面。然后，利用反装芯片工艺将裸芯片2封装在第二膜25的覆盖膜42中。随后，图14(a)和14(b)中所示的每个芯片支撑部分43a和44a以约90度的角度在围绕裸芯片2并从上面覆盖第一膜55的方向弯折。然后，每个芯片密封部分43b和44b以约90度的角度弯折并借助于绝缘树脂53牢固地键合到位于下层的裸芯片2上，从而制成本发明的半导体器件的第六实施例。
从上面清楚看到，对于本发明的第六实施例也可以获得基本上与本发明第五实施例相同的效果。
此外，在本发明的第六实施例中，由于用在本发明第六实施例中并由第一膜55和第二膜25构成的内设布线的绝缘膜具有排列在二维方向并用于封装裸芯片2的第一膜55的单元膜22A、22B、22C、22D和22E，这可以使其元件尺寸紧凑。第七实施例
图15是本发明第七实施例的半导体器件中使用的内设布线的绝缘膜的平面图。本发明的第七实施例与本发明第六实施例的明显区别在于，其每个单元膜22A、22B、22C、22D和22E提供有位于这些单元膜的周边区域中的短路电极58、59、61和62，以便减小电源和半导体器件的信号线的阻抗。
具体地说，如图15所示，在本发明第七实施例中，例如：
在彼此相对设置在Y方向的单元膜22A的相对侧面部分56和57中分别形成短路电极58和59，当第一膜55弯折时侧面部分56和57彼此电接触；在对应单元膜22A的单元膜22B的侧面部分60和中间支撑部分23中分别形成短路电极61和62。
由于上述结构，当弯折第一膜55以制造本发明第七实施例的半导体器件时，单元膜22A的短路电极58与对应单元膜22B的短路电极61电接触，并且单元膜22A的短路电极59与对应短路电极62电接触。因而，在本发明的第七实施例中，无需增加其二维封装空间，用于减小电源和半导体器件信号线的阻抗的这些短路电极58、59、61和62可以与外部电极电接触。
如上所述，对于本发明第七实施例也可以获得基本上与本发明第六实施例相同的效果。
此外，在本发明第七实施例中，可以提供用于减小电源和半导体器件信号线的阻抗的短路电极而不增加半导体器件的二维封装空间。第八实施例
图16是本发明第八实施例的半导体器件的剖面图。本发明第八实施例的半导体器件具有能完成增加外部电极的数量所需要的结构。
在本发明的第八实施例中，例如，用在本发明的第一实施例中内设布线的绝缘膜4中的固定膜7的芯片支撑部分7a部分地向外延伸。具体地说，通过预先在此芯片支撑部分7a中形成多个块状电极12，增加本发明第八实施例的半导体器件中的外部电极的数量。
如上所述，在本发明的第八实施例中，当半导体器件由堆叠在一起的裸芯片构成时，可以增加外部电极的数量。第九实施例
图17是本发明第九实施例的半导体器件的剖面图。本发明第九实施例的半导体器件具有能实现提高半导体器件的热辐射性能需要的结构。
在本发明的第九实施例中，热辐射板(即散热片)65插在半导体器件的相邻裸芯片2之间。这个热辐射板65由热辐射性能优异的适当材料的薄板构成，例如铝、铜等材料，并借助于合适的绝缘树脂键合在裸芯片2和内设布线的绝缘膜4之间。
如上所述，在本发明的第九实施例中，当半导体器件由堆叠在一起的裸芯片构成时，可以提高半导体的热辐射性能，而不会明显增加半导体器件的二维封装空间。
虽然上面已经介绍了本发明的实施例，但本发明的具体结构不只限于这些实施例。例如，可以按要求增加或减少单元膜的数量，只要这些单元膜形成内设布线的绝缘膜即可。
另外，对于形成在内设布线的绝缘膜外面的块状电极，还可以在其中连接焊盘电极的内设布线的绝缘膜内部形成这些块状电极。对于短路电极，它们可以由块状电极构成。
此外，可以改变其中安装或封装裸芯片的多个单元膜的每个的面积尺寸，以便使裸芯片的尺寸适合安装在其中。
此外，对于安装或封装在内设布线的绝缘膜中的元件，不只限于电子元件。换言之，这些元件可以是任何其它元件，诸如绝热板(即热沉)等。
显然本发明不限于上述实施例，在不脱离本发明的范围和精神的情况下可以做些改变和修改。

Claims (16)

1.一种半导体器件，其具有多个裸芯片，每个裸芯片带有被包封在内设布线的绝缘膜中的焊盘电极，内设布线的绝缘膜具有多个外部电极，所述外部电极与所述焊盘电极以这样的方式对应，就是使所述裸芯片的所述焊盘电极与所述内设布线的绝缘膜的所述外部电极电接触，其特征在于：
所述内设布线的绝缘膜呈现为含有直线排列的一系列单元膜的线性延伸形状，其中每个所述裸芯片被封装在每个单元膜中；
所述内设布线的绝缘膜以约180度的角度以Z字形方式在每个单元膜处交替向右边和左边弯折；
各个所述裸芯片封装在所述内设布线的绝缘膜的各个所述单元膜中；
然后将封装在以Z字形方式弯折的所述内设布线的绝缘膜的所述单元膜中的多个所述裸芯片在所述芯片的厚度方向上堆叠在一起；和
所述内设布线的绝缘膜的端部固定到如此堆叠的裸芯片的最下面一个上，以便将所有所述裸芯片包封在所述内设布线的绝缘膜中。
2.根据权利要求1的半导体器件，其特征在于所述内设布线的绝缘膜由直线排列的一系列所述单元膜构成。
3.一种半导体器件，其具有多个裸芯片，每个裸芯片带有被包封在内设布线的绝缘膜中的焊盘电极，内设布线的绝缘膜具有多个外部电极，所述外部电极以下面方式与所述焊盘电极对应，该方式为，所述裸芯片的所述焊盘电极与所述内设布线的绝缘膜的所述外部电极电接触，其特征在于：
所述内设布线的绝缘膜由第一膜和第二膜构成；
所述第一膜呈现为含有直线排列的一系列单元膜的线性延伸形状，每个所述裸芯片被封装在每个单元膜中；
所述第二膜覆盖所述第一膜；
所述第一膜以约180度的角度在每个单元膜处弯折；
各个所述裸芯片封装在所述内设布线的绝缘膜的各个所述单元膜中；
然后封装在所述第一膜的所述单元膜中的多个所述裸芯片按所述芯片的厚度方向堆叠在一起；和
所述第二膜的端部固定到如此堆叠的裸芯片的最下面一个上，以便将所有所述裸芯片包封在所述内设布线的绝缘膜中。
4.根据权利要求3的半导体器件，其特征在于所述第一膜连续地在二维方向上延伸。
5.根据权利要求1的半导体器件，其特征在于，在每个所述单元膜的周边区域设置短路电极，并且所述单元膜的所述短路电极能够通过与所述单元膜相邻设置的外部膜与外部电极电接触。
6.根据权利要求2的半导体器件，其特征在于，在每个所述单元膜的周边区域设置短路电极，并且所述单元膜的所述短路电极能够通过与所述单元膜相邻设置的外部膜与外部电极电接触。
7.根据权利要求3的半导体器件，其特征在于，在每个所述单元膜的周边区域设置短路电极，并且所述单元膜的所述短路电极能够通过与所述单元膜相邻设置的外部膜与外部电极电接触。
8.根据权利要求4的半导体器件，其特征在于，在每个所述单元膜的周边区域设置短路电极，并且所述单元膜的所述短路电极能够通过与所述单元膜相邻设置的外部膜与外部电极电接触。
9.根据权利要求3的半导体器件，其特征在于所述裸芯片被封装在所述第二膜中。
10.根据权利要求4的半导体器件，其特征在于所述裸芯片被封装在所述第二膜中。
11.根据权利要求5的半导体器件，其特征在于所述裸芯片被封装在所述第二膜中。
12.根据权利要求6的半导体器件，其特征在于所述裸芯片被封装在所述第二膜中。
13.根据权利要求7的半导体器件，其特征在于所述裸芯片被封装在所述第二膜中。
14.根据权利要求8的半导体器件，其特征在于所述裸芯片被封装在所述第二膜中。
15.一种制造半导体器件的方法，包括以下步骤：
形成线性延伸形状的含有直线排列的一系列单元膜的内设布线的绝缘膜，其中各个所述裸芯片封装在各个单元膜中；
将各个所述裸芯片封装在所述内设布线的绝缘膜的各个所述单元膜中；
使每个单元膜以约180度的角度按Z字形方式交替弯向右边和左边，来弯折所述内设布线的绝缘膜，通过所述内设布线的绝缘膜将所述裸芯片在所述芯片的厚度方向上堆叠在一起；和
通过将所述内设布线的绝缘膜的端部固定到如此堆叠的所述裸芯片的最下面一个上，将所有所述裸芯片包封在所述内设布线的绝缘膜中。
16.一种制造半导体器件的方法，包括以下步骤：
形成由第一膜和覆盖所述第一膜的第二膜构成的内设布线的绝缘膜，所述第一膜呈现为含有直线排列的一系列单元膜的线性延伸形状，其中各个所述裸芯片封装在各个单元膜中；
将各个所述裸芯片封装在所述内设布线的绝缘膜的所述第一膜的各个所述单元膜中；
使各单元膜以约180度的角度按Z字形方式交替折向右边和左边，来弯折所述内设布线的绝缘膜的所述第一膜，通过所述内设布线的绝缘膜将所述裸芯片在所述芯片的厚度方向上堆叠在一起；和
通过将所述内设布线的绝缘膜的所述第二膜的端部固定到如此堆叠在一起的所述裸芯片的最下面一个上，将所有所述裸芯片包封在所述内设布线的绝缘膜中。
CN99109274A 1998-06-24 1999-06-24 半导体器件及其制造方法 Pending CN1239831A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP177445/98 1998-06-24
JP17744598A JP3186700B2 (ja) 1998-06-24 1998-06-24 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1239831A true CN1239831A (zh) 1999-12-29

Family

ID=16031081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99109274A Pending CN1239831A (zh) 1998-06-24 1999-06-24 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US6172418B1 (zh)
JP (1) JP3186700B2 (zh)
CN (1) CN1239831A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347856C (zh) * 2004-09-27 2007-11-07 赵建铭 封装有多个晶片的封装件及其封装方法
CN100354733C (zh) * 2003-09-19 2007-12-12 夏普株式会社 电极布线基板及显示装置
CN100362617C (zh) * 2002-09-30 2008-01-16 英特尔公司 使用连续折叠工具形成折叠型堆叠封装器件
CN100433323C (zh) * 2000-12-28 2008-11-12 松下电器产业株式会社 高频开关组件
CN100449747C (zh) * 2001-10-26 2009-01-07 斯塔克特克集团有限公司 高密度电路模块
CN100452394C (zh) * 2004-11-04 2009-01-14 天津大学 堆叠式双面电极封装与堆叠式多芯片组装
CN100524744C (zh) * 2001-06-01 2009-08-05 株式会社东芝 芯片层叠型半导体装置
CN103187405A (zh) * 2012-01-03 2013-07-03 台湾积体电路制造股份有限公司 用于层叠封装器件减少应变的方法和装置
CN111081687A (zh) * 2019-12-16 2020-04-28 东莞记忆存储科技有限公司 一种堆叠式芯片封装结构及其封装方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203319A (ja) * 2000-01-18 2001-07-27 Sony Corp 積層型半導体装置
JP3495305B2 (ja) * 2000-02-02 2004-02-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体モジュール
US6838766B2 (en) 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
JP3855594B2 (ja) * 2000-04-25 2006-12-13 セイコーエプソン株式会社 半導体装置
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
US7154171B1 (en) * 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US6731000B1 (en) * 2002-11-12 2004-05-04 Koninklijke Philips Electronics N.V. Folded-flex bondwire-less multichip power package
KR20060079219A (ko) * 2003-09-16 2006-07-05 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전자 디바이스, 이의 제조 방법 및 반제품
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
WO2006095703A1 (ja) 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. ベアチップの実装構造と実装方法
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
US7623354B2 (en) * 2005-09-29 2009-11-24 Kingston Technology Corporation Folding USB drive
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
JP4830493B2 (ja) * 2006-01-11 2011-12-07 日本電気株式会社 半導体装置、その実装構造およびその実装方法
US20070158821A1 (en) * 2006-01-11 2007-07-12 Leland Szewerenko Managed memory component
US20070164416A1 (en) * 2006-01-17 2007-07-19 James Douglas Wehrly Managed memory component
KR100713930B1 (ko) 2006-03-03 2007-05-07 주식회사 하이닉스반도체 칩 스택 패키지
US20070262429A1 (en) * 2006-05-15 2007-11-15 Staktek Group, L.P. Perimeter stacking system and method
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
EP2069944A4 (en) * 2006-09-22 2011-08-03 Wenngren Inc METHOD FOR USING A FOLDABLE CARD AS A USB CONTACT
US7468553B2 (en) * 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
JP5072584B2 (ja) * 2007-12-27 2012-11-14 パナソニック株式会社 積層実装構造体
JP5709218B2 (ja) * 2009-11-27 2015-04-30 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US8634204B2 (en) * 2010-08-19 2014-01-21 Apple Inc. Compact folded configuration for integrated circuit packaging
US20120194990A1 (en) * 2011-01-31 2012-08-02 Martin Kuster Semiconductor Arrangements
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
US10733136B1 (en) * 2019-03-01 2020-08-04 Western Digital Technologies, Inc. Vertical surface mount type C USB connector

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121449A (ja) 1984-11-19 1986-06-09 Nippon Telegr & Teleph Corp <Ntt> Ｌｓｉチツプ実装構造及び実装方法
JPH04329662A (ja) 1991-05-01 1992-11-18 Fujitsu Ltd 半導体装置とその製造方法及び実装方法
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
JP3688755B2 (ja) 1995-06-12 2005-08-31 株式会社日立製作所 電子部品および電子部品モジュール
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6014316A (en) * 1997-06-13 2000-01-11 Irvine Sensors Corporation IC stack utilizing BGA contacts

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433323C (zh) * 2000-12-28 2008-11-12 松下电器产业株式会社 高频开关组件
CN100524744C (zh) * 2001-06-01 2009-08-05 株式会社东芝 芯片层叠型半导体装置
CN100449747C (zh) * 2001-10-26 2009-01-07 斯塔克特克集团有限公司 高密度电路模块
CN100362617C (zh) * 2002-09-30 2008-01-16 英特尔公司 使用连续折叠工具形成折叠型堆叠封装器件
CN100354733C (zh) * 2003-09-19 2007-12-12 夏普株式会社 电极布线基板及显示装置
CN100347856C (zh) * 2004-09-27 2007-11-07 赵建铭 封装有多个晶片的封装件及其封装方法
CN100452394C (zh) * 2004-11-04 2009-01-14 天津大学 堆叠式双面电极封装与堆叠式多芯片组装
CN103187405A (zh) * 2012-01-03 2013-07-03 台湾积体电路制造股份有限公司 用于层叠封装器件减少应变的方法和装置
CN103187405B (zh) * 2012-01-03 2018-09-14 台湾积体电路制造股份有限公司 用于层叠封装器件减少应变的方法和装置
CN111081687A (zh) * 2019-12-16 2020-04-28 东莞记忆存储科技有限公司 一种堆叠式芯片封装结构及其封装方法
CN111081687B (zh) * 2019-12-16 2022-02-01 东莞记忆存储科技有限公司 一种堆叠式芯片封装结构及其封装方法

Also Published As

Publication number Publication date
JP2000012606A (ja) 2000-01-14
US6172418B1 (en) 2001-01-09
JP3186700B2 (ja) 2001-07-11

Similar Documents

Publication Publication Date Title
CN1239831A (zh) 半导体器件及其制造方法
CN1199268C (zh) 半导体装置及其制造方法
CN1266764C (zh) 半导体器件及其制造方法
CN1183593C (zh) 半导体装置
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1151554C (zh) 半导体器件、其制造方法以及组合型半导体器件
CN1283004C (zh) 半导体装置及其制造方法、线路基板及电子机器
CN1665027A (zh) 半导体器件
CN1516898A (zh) 半导体装置及其制造方法
CN1734756A (zh) 电子回路装置
CN1591853A (zh) 无引线型半导体封装及其制作工艺
CN1877829A (zh) 半导体装置以及用于制造该半导体装置的方法
CN1459855A (zh) 半导体器件及其制造方法
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1695246A (zh) 半导体封装及层叠型半导体封装
CN1790651A (zh) 芯片集成基板的制造方法
CN1277737A (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1815733A (zh) 半导体装置及其制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1320965A (zh) 半导体封装及其制造方法
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
CN1160781C (zh) 分立半导体器件及其制造方法
CN1835222A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030410

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned