JP2000012606A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000012606A
JP2000012606A JP10177445A JP17744598A JP2000012606A JP 2000012606 A JP2000012606 A JP 2000012606A JP 10177445 A JP10177445 A JP 10177445A JP 17744598 A JP17744598 A JP 17744598A JP 2000012606 A JP2000012606 A JP 2000012606A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
bare
unit
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10177445A
Other languages
English (en)
Other versions
JP3186700B2 (ja
Inventor
Kanji Iwase
寛治 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17744598A priority Critical patent/JP3186700B2/ja
Priority to US09/338,171 priority patent/US6172418B1/en
Priority to CN99109274A priority patent/CN1239831A/zh
Publication of JP2000012606A publication Critical patent/JP2000012606A/ja
Application granted granted Critical
Publication of JP3186700B2 publication Critical patent/JP3186700B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】 複数のベアチップを積層して半導体装置を構
成する場合、接続信頼性を向上させるとともに、歩留の
向上を図ることができるようにする。 【解決手段】 一個のベアチップ２に対応した単位フィ
ルム５が、ベアチップ２の例えば５個分連続して一次元
方向に連なった長尺状からなる配線内蔵絶縁性フィルム
４を用いて、同配線内蔵絶縁性フィルム４を単位フィル
ム５ごとに交互に略１８０度折り曲げて、各単位フィル
ム５にはベアチップ２を実装して全体で複数のベアチッ
プ２を厚み方向に積層し、配線内蔵絶縁性フィルム４の
端部を最下層のベアチップ２に固定してすべてのベアチ
ップ２を包み込んで半導体装置１を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に係り、詳しくは、ベアチップ(Bare Chi
p)を該ベアチップと略同じサイズにパッケージしたＣＳ
Ｐ(Chip Size Package)を有する半導体装置及びその製
造方法に関する。
【０００２】
【従来の技術】従来から、半導体装置の代表として知ら
れているメモリやマイクロプロセッサなどのＬＳＩ（大
規模集積回路）を共通の配線基板上に接続して、各種情
報処理に用いる小型のコンピュータシステムを構成する
ようにしたＭＣＭ（Multi ChipModule）が知られてい
る。同ＭＣＭにおいては、機能の向上には特性や機能の
異なる複数のチップや抵抗、チップコンデンサなどの受
動素子をより多く配線基板上に平面的に搭載するため
に、実装面積が大きくなり小型化の要望に応えることが
できない。
【０００３】一方、最近になって、ＣＳＰと称される超
小型のパッケージが開発されてきている。同ＣＳＰは、
ベアチップを配線内蔵絶縁性フィルムで包み込むことに
より、同ベアチップと略同じサイズのパッケージを構成
するようにしたものである。
【０００４】例えば特開平８−３３５６６３号公報に
は、上述のようなＣＳＰが開示されている。同公報に示
されているＣＳＰ７１は、図１８に示すように、ベアチ
ップ７３が回路面７３Ｂを下側にしてポリイミドなどか
らなる配線内蔵絶縁性フィルム７２により、上面７３Ａ
の中央部を除いた領域まで包み込まれるように覆われて
いる。そして、同上面７３Ａの中央部の領域は絶縁性樹
脂７４Ａで封止される一方、その回路面７３Ｂは絶縁性
樹脂７４Ｂで配線内蔵絶縁性フィルム７２に接着されて
いる。
【０００５】また、配線内蔵絶縁性フィルム７２の下面
には、ベアチップ７３の回路面７３Ｂに設けられている
パッド電極に対応したはんだボール７５が形成されてい
る。同はんだボール７５は、ベアチップ７３を配線基板
に接続する場合に、接続用電極として用いられる。ま
た、配線内蔵絶縁性フィルム７２の上面の周端部には、
ベアチップ７３のパッド電極に対応したテスト用パッド
７７が形成されている。同テスト用パッド７７は、ベア
チップ７３の特性検査を行う場合に、検査用プローブが
接触されるようになっている。
【０００６】また、同公報には、図１９に示すように、
図１８に示したＣＳＰ７１を複数個例えば４個用いて、
配線基板７８上に積層配置して、電極同士を接続した構
造の半導体装置７９が示されている。この構造は、限ら
れたスペースに実装密度を向上させるために高さ方向の
スペースを利用したものである。この製造方法は、配線
内蔵絶縁性フィルムに包み込まれた第１層目のＣＳＰ７
１をまず配線基板７８に加熱溶融接続し、続いて第２層
目から第４層目のＣＳＰ７１を順次に同様な方法で繰り
返して接続していくものである。また、他の製造方法
は、図１９に示した４個のＣＳＰ７１をまとめて互いの
電極を予め位置決めして加熱溶融する方法が考えられ
る。しかしながら、前者の方法では、互いの電極の接続
ズレに対する問題は少ないが、ＣＳＰ７１の個数分だけ
接続作業が必要であり、ベアチップ７３に熱履歴がかか
り特性不良になるおそれがあった。また、後者の方法で
は、同時に複数個のＣＳＰ７１を重ねて電極同士を位置
決めして加熱溶融することは、位置ズレや最下層のＣＳ
Ｐ７１の接続部の半田バンプが上層のＣＳＰ７１によっ
て押しつぶされることにより電極同士がショートが発生
し、製造歩留まりや信頼性の低下が免れなかった。
【０００７】
【発明が解決しようとする課題】ところで、上述した従
来の半導体装置では、複数個のＣＳＰを積層するにあた
っては同ＣＳＰを一個ずつ重ねて実装しなければならな
いので、上下位置のＣＳＰの外部電極同士の接続状態が
不安定となって、接続信頼性が低下するという問題があ
る。すなわち、複数個のＣＳＰを積層するには、下層の
ＣＳＰの外部電極と上層のＣＳＰの外部電極とを接続し
ながら実装する必要があるが、特に層数が増えてくると
上下位置のＣＳＰの外部電極の位置合わせが複雑になっ
てくるので、外部電極同士を確実に接続するのが困難と
なる。また、製造方法の点からも複数のＣＳＰを積層し
ていくことは、実装効率が悪くなるだけでなく、工程数
が増加するので歩留を低下させる原因となる。さらに、
高集積、高速のチップを多層構造に接続した場合に各チ
ップから発生する熱を効率良く放散することができない
ので、チップの温度上昇が激しくなり熱暴走を生じチッ
プの破壊に至ることがあった。
【０００８】この発明は、上述の事情に鑑みてなされた
もので、複数のベアチップを積層して半導体装置を構成
する場合、接続信頼性を向上させるとともに、歩留の向
上を図ることができるようにした半導体装置及びその製
造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、パッド電極が形成されたベ
アチップが、上記パッド電極に対応した外部電極が形成
された配線内蔵絶縁性フィルムにより、上記パッド電極
が前記外部電極と導通するように包み込まれてなる半導
体装置であって、上記配線内蔵絶縁性フィルムは、一個
のベアチップに対応した単位フィルムが上記ベアチップ
の複数個分連続して連なった長尺状からなり、該配線内
蔵絶縁性フィルムが上記単位フィルムごとに交互に略１
８０度折り曲げられて、各単位フィルムにはベアチップ
が実装されることにより全体で複数のベアチップが積層
され、上記配線内蔵絶縁性フィルムの端部を最下層のベ
アチップに固定してすべてのベアチップを包み込んだこ
とを特徴としている。
【００１０】請求項２記載の発明は、請求項１記載の半
導体装置に係り、上記配線内蔵絶縁性フィルムが、上記
単位フィルムが一次元方向に連続して連なっていること
を特徴としている。
【００１１】請求項３記載の発明は、パッド電極が形成
されたベアチップが、上記パッド電極に対応した外部電
極が形成された配線内蔵絶縁性フィルムにより、上記パ
ッド電極が上記外部電極と導通するように包み込まれて
なる半導体装置であって、上記配線内蔵絶縁性フィルム
は、一個のベアチップに対応した単位フィルムが上記ベ
アチップの複数個分連続して連なった長尺状の第１フィ
ルムと、該第１フィルムを覆うための第２フィルムとか
らなり、上記第１フィルムが前記単位フィルムごとに略
１８０度折り曲げられて、各単位フィルムにはベアチッ
プが実装されることにより全体で複数のベアチップが積
層され、上記第２フィルムの端部を最下層のベアチップ
に固定してすべてのベアチップを包み込んだことを特徴
としている。
【００１２】請求項４記載の発明は、請求項３記載の半
導体装置に係り、上記第１フィルムが、上記単位フィル
ムが二次元方向に連続して連なっていることを特徴とし
ている。
【００１３】請求項５記載の発明は、請求項１乃至４の
いずれか１に記載の半導体装置に係り、上記単位フィル
ムの周囲領域に短絡用電極を設け、該短絡用電極を上記
単位フィルムが接する外側のフィルムを介して外部に引
き出し可能に構成したことを特徴としている。
【００１４】請求項６記載の発明は、請求項３、４又は
５記載の半導体装置に係り、上記第２のフィルムにベア
チップが実装されることを特徴としている。
【００１５】また、請求項７記載の発明は、請求項１乃
至６のいずれか１に記載の半導体装置に係り、上記積層
されている各ベアチップ間に放熱板を介在させたことを
特徴としている。
【００１６】また、請求項８記載の発明に係る半導体装
置の製造方法は、一個のベアチップに対応した単位フィ
ルムが、上記ベアチップの複数個分連続して連なった長
尺状からなる配線内蔵絶縁性フィルムを形成する配線内
蔵絶縁性フィルム形成工程と、上記配線内蔵絶縁性フィ
ルムの上記単位フィルムに各々ベアチップを実装するベ
アチップ実装工程と、上記配線内蔵絶縁性フィルムを上
記単位フィルムごとに交互に略１８０度折り曲げて、複
数のベアチップを厚み方向に積層するベアチップ積層工
程と、上記配線内蔵絶縁性フィルムの端部を最下層のベ
アチップに固定してすべてのベアチップを包み込むベア
チップ包み込み工程とを含むことを特徴としている。
【００１７】また、請求項９記載の発明に係る半導体装
置の製造方法は、一個のベアチップに対応した単位フィ
ルムが、上記ベアチップの複数個分連続して連なった長
尺状の第１フィルムと、該第１フィルムを覆うための第
２フィルムとからなる配線内蔵絶縁性フィルムを形成す
る配線内蔵絶縁性フィルム形成工程と、上記第１フィル
ムの上記単位フィルムに各々ベアチップを実装するベア
チップ実装工程と、上記第１フィルムを上記単位フィル
ムごとに略１８０度折り曲げて、複数のベアチップを厚
み方向に積層するベアチップ積層工程と、上記第２フィ
ルムの端部を最下層のベアチップに固定してすべてのベ
アチップを包み込むベアチップ包み込み工程とを含むこ
とを特徴としている。
【００１８】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１乃至図３は、この発明の第１実施例である半導体装
置を示し、詳細には、図１は、同半導体装置の構成を示
す断面図、図２は、図１のＡ部分を拡大して示す拡大
図、図３は図１のＢ部分を拡大して示す拡大図、また、
図４及び図５（ａ）、（ｂ）は、同半導体装置の製造方
法を工程順に示す工程図である。この例の半導体装置１
は、ＬＳＩチップからなるベアチップ２が、配線内蔵絶
縁性フィルム４を構成している複数の単位フィルム５に
各々実装されることにより、厚み方向に積層されてい
る。配線内蔵絶縁性フィルム４は、一個のベアチップ２
に対応した単位フィルム５が中間支持部６を介して、ベ
アチップ２の例えば５個分連続して一次元方向に連なっ
た長尺状からなり、各単位フィルム５ごとに交互に略１
８０度折り曲げられて、各単位フィルム５にベアチップ
２が実装されている。配線内蔵絶縁性フィルム４は、図
２及び図３に示すように、ポリイミドなどからなる一対
の絶縁性フィルム９ａ、９ｂ間に銅などからなる配線１
０が内蔵されて、同配線１０は所望の形状にパターニン
グされている。
【００１９】図２及び図３から明らかなように、配線内
蔵絶縁性フィルム４を構成している一対の絶縁性フィル
ム９ａ、９ｂの所望位置にはコンタクトホール１１が形
成されて、配線１０が露出されている。そして、外側と
なる一方の絶縁性フィルム９ａには、コンタクトホール
１１を通じて配線１０に導通するように外部電極となる
バンプ状電極１２が形成されている。同バンプ状電極１
２は、周知のめっき法、ボールボンディング法などによ
り形成されて、金、金めっき銅あるいは半田などから構
成されている。
【００２０】一方、ベアチップ２の表面にはパッド電極
３が形成され、同パッド電極３は、半導体基板から引き
出されたアルミニウム配線上に、例えば上述のバンプ状
電極１２と同様の材料からなるボール状導体が接続され
て形成されている。ベアチップ２は、配線内蔵絶縁性フ
ィルム４を構成している内側となる他方の絶縁性フィル
ム９ｂのコンタクトホール１１を通じて、フリップチッ
プボンディング法によりそのパッド電極３が配線１０に
接続されることで、配線内蔵絶縁性フィルム４に実装さ
れている。これによって、ベアチップ２のパッド電極３
は配線１０を介して外部電極となるバンプ状電極１２と
導通されている。
【００２１】積層された複数のベアチップ２は、同ベア
チップ２の最下層のものに対して、配線内蔵絶縁性フィ
ルム４の固定フィルム７、８の先端のチップ封止部７
ｂ、８ｂが絶縁性樹脂１３により接着されることで固定
されている。これによって、すべてのベアチップ２は配
線内蔵絶縁性フィルム４により包み込まれて、半導体装
置１が構成されている。
【００２２】次に、図４及び図５（ａ）、（ｂ）を参照
して、同半導体装置の製造方法について工程順に説明す
る。まず、図４に示すように、一個のベアチップ２に対
応した単位フィルム５が中間支持部６を介して、ベアチ
ップ２の５個分連続して一次元方向に連なった長尺状か
らなる配線内蔵絶縁性フィルム４を形成する。配線内蔵
絶縁性フィルム４は、ポリイミドなどからなる一対の絶
縁性フィルム９ａ、９ｂ間に予め所望の形状にパターニ
ングされた銅などからなる配線１０が内蔵されて、各単
位フィルム５の内側のベアチップ２の実装面となる位置
には、同ベアチップ２のパッド電極３と対応するコンタ
クトホール１１が形成されて、配線１０が露出されてい
る。
【００２３】単位フィルム５の面積Ｐは実装すべきベア
チップ２を十分に覆うような大きさに設定され、中間支
持部６の高さ寸法Ｈはベアチップ２の厚さよりもやや大
きな値に設定されている。また、配線内蔵絶縁性フィル
ム４の長さ（Ｘ）方向の端部には一対の固定フィルム７
が、また同長さ方向と直交する幅（Ｙ）方向には一対の
固定フィルム８が形成されている。そして、一方の固定
フィルム７及び一対の固定フィルム８には、５個分の中
間支持部６の高さ寸法５×Ｈと略等しい高さＴを有する
チップ支持部７ａ、８ａにプラスして三角形状のチップ
封止部７ｂ、８ｂが設けられている。
【００２４】次に、図５（ａ）に示すように、配線内蔵
絶縁性フィルム４の単位フィルム５に交互に逆向きとな
るように、フリップチップボンディング法によりベアチ
ップ２を実装する。この場合、各単位フィルム５には、
実装すべきベアチップ２に対応させて予め配線１０をコ
ンタクトホール１１を通じて露出させておく。
【００２５】次に、図５（ｂ）に示すように、配線内蔵
絶縁性フィルム４を中間支持部６を介して各単位フィル
ム５ごとに交互に略１８０度折り曲げて、５個のベアチ
ップ２を積層する。続いて、配線内蔵絶縁性フィルム４
の一対の固定フィルム７及び一対の固定フィルム８を、
各ベアチップ２を覆うように折り曲げて、各チップ封止
部７ｂ、８ｂを最下層のベアチップ２に絶縁性樹脂１３
により接着して固定することで、この例の半導体装置１
が製造される。すなわち、この例では、従来のようにＣ
ＳＰを積層するのではなく、ベアチップ２を積層するこ
とにより半導体装置１が製造される。
【００２６】図６（ａ）乃至（ｃ）は、絶縁性樹脂１３
による配線内蔵絶縁性フィルム４の固定方法の例を示す
ものである。同図（ａ）は各チップ封止部７ｂ、８ｂの
先端にランダムに絶縁性樹脂１３を接着する例、同図
（ｂ）は各チップ封止部７ｂ、８ｂの先端の限定した領
域に絶縁性樹脂１３を接着する例、同図（ｃ）は各チッ
プ封止部７ｂ、８ｂの側縁に沿って絶縁性樹脂１３を接
着する例である。
【００２７】このように、この例の構成によれば、一個
のベアチップ２に対応した単位フィルム５が、ベアチッ
プ２の例えば５個分連続して一次元方向に連なった長尺
状からなる配線内蔵絶縁性フィルム４を用いて、同配線
内蔵絶縁性フィルム４を単位フィルム５ごとに交互に略
１８０度折り曲げて、各単位フィルム５にはベアチップ
２を実装して全体で複数のベアチップ２を厚み方向に積
層し、配線内蔵絶縁性フィルム４の端部を最下層のベア
チップ２に固定してすべてのベアチップ２を包み込むよ
うにしたので、複数のベアチップを積層して半導体装置
を構成する場合、接続信頼性を向上させるとともに、歩
留の向上を図ることができる。したがって、厚み方向の
スペースを利用して複数のベアチップが積層された一個
の半導体装置によってＭＣＭを構成することが可能とな
る。
【００２８】また、複数のベアチップ２を配線内蔵絶縁
性フィルム４の単位フィルム５に実装した後に、同配線
内蔵絶縁性フィルム４を単位フィルム５ごとに交互に略
１８０度折り曲げて、全体で複数のベアチップ２を厚み
方向に積層するようにしたので、層数が増えても外部電
極同士を配線を介して確実に接続することができる。ま
た、それに伴って、実装効率がよくなるだけでなく、工
程数が増加しないので歩留の低下を防止することができ
る。
【００２９】◇第２実施例 図７は、この発明の第２実施例である半導体装置の構成
を概略示す断面図である。同半導体装置が、第１実施例
のそれと大きく異なるところは、同第１実施例の半導体
装置にさらにベアチップを追加して実装するようにした
点である。すなわち、同図に示すように、配線内蔵絶縁
性フィルム４を構成している最上位置の単位フィルム５
上にさらにベアチップ２を実装する。この例の場合、同
ベアチップ２を追加して実装する単位フィルム５には、
予め外側及び内側の両面にわたって、第１実施例のよう
な配線１０を露出するコンタクトホール１１を形成して
おく。これ以外は、上述した第１実施例と略同じであ
る。それゆえ、図７において、図１の構成部分と対応す
る部分には同一の番号を付してその説明を省略する。
【００３０】このように、この例の構成によっても、第
１実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例によれば、平面的な実装スペー
スを増加することなく実装するベアチップを追加できる
ので、その分半導体装置に別の機能を付加することがで
きる。
【００３１】◇第３実施例 図８は、この発明の第３実施例である半導体装置の構成
を示す断面図、また、図９は、同半導体装置の製造方法
に用いられる配線内蔵絶縁性フィルムを示す平面図であ
る。同半導体装置が、第１実施例のそれと大きく異なる
ところは、単位フィルムの周囲領域に電源及び信号線の
インピーダンス低減のための短絡用電極を設け、同短絡
用電極を単位フィルムが接する外側のフィルムを介して
外部に引き出し可能にした点である。すなわち、図９に
示すように、予め形成する配線内蔵絶縁性フィルム４の
単位フィルム５のうち、所望の単位フィルム５の周囲領
域である中間支持部６及び側面部１５に、電源及び信号
線のインピーダンス低減のための複数の短絡用電極１６
を設けておく。一方、配線内蔵絶縁性フィルム５を折り
曲げたときに、上述の短絡用電極１６に対向する固定フ
ィルム７、８のチップ支持部７ａ、８ａの位置には、複
数の短絡用引き出し電極１７を設けておく。
【００３２】これによって、配線内蔵絶縁性フィルム４
を折り曲げて半導体装置を製造する場合、図８に示すよ
うに、短絡用電極１６と短絡用引き出し電極１７とが接
続され、さらに短絡用引き出し電極１７は配線１０を介
してバンプ状電極１２に接続されることになる。
【００３３】このように、この例の構成によっても、第
１実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例によれば、平面的な実装スペー
スを増加することなく、電源及び信号線のインピーダン
ス低減のための短絡用電極を設けることができる。
【００３４】◇第４実施例 図１０は、この発明の第４実施例である半導体装置の構
成を概略示す断面図である。同半導体装置が、第１実施
例のそれと大きく異なるところは、単位フィルムにＬＳ
Ｉチップだけでなく、受動素子チップを実装するように
した点である。すなわち、同図に示すように、各単位フ
ィルム５にＬＳＩチップ１８だけでなく、抵抗、キャパ
シタ、インダクタなどの受動素子チップ１９を実装する
ようにする。
【００３５】このように、この例の構成によっても、第
１実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例によれば、平面的な実装スペー
スを増加することなく、機能の異なる多くのベアチップ
を実装することができるので、半導体装置の機能を拡大
することができる。
【００３６】◇第５実施例 図１１は、この発明の第５実施例である半導体装置の構
成をを示す断面図、また、図１２は同半導体装置の製造
方法に用いられる配線内蔵絶縁性フィルムを示す平面図
である。同半導体装置が、第１実施例のそれと大きく異
なるところは、配線内蔵絶縁性フィルムを、第１フィル
ムと第２フィルムとにより構成するようにした点であ
る。すなわち、配線内蔵絶縁性フィルム２１は、図１２
に示すように、一個のベアチップに対応した単位フィル
ム２２が中間支持部２３を介して、ベアチップの例えば
２個分連続して一次元方向に連なった長尺状からなる第
１フィルム２４と、同第１フィルム２４を覆うための第
２フィルム２５とから構成されている。
【００３７】第１フィルム２４の一の単位フィルム２２
の周囲領域には側面部２６、２７、２８が形成され、同
様にして他の単位フィルム２２の周囲領域には側面部３
０、３１、３２が形成されている。そして、中間支持部
２３には電源及び信号線のインピーダンス低減のための
複数の短絡用電極３４を設ける。同様にして、各側面部
２６、２７、２８には各々短絡用電極３５、３６、３７
を、各側面部３０、３１、３２には各々短絡用電極３
８、３９、４０を複数設ける。
【００３８】一方、第２フィルム２５には中心部に単位
フィルム２２に対応したカバーフィルム４２が形成さ
れ、同カバーフィルム４２の周囲領域には一対の固定フ
ィルム４３及び一対の固定フィルム４４が形成されてい
る。また、各固定フィルム４３には、チップ支持部４３
ａ及びチップ封止部４３ｂが、各固定フィルム４４に
は、チップ支持部４４ａ及びチップ封止部４４ｂが各々
設けられている。
【００３９】一方のチップ支持部４３ａには、上述の側
面部２７の短絡用電極３６及び側面部３１の短絡用電極
３９に対応した複数の短絡用引き出し電極４６、４７が
設けられ、他方のチップ支持部４３ａには、上述の中間
支持部２３の短絡用電極３４に対応した複数の短絡用引
き出し電極４８が設けられている。また、一方のチップ
支持部４４ａには、上述の側面部２６の短絡用電極３５
及び側面部３０の短絡用電極３８に対応した複数の短絡
用引き出し電極４９、５０が設けられ、他方のチップ支
持部４４ａには、上述の中間支持部２８の短絡用電極３
７及び側面部３２の短絡用電極４０に対応した複数の短
絡用引き出し電極５１、５２が設けられている。なお、
第２フィルム２５には外部電極としてのバンプ状電極が
形成されているが、その図示は省略している。
【００４０】次に、以上のような第１フィルム２４及び
第２フィルム２５を用いて半導体装置を製造する方法を
説明する。まず、第１フィルム２４の各単位フィルム２
２にフリップチップボンディング法によりベアチップ２
を実装した後、一方の単位フィルム２２を中間支持部２
３を介して略１８０度折り曲げる。また、各側面部２６
乃至２８及び３０乃至３２を、各ベアチップ２を囲む方
向に略１８０度折り曲げる。次に、第２フィルム２５の
カバーフィルム４２にフリップチップボンディング法に
よりベアチップ２を実装した後、各チップ支持部４３
ａ、４４ａを、ベアチップ２を囲む方向に略１８０度折
り曲げて、第１のフィルム２４を上方から覆う。次に、
各チップ封止部４３ｂ、４４ｂを下層のベアチップ２に
絶縁性樹脂５３により接着して固定することで、この例
の半導体装置が製造される。
【００４１】これによって、第１フィルム２４の短絡用
電極３４乃至３７及び３０乃至３２と、第２フィルム２
５の短絡用引き出し電極４６乃至５２との対応するもの
同士が接続される。すなわち、第１フィルム２４の短絡
用電極３６、３９は各々第２フィルム２５の短絡用引き
出し電極４６、４７に接続され、同様にして、短絡用電
極３４は短絡用引き出し電極４８に接続され、短絡用電
極３５、３８は短絡用引き出し電極４９、５０に接続さ
れ、短絡用電極３７、４０は短絡用引き出し電極５１、
５２に接続されている。この結果、第１フィルム２４に
実装された各ベアチップ２の電源及び信号線のインピー
ダンス低減のための複数の短絡用電極は、第２フィルム
２５の各短絡用引き出し電極を通じて外部に引き出し可
能に構成される。
【００４２】このように、この例の構成によっても、第
１実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例によれば、２枚の絶縁性フィル
ムを組み合わせて半導体装置を構成するので、製造に自
由度を持たせることができる。
【００４３】◇第６実施例 図１３は、この発明の第６実施例である半導体装置の構
成を示す断面図、また、図１４は同半導体装置の製造方
法に用いられる配線内蔵絶縁性フィルムを示す平面図で
ある。同半導体装置が、第５実施例のそれと大きく異な
るところは、第１フィルムの単位フィルムを二次元方向
に形成するようにした点である。すなわち、第１フィル
ム５５にはＸ方向に例えば３枚の単位フィルム２２Ａ、
２２Ｄ、２２Ｅが連なって形成される一方、Ｙ方向には
２枚の単位フィルム２２Ｃ、２２Ｂが連なって形成さ
れ、いわゆる二次元方向に形成されている。
【００４４】次に、以上のような第１フィルム５５を用
いて半導体装置を製造する方法を説明する。まず、第１
フィルム５５の各単位フィルム２２Ａ乃至２２Ｅにフリ
ップチップボンディング法によりベアチップ２を実装す
る。次に、中間支持部２３を介して単位フィルム２２Ｄ
の上に単位フィルム２２Ｅを略１８０度折り曲げた後、
単位フィルム２２Ｄの下に単位フィルム２２Ｃを、同単
位フィルム２２Ｃの下に単位フィルム２２Ｂを、同単位
フィルム２２Ｂの下に単位フィルム２２Ａを、同様にし
て折り曲げる。次に、第２フィルム２５のカバーフィル
ム４２にフリップチップボンディング法によりベアチッ
プ２を実装した後、各チップ支持部４３ａ、４４ａを、
ベアチップ２を囲む方向に略１８０度折り曲げて、第１
のフィルム５５を上方から覆う。次に、各チップ封止部
４３ｂ、４４ｂを下層のベアチップ２に絶縁性樹脂５３
により接着して固定することで、この例の半導体装置が
製造される。
【００４５】このように、この例の構成によっても、第
５実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例によれば、ベアチップを実装す
る複数の単位フィルムを二次元方向に形成した配線内蔵
絶縁性フィルムを用いるので、部品のコンパクト化を図
ることができる。
【００４６】◇第７実施例 図１５は、この発明の第７実施例である半導体装置に用
いられる配線内蔵絶縁性フィルムを示す平面図である。
同半導体装置が第６実施例のそれと大きく異なるところ
は、各単位フィルムの側面部に電源及び信号線のインピ
ーダンス低減のための複数の短絡用電極を設けるように
した点である。すなわち、第１フィルム５５を折り曲げ
たときに互いに接する面となる、例えば単位フィルム２
２ＡのＹ方向の両側面部５６、５７に短絡用電極５８、
５９を設ける一方、対応する単位フィルム２２Ｂの側面
部６０及び中間支持部２３に短絡用電極６１、６２を設
ける。
【００４７】これにより、第１フィルム５５を折り曲げ
て半導体装置を製造する場合、短絡用電極５８と短絡用
電極６１とが接続され、また短絡用電極５９と短絡用電
極６２とが接続されるるようになる。従って、平面的な
実装スペースを増加することなく、電源及び信号線のイ
ンピーダンス低減のための短絡用電極を外部に引き出す
ことができるようになる。
【００４８】このように、この例の構成によっても、第
６実施例において述べたのと略同様の効果を得ることが
できる。加えて、この例によれば、平面的な実装スペー
スを増加することなく、電源及び信号線のインピーダン
ス低減のための短絡用電極を設けることができる。
【００４９】◇第８実施例 図１６は、この発明の第８実施例である半導体装置の構
成を概略を示す断面図である。同半導体装置は特に外部
電極の数を増加したい場合に、この要望に対処した構造
を示すものである。この例では、例えば実施例１で用い
た配線内蔵絶縁性フィルム４の固定フィルム７のチップ
支持部７ａの一部を外側に広げるようにしている。同チ
ップ支持部７ａに、予め多数のバンプ状電極１２を設け
ておくことにより、半導体装置全体の外部電極数を増加
することができる。
【００５０】このように、この例の構成によれば、ベア
チップを積層した半導体装置を構成する場合、平面的な
実装スペースをあまり増加することなく、外部電極を増
加することができる。
【００５１】◇第９実施例 図１７は、この発明の第９実施例である半導体装置を示
す断面図である。同半導体装置は特に放熱性を向上させ
たい場合に、この要望に対処した構造を示すものであ
る。この例では、上下位置の各ベアチップ２の間に放熱
板（ヒートシンク）６５を介在させるようにしたもので
ある。同放熱板６５としては例えばアルミニウム、銅な
どの放熱性に優れた薄板を用いて、ベアチップ２と配線
内蔵絶縁性フィルム４との間に、絶縁性樹脂で接着する
ようにする。
【００５２】このように、この例の構成によれば、ベア
チップを積層した半導体装置を構成する場合、平面的な
実装スペースをあまり増加することなく、放熱性を向上
することができる。
【００５３】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、配線内
蔵絶縁性フィルムを構成する単位フィルムの数は、必要
に応じて適宜に増減することができる。
【００５４】また、配線内蔵絶縁性フィルムの外側に形
成したバンプ状電極は、ベアチップのパッド電極が接続
される内側にも形成するようにしてもよい。また、短絡
用電極をバンプ状電極で形成してもよい。また、ベアチ
ップを実装する複数の単位フィルムの面積は、ベアチッ
プのサイズに合わせてそれぞれ異ならせるようにしても
よい。また、配線内蔵絶縁性フィルムに実装する対象
は、各実施例で示した電子部品に限らず、放熱板などの
部品を用いることもできる。
【００５５】
【発明の効果】以上説明したように、この発明の半導体
装置及びその製造方法によれば、一個のベアチップに対
応した単位フィルムが、ベアチップの複数個分連続して
連なった長尺状からなる配線内蔵絶縁性フィルムを用い
て、同配線内蔵絶縁性フィルムを単位フィルムごとに略
１８０度折り曲げて、各単位フィルムにはベアチップを
実装して全体で複数のベアチップを厚み方向に積層し、
配線内蔵絶縁性フィルムの端部を最下層のベアチップに
固定してすべてのベアチップを包み込むようにしたの
で、複数のベアチップを積層して半導体装置を構成する
場合、接続信頼性を向上させるとともに、歩留の向上を
図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例である半導体装置の構成
を示す断面図である。
【図２】同半導体装置の主要部を示す拡大図である。
【図３】同半導体装置の主要部を示す拡大図である。
【図４】同半導体装置の製造方法を工程順に示す工程図
である。
【図５】同半導体装置の製造方法を説明する平面図であ
る。
【図６】同半導体装置の製造方法を説明する底面図であ
る。
【図７】この発明の第２実施例である半導体装置の構成
を示す断面図である。
【図８】この発明の第３実施例である半導体装置の構成
を示す断面図である。
【図９】同半導体装置の製造方法を説明する平面図であ
る。
【図１０】この発明の第４実施例である半導体装置の構
成を示す断面図である。
【図１１】この発明の第５実施例である半導体装置の構
成を示す断面図である。
【図１２】同半導体装置の製造方法を説明する平面図で
ある。
【図１３】この発明の第６実施例である半導体装置の構
成を示す断面図である。
【図１４】同半導体装置の製造方法を説明する平面図で
ある。
【図１５】この発明の第７実施例である半導体装置の構
成を示す平面図である。
【図１６】この発明の第８実施例である半導体装置の構
成を示す断面図である。
【図１７】この発明の第９実施例である半導体装置の構
成を示す断面図である。
【図１８】従来の半導体装置の構成を示す断面図であ
る。
【図１９】従来の半導体装置の構成を示す断面図であ
る。
【符号の説明】
１ 半導体装置 ２ ベアチップ ３ パッド電極 ４、１４、２１ 配線内蔵絶縁性フィルム ５、２２、２２Ａ〜２２Ｅ 単位フィルム ６、２３ 中間支持部 ７、８、４３、４４ 固定フィルム ７ａ、８ａ、４３ａ、４４ａ チップ支持部 ７ｂ、８ｂ、４３ｂ、４４ｂ チップ封止部 ９ａ、９ｂ 絶縁性フィルム １０ 配線 １１ コンタクトホール １２ バンプ状電極（外部電極） １３、５３ 絶縁性樹脂 １５、２６〜２８、３０〜３２、５６、５７、６０
単位フィルムの側面部 １６、３４〜４０、５８、５９、６１、６２ 短絡
用電極 １７、４６〜５２ 短絡用引き出し電極 １８ ＬＳＩチップ １９ 受動素子チップ ２０ ２４、５５ 第１フィルム ２５ 第２フィルム ４２ カバーフィルム

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 パッド電極が形成されたベアチップが、
    前記パッド電極に対応した外部電極が形成された配線内
    蔵絶縁性フィルムにより、前記パッド電極が前記外部電
    極と導通するように包み込まれてなる半導体装置であっ
    て、 前記配線内蔵絶縁性フィルムは、一個のベアチップに対
    応した単位フィルムが前記ベアチップの複数個分連続し
    て連なった長尺状からなり、該配線内蔵絶縁性フィルム
    が前記単位フィルムごとに交互に略１８０度折り曲げら
    れて、各単位フィルムにはベアチップが実装されること
    により全体で複数のベアチップが厚み方向に積層され、
    前記配線内蔵絶縁性フィルムの端部を最下層のベアチッ
    プに固定してすべてのベアチップを包み込んだことを特
    徴とする半導体装置。
  2. 【請求項２】 前記配線内蔵絶縁性フィルムは、前記単
    位フィルムが一次元方向に連続して連なっていることを
    特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 パッド電極が形成されたベアチップが、
    前記パッド電極に対応した外部電極が形成された配線内
    蔵絶縁性フィルムにより、前記パッド電極が前記外部電
    極と導通するように包み込まれてなる半導体装置であっ
    て、 前記配線内蔵絶縁性フィルムは、一個のベアチップに対
    応した単位フィルムが前記ベアチップの複数個分連続し
    て連なった長尺状の第１フィルムと、該第１フィルムを
    覆うための第２フィルムとからなり、前記第１フィルム
    が前記単位フィルムごとに略１８０度折り曲げられて、
    各単位フィルムにはベアチップが実装されることにより
    全体で複数のベアチップが厚み方向に積層され、前記第
    ２フィルムの端部を最下層のベアチップに固定してすべ
    てのベアチップを包み込んだことを特徴とする半導体装
    置。
  4. 【請求項４】 前記第１フィルムは、前記単位フィルム
    が二次元方向に連続して連なっていることを特徴とする
    請求項３記載の半導体装置。
  5. 【請求項５】 前記単位フィルムの周囲領域に短絡用電
    極を設け、該短絡用電極を前記単位フィルムが接する外
    側のフィルムを介して外部に引き出し可能に構成したこ
    とを特徴とする請求項１乃至４のいずれか１に記載の半
    導体装置。
  6. 【請求項６】 前記第２のフィルムにベアチップが実装
    されることを特徴とする請求項３、４又は５記載の半導
    体装置。
  7. 【請求項７】 前記積層されている各ベアチップ間に放
    熱板を介在させたことを特徴とする請求項１乃至６のい
    ずれか１に記載の半導体装置。
  8. 【請求項８】 一個のベアチップに対応した単位フィル
    ムが、前記ベアチップの複数個分連続して連なった長尺
    状からなる配線内蔵絶縁性フィルムを形成する配線内蔵
    絶縁性フィルム形成工程と、 前記配線内蔵絶縁性フィルムの前記単位フィルムに各々
    ベアチップを実装するベアチップ実装工程と、 前記配線内蔵絶縁性フィルムを前記単位フィルムごとに
    交互に略１８０度折り曲げて、複数のベアチップを厚み
    方向に積層するベアチップ積層工程と、 前記配線内蔵絶縁性フィルムの端部を最下層のベアチッ
    プに固定してすべてのベアチップを包み込むベアチップ
    包み込み工程とを含むことを特徴とする半導体装置の製
    造方法。
  9. 【請求項９】 一個のベアチップに対応した単位フィル
    ムが、前記ベアチップの複数個分連続して連なった長尺
    状の第１フィルムと、該第１フィルムを覆うための第２
    フィルムとからなる配線内蔵絶縁性フィルムを形成する
    配線内蔵絶縁性フィルム形成工程と、 前記第１フィルムの前記単位フィルムに各々ベアチップ
    を実装するベアチップ実装工程と、 前記第１フィルムを前記単位フィルムごとに略１８０度
    折り曲げて、複数のベアチップを厚み方向に積層するベ
    アチップ積層工程と、 前記第２フィルムの端部を最下層のベアチップに固定し
    てすべてのベアチップを包み込むベアチップ包み込み工
    程とを含むことを特徴とする半導体装置の製造方法。
JP17744598A 1998-06-24 1998-06-24 半導体装置及びその製造方法 Expired - Fee Related JP3186700B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP17744598A JP3186700B2 (ja) 1998-06-24 1998-06-24 半導体装置及びその製造方法
US09/338,171 US6172418B1 (en) 1998-06-24 1999-06-22 Semiconductor device and method for fabricating the same
CN99109274A CN1239831A (zh) 1998-06-24 1999-06-24 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17744598A JP3186700B2 (ja) 1998-06-24 1998-06-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000012606A true JP2000012606A (ja) 2000-01-14
JP3186700B2 JP3186700B2 (ja) 2001-07-11

Family

ID=16031081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17744598A Expired - Fee Related JP3186700B2 (ja) 1998-06-24 1998-06-24 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US6172418B1 (ja)
JP (1) JP3186700B2 (ja)
CN (1) CN1239831A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1119049A2 (en) * 2000-01-18 2001-07-25 Sony Corporation Laminate type semiconductor apparatus
US6838766B2 (en) 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
KR100713930B1 (ko) 2006-03-03 2007-05-07 주식회사 하이닉스반도체 칩 스택 패키지
JP2007188921A (ja) * 2006-01-11 2007-07-26 Nec Corp 半導体装置、その実装構造およびその実装方法
US7907420B2 (en) 2005-03-09 2011-03-15 Panasonic Corporation Bare chip mounted structure and mounting method
WO2011065544A1 (ja) * 2009-11-27 2011-06-03 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3495305B2 (ja) * 2000-02-02 2004-02-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体モジュール
JP3855594B2 (ja) * 2000-04-25 2006-12-13 セイコーエプソン株式会社 半導体装置
JP3791333B2 (ja) * 2000-12-28 2006-06-28 松下電器産業株式会社 高周波スイッチモジュールおよびこれを実装した高周波機器
JP4109839B2 (ja) * 2001-06-01 2008-07-02 株式会社東芝 半導体装置
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US7154171B1 (en) * 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7089984B2 (en) * 2002-09-30 2006-08-15 Intel Corporation Forming folded-stack packaged device using progressive folding tool
US6731000B1 (en) * 2002-11-12 2004-05-04 Koninklijke Philips Electronics N.V. Folded-flex bondwire-less multichip power package
JP2007506274A (ja) * 2003-09-16 2007-03-15 コニンクリユケ フィリップス エレクトロニクス エヌ．ブイ． 電子デバイスを製造する方法および電子デバイス
JP4178090B2 (ja) * 2003-09-19 2008-11-12 シャープ株式会社 電極配線基板および表示装置
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
CN100347856C (zh) * 2004-09-27 2007-11-07 赵建铭 封装有多个晶片的封装件及其封装方法
CN100452394C (zh) * 2004-11-04 2009-01-14 天津大学 堆叠式双面电极封装与堆叠式多芯片组装
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
US7623354B2 (en) * 2005-09-29 2009-11-24 Kingston Technology Corporation Folding USB drive
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US20070158821A1 (en) * 2006-01-11 2007-07-12 Leland Szewerenko Managed memory component
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US20070164416A1 (en) * 2006-01-17 2007-07-19 James Douglas Wehrly Managed memory component
US20070262429A1 (en) * 2006-05-15 2007-11-15 Staktek Group, L.P. Perimeter stacking system and method
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US8117745B2 (en) * 2006-09-22 2012-02-21 Johan Wenngren Method of using a foldable card as a USB contact
US7468553B2 (en) * 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
JP5072584B2 (ja) * 2007-12-27 2012-11-14 パナソニック株式会社 積層実装構造体
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
US8634204B2 (en) * 2010-08-19 2014-01-21 Apple Inc. Compact folded configuration for integrated circuit packaging
US20120194990A1 (en) * 2011-01-31 2012-08-02 Martin Kuster Semiconductor Arrangements
US8680663B2 (en) * 2012-01-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reduced strain
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
US10733136B1 (en) * 2019-03-01 2020-08-04 Western Digital Technologies, Inc. Vertical surface mount type C USB connector
CN111081687B (zh) * 2019-12-16 2022-02-01 东莞记忆存储科技有限公司 一种堆叠式芯片封装结构及其封装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61121449A (ja) 1984-11-19 1986-06-09 Nippon Telegr & Teleph Corp <Ntt> Ｌｓｉチツプ実装構造及び実装方法
JPH04329662A (ja) 1991-05-01 1992-11-18 Fujitsu Ltd 半導体装置とその製造方法及び実装方法
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
JP3688755B2 (ja) 1995-06-12 2005-08-31 株式会社日立製作所 電子部品および電子部品モジュール
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US6014316A (en) * 1997-06-13 2000-01-11 Irvine Sensors Corporation IC stack utilizing BGA contacts

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1119049A2 (en) * 2000-01-18 2001-07-25 Sony Corporation Laminate type semiconductor apparatus
EP1119049A3 (en) * 2000-01-18 2003-10-01 Sony Corporation Laminate type semiconductor apparatus
US6838766B2 (en) 2000-03-21 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device
US7907420B2 (en) 2005-03-09 2011-03-15 Panasonic Corporation Bare chip mounted structure and mounting method
JP2007188921A (ja) * 2006-01-11 2007-07-26 Nec Corp 半導体装置、その実装構造およびその実装方法
KR100713930B1 (ko) 2006-03-03 2007-05-07 주식회사 하이닉스반도체 칩 스택 패키지
WO2011065544A1 (ja) * 2009-11-27 2011-06-03 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
JPWO2011065544A1 (ja) * 2009-11-27 2013-04-18 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法
JP5709218B2 (ja) * 2009-11-27 2015-04-30 日本電気株式会社 半導体装置、３次元実装型半導体装置、半導体モジュール、電子機器、及びその製造方法

Also Published As

Publication number Publication date
JP3186700B2 (ja) 2001-07-11
CN1239831A (zh) 1999-12-29
US6172418B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
JP3186700B2 (ja) 半導体装置及びその製造方法
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US6331221B1 (en) Process for providing electrical connection between a semiconductor die and a semiconductor die receiving member
JP2960276B2 (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP2936855B2 (ja) 電力用半導体装置
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
JPH07263625A (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
JPH0846085A (ja) 半導体装置及びその製造方法
JP2004172323A (ja) 半導体パッケージ及び積層型半導体パッケージ
KR100606295B1 (ko) 회로 모듈
JP2001085602A (ja) 多重チップ半導体モジュールとその製造方法
US20060115930A1 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
JP2005033201A (ja) 半導体パッケージ
JPH11312756A (ja) 半導体装置
JP3721893B2 (ja) 半導体装置、ならびに電子機器
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
US6911721B2 (en) Semiconductor device, method for manufacturing semiconductor device and electronic equipment
JP2003347503A (ja) 半導体装置及びその製造方法並びに半導体実装方法
JP3611957B2 (ja) 積層型実装体
JP3450477B2 (ja) 半導体装置及びその製造方法
JP2006339293A (ja) 回路モジュール
JP2721223B2 (ja) 電子部品装置及びその製造方法
JP3850712B2 (ja) 積層型半導体装置
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002033443A (ja) 半導体モジュール

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees