JP3495305B2 - 半導体装置及び半導体モジュール - Google Patents
半導体装置及び半導体モジュールInfo
- Publication number
- JP3495305B2 JP3495305B2 JP2000025611A JP2000025611A JP3495305B2 JP 3495305 B2 JP3495305 B2 JP 3495305B2 JP 2000025611 A JP2000025611 A JP 2000025611A JP 2000025611 A JP2000025611 A JP 2000025611A JP 3495305 B2 JP3495305 B2 JP 3495305B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wiring tape
- wiring
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの外
面に配線テープを貼付したベアチップと同等のパッケー
ジサイズの半導体装置及び前記半導体装置を１ユニット
としてこれを複数用いて２次元的又は３次元的に組み立
てた高密度実装構造の半導体モジュールに関するもので
ある。
面に配線テープを貼付したベアチップと同等のパッケー
ジサイズの半導体装置及び前記半導体装置を１ユニット
としてこれを複数用いて２次元的又は３次元的に組み立
てた高密度実装構造の半導体モジュールに関するもので
ある。
【０００２】
【従来の技術】現在、マルチチップモジュールと称して
半導体装置の実装の高密度化が盛んに開発されていると
ころであり、パッケージの形態や実装方式についても多
くの構造や方法が提案されている。以下に複数の半導体
装置の高密度実装を可能とする従来の実装構造の分類を
試みる。
半導体装置の実装の高密度化が盛んに開発されていると
ころであり、パッケージの形態や実装方式についても多
くの構造や方法が提案されている。以下に複数の半導体
装置の高密度実装を可能とする従来の実装構造の分類を
試みる。
【０００３】複数の半導体装置を高密度に実装する方法
の一つとして、半導体装置をその実装基板に対し垂直な
方向に積み上げる方法がある。この積み上げる方法は、
半導体装置を一方向に列設するので１次元的実装構造に
分類することができる。特開平９−２７５１８３号に
は、半導体チップの上面側と底面側に外部接続部を設け
た半導体装置が提案されており、かかる半導体装置を複
数積み上げた１次元的実装構造を可能としている。
の一つとして、半導体装置をその実装基板に対し垂直な
方向に積み上げる方法がある。この積み上げる方法は、
半導体装置を一方向に列設するので１次元的実装構造に
分類することができる。特開平９−２７５１８３号に
は、半導体チップの上面側と底面側に外部接続部を設け
た半導体装置が提案されており、かかる半導体装置を複
数積み上げた１次元的実装構造を可能としている。
【０００４】また、複数の半導体装置を高密度に実装す
る他の一つの方法として、積み上げた複数の半導体装置
をその実装基板に対し平行な方向に並設する方法があ
る。この平行な方向には縦横の二方向がある。したがっ
て、積み上げて、かつ並設する方法には、積み上げた複
数の半導体装置をその実装基板に対し平行な一方向に並
設する方法と、積み上げた複数の半導体装置をその実装
基板に対し平行かつ互いに直交する二方向に並設する方
法とがある。前者は、半導体装置を二方向に列設するの
で２次元的実装構造に分類でき、後者は半導体装置を三
方向に列設するので３次元的実装構造に分類できる。
る他の一つの方法として、積み上げた複数の半導体装置
をその実装基板に対し平行な方向に並設する方法があ
る。この平行な方向には縦横の二方向がある。したがっ
て、積み上げて、かつ並設する方法には、積み上げた複
数の半導体装置をその実装基板に対し平行な一方向に並
設する方法と、積み上げた複数の半導体装置をその実装
基板に対し平行かつ互いに直交する二方向に並設する方
法とがある。前者は、半導体装置を二方向に列設するの
で２次元的実装構造に分類でき、後者は半導体装置を三
方向に列設するので３次元的実装構造に分類できる。
【０００５】前者の２次元的実装構造は、ＵＳＰ５７９
０３８０号に開示されている。ＵＳＰ５７９０３８０号
には、一枚のフレキシブル配線基板を折り曲げて半導体
チップの上面、底面及び一側面に取付け、外部接続部を
前記一側面に配列させた半導体装置が開示されている。
また、この半導体装置を複数積み重ねたものに第二のフ
レキシブル配線基板を取付けた半導体モジュールが開示
されている。さらに、前記半導体モジュールを並設した
ものに第三のフレキシブル配線基板を取付けた半導体モ
ジュールが開示されている。
０３８０号に開示されている。ＵＳＰ５７９０３８０号
には、一枚のフレキシブル配線基板を折り曲げて半導体
チップの上面、底面及び一側面に取付け、外部接続部を
前記一側面に配列させた半導体装置が開示されている。
また、この半導体装置を複数積み重ねたものに第二のフ
レキシブル配線基板を取付けた半導体モジュールが開示
されている。さらに、前記半導体モジュールを並設した
ものに第三のフレキシブル配線基板を取付けた半導体モ
ジュールが開示されている。
【０００６】３次元的実装構造の例は、特開平１０−３
３５５７０号に開示されている。特開平１０−３３５５
７０号には、多面体の絶縁性パッケージの内部に空洞を
設け、この空洞に半導体チップを内装し、前記絶縁性パ
ッケージの各外面に外部接続部（ピン）を設け、導電体
リードとボンディングワイヤを介して前記半導体チップ
と前記外部接続部との電気的接続が施された半導体装置
と、この半導体装置を３次元的に配列した３次元的実装
構造の半導体モジュールが開示されている。
３５５７０号に開示されている。特開平１０−３３５５
７０号には、多面体の絶縁性パッケージの内部に空洞を
設け、この空洞に半導体チップを内装し、前記絶縁性パ
ッケージの各外面に外部接続部（ピン）を設け、導電体
リードとボンディングワイヤを介して前記半導体チップ
と前記外部接続部との電気的接続が施された半導体装置
と、この半導体装置を３次元的に配列した３次元的実装
構造の半導体モジュールが開示されている。
【０００７】
【発明が解決しようとする課題】しかし、以上の従来技
術にあっては次のような問題があった。特開平９−２７
５１８３号に記載の技術では、半導体チップの上面側と
底面側にしか外部接続部を設けていないので、半導体装
置を積み上げた１次元的実装構造しか実現できず、さら
なる実装密度の向上が期待できない。たとえ半導体装置
を１次元的に積み上げた半導体モジュールを複数構成
し、これらを実装基板上に並設したとしても、並設され
た半導体装置は直接接続されないので、一の半導体モジ
ュールを構成する半導体装置（例えば最上段の半導体装
置）と、これに並設された他の半導体モジュールを構成
する半導体装置（例えば最上段の半導体装置）とは、そ
れらより下段の半導体装置及び実装基板を介さなければ
電気的に接続されない。そのため、実装の高密度化に伴
って電気的特性を悪化させたり、配線の増加、配線の密
集化（配線幅、配線間隔の縮小化）が進み、配線の設計
製造に負荷を与え、過度にコストを掛ける結果となり好
ましくない。
術にあっては次のような問題があった。特開平９−２７
５１８３号に記載の技術では、半導体チップの上面側と
底面側にしか外部接続部を設けていないので、半導体装
置を積み上げた１次元的実装構造しか実現できず、さら
なる実装密度の向上が期待できない。たとえ半導体装置
を１次元的に積み上げた半導体モジュールを複数構成
し、これらを実装基板上に並設したとしても、並設され
た半導体装置は直接接続されないので、一の半導体モジ
ュールを構成する半導体装置（例えば最上段の半導体装
置）と、これに並設された他の半導体モジュールを構成
する半導体装置（例えば最上段の半導体装置）とは、そ
れらより下段の半導体装置及び実装基板を介さなければ
電気的に接続されない。そのため、実装の高密度化に伴
って電気的特性を悪化させたり、配線の増加、配線の密
集化（配線幅、配線間隔の縮小化）が進み、配線の設計
製造に負荷を与え、過度にコストを掛ける結果となり好
ましくない。
【０００８】ＵＳＰ５７９０３８０号に記載の技術は２
次元的実装構造を実現するが、半導体チップの一側面に
しか外部接続部を設けておらず、半導体チップに取り付
けられた第一のフレキシブル配線基板の他に第二、第三
のフレキシブル配線基板が必要になり、その分実装密度
が低下する。また、半導体装置同士は第二、第三のフレ
キシブル配線基板、さらには実装基板を介さなければ電
気的に接続されず、実装の高密度化に伴って電気的特性
を悪化させたり、配線の増加、配線の密集化が進み、配
線の設計製造に負荷を与え、過度にコストを掛ける結果
となり好ましくない。
次元的実装構造を実現するが、半導体チップの一側面に
しか外部接続部を設けておらず、半導体チップに取り付
けられた第一のフレキシブル配線基板の他に第二、第三
のフレキシブル配線基板が必要になり、その分実装密度
が低下する。また、半導体装置同士は第二、第三のフレ
キシブル配線基板、さらには実装基板を介さなければ電
気的に接続されず、実装の高密度化に伴って電気的特性
を悪化させたり、配線の増加、配線の密集化が進み、配
線の設計製造に負荷を与え、過度にコストを掛ける結果
となり好ましくない。
【０００９】特開平１０−３３５５７０号は３次元的実
装構造を実現するが、肉厚で定型的な多面体の絶縁性パ
ッケージを使用し、かかるパッケージの空洞内で半導体
チップをワイヤボンディングするので、チップサイズに
対してパッケージサイズが極度に大きくなり、実装密度
の向上に致命的な支障を与えている。また、３次元的実
装構造において、一以上の半導体装置を介在させて連結
した２つの半導体装置が互いに電気的導通をとるために
は、中間に介在する前記一以上の半導体装置に内装され
た半導体チップを介さなければならず、信号の経路が長
くなるとともに半導体チップの回路設計に負担を与え好
ましくない。
装構造を実現するが、肉厚で定型的な多面体の絶縁性パ
ッケージを使用し、かかるパッケージの空洞内で半導体
チップをワイヤボンディングするので、チップサイズに
対してパッケージサイズが極度に大きくなり、実装密度
の向上に致命的な支障を与えている。また、３次元的実
装構造において、一以上の半導体装置を介在させて連結
した２つの半導体装置が互いに電気的導通をとるために
は、中間に介在する前記一以上の半導体装置に内装され
た半導体チップを介さなければならず、信号の経路が長
くなるとともに半導体チップの回路設計に負担を与え好
ましくない。
【０００１０】本発明は以上の従来技術における問題に
鑑みてなされたものであって、配線の増加、密集化を進
めることなく電気的特性の良好な２次元的又は３次元的
実装構造で高実装密度の半導体モジュール及びそのユニ
ットとなるベアチップと同等のパッケージサイズの半導
体装置を安価に提供することを課題とする。
鑑みてなされたものであって、配線の増加、密集化を進
めることなく電気的特性の良好な２次元的又は３次元的
実装構造で高実装密度の半導体モジュール及びそのユニ
ットとなるベアチップと同等のパッケージサイズの半導
体装置を安価に提供することを課題とする。
【００１１】
【課題を解決するための手段】前記課題を解決する本出
願第１の発明は、１つの半導体チップと、所定のパター
ンに形成された配線層を有する一枚の配線テープとを備
え、前記配線テープに、外部接続部と、前記半導体チッ
プの電極と接続する内部接続部とが設けられ、前記一枚
の配線テープが前記半導体チップの縁において折り曲げ
られて、前記半導体チップの面積最大の面或いはその裏
面が貼付面として含まれるように、該半導体チップの３
以上の外面に接着剤で貼付され、前記外部接続部は、前
記配線テープに形成された前記配線層と前記内部接続部
を介して前記半導体チップの電極と電気的に任意に接続
されるとともに、前記３以上の外面のうちの３以上に配
設されてなることを特徴とする半導体装置である。
願第１の発明は、１つの半導体チップと、所定のパター
ンに形成された配線層を有する一枚の配線テープとを備
え、前記配線テープに、外部接続部と、前記半導体チッ
プの電極と接続する内部接続部とが設けられ、前記一枚
の配線テープが前記半導体チップの縁において折り曲げ
られて、前記半導体チップの面積最大の面或いはその裏
面が貼付面として含まれるように、該半導体チップの３
以上の外面に接着剤で貼付され、前記外部接続部は、前
記配線テープに形成された前記配線層と前記内部接続部
を介して前記半導体チップの電極と電気的に任意に接続
されるとともに、前記３以上の外面のうちの３以上に配
設されてなることを特徴とする半導体装置である。
【００１２】 前記課題を解決する本出願第２の発明
は、２個の半導体チップと、所定のパターンに形成され
た配線層を有する一枚の配線テープとを備え、前記配線
テープに、外部接続部と、前記半導体チップの電極と接
続する内部接続部とが設けられ、前記半導体チップは、
互いに面積最大の面或いはその裏面が対向面となるよう
に積層され、前記積層された半導体チップのそれぞれ
は、前記一枚の配線テープの内部接続部と電気的に接続
されるように、前記対向面の裏面及び当該裏面と一辺を
共有する他の面に前記一枚の配線テープが接着剤で貼付
され、前記一枚の配線テープの前記裏面と一辺を共有す
る他の面に貼付された部分には、外部接続部が設けら
れ、当該外部接続部は、前記配線テープに形成された前
記配線層と前記内部接続部を介して前記半導体チップの
電極と電気的に任意に接続されることを特徴とする半導
体装置である。
は、２個の半導体チップと、所定のパターンに形成され
た配線層を有する一枚の配線テープとを備え、前記配線
テープに、外部接続部と、前記半導体チップの電極と接
続する内部接続部とが設けられ、前記半導体チップは、
互いに面積最大の面或いはその裏面が対向面となるよう
に積層され、前記積層された半導体チップのそれぞれ
は、前記一枚の配線テープの内部接続部と電気的に接続
されるように、前記対向面の裏面及び当該裏面と一辺を
共有する他の面に前記一枚の配線テープが接着剤で貼付
され、前記一枚の配線テープの前記裏面と一辺を共有す
る他の面に貼付された部分には、外部接続部が設けら
れ、当該外部接続部は、前記配線テープに形成された前
記配線層と前記内部接続部を介して前記半導体チップの
電極と電気的に任意に接続されることを特徴とする半導
体装置である。
【００１３】 ３個以上の半導体チップと、所定のパタ
ーンに形成された配線層と、外部接続部と、前記半導体
チップが備える電極に接続するための内部接続部とが設
けられてなる一枚の配線テープとを備え、前記半導体チ
ップは、二の半導体チップが互いに面積最大の面或いは
その裏面を対向してなる対向部を形成するように積層さ
れて積層体をなし、前記対向部のうち少なくとも一の対
向部は前記一枚の配線テープの一部を介在させ、当該一
枚の配線テープの一部が介在する対向部を構成する対向
面のうち少なくとも一面及び前記積層体の積層方向の両
端面は、前記一枚の配線テープの内部接続部と電気的に
接続するように前記一枚の配線テープに接着剤で貼付け
され、前記一枚の配線テープの前記積層体の両端面或い
は前記対向面部を形成する対向面に貼付された部分に連
続する部分は、前記積層体を構成する各半導体チップの
面積最大の面或いはその裏面と一辺を共有する他の面に
接着剤で貼付され、当該一枚の配線テープの他の面に貼
付けされた部分の少なくとも一部には外部接続部が配設
され、当該外部接続部は、前記配線テープに形成された
前記配線層と前記内部接続部を介して前記半導体チップ
の電極と電気的に任意に接続されることを特徴とする半
導体装置である。
ーンに形成された配線層と、外部接続部と、前記半導体
チップが備える電極に接続するための内部接続部とが設
けられてなる一枚の配線テープとを備え、前記半導体チ
ップは、二の半導体チップが互いに面積最大の面或いは
その裏面を対向してなる対向部を形成するように積層さ
れて積層体をなし、前記対向部のうち少なくとも一の対
向部は前記一枚の配線テープの一部を介在させ、当該一
枚の配線テープの一部が介在する対向部を構成する対向
面のうち少なくとも一面及び前記積層体の積層方向の両
端面は、前記一枚の配線テープの内部接続部と電気的に
接続するように前記一枚の配線テープに接着剤で貼付け
され、前記一枚の配線テープの前記積層体の両端面或い
は前記対向面部を形成する対向面に貼付された部分に連
続する部分は、前記積層体を構成する各半導体チップの
面積最大の面或いはその裏面と一辺を共有する他の面に
接着剤で貼付され、当該一枚の配線テープの他の面に貼
付けされた部分の少なくとも一部には外部接続部が配設
され、当該外部接続部は、前記配線テープに形成された
前記配線層と前記内部接続部を介して前記半導体チップ
の電極と電気的に任意に接続されることを特徴とする半
導体装置である。
【００１４】また本出願第４の発明は、本出願第１の発
明、本出願第２の発明又は本出願第３の発明の半導体装
置において、前記配線テープが前記半導体チップに貼付
されてなる外面のうち、相対する一組の外面であって、
前記半導体チップの面積が最大の面或いはその裏面に貼
付されてなる外面を含む二面に前記外部接続部が配設さ
れてなることを特徴とする。
明、本出願第２の発明又は本出願第３の発明の半導体装
置において、前記配線テープが前記半導体チップに貼付
されてなる外面のうち、相対する一組の外面であって、
前記半導体チップの面積が最大の面或いはその裏面に貼
付されてなる外面を含む二面に前記外部接続部が配設さ
れてなることを特徴とする。
【００１５】この本出願第４の発明の半導体装置を複数
用いて、これらの半導体装置を前記垂直な方向に 前記
外部接続部を介して連接した高密度実装型半導体モジュ
ールを構成することができる。
用いて、これらの半導体装置を前記垂直な方向に 前記
外部接続部を介して連接した高密度実装型半導体モジュ
ールを構成することができる。
【００１６】また本出願第５の発明は、本出願第１の発
明、本出願第２の発明又は本出願第３の発明の半導体装
置において、前記外部接続部が前記配線テープが貼付さ
れた外面のうちの相対する二組の外面に配設されてなる
ことを特徴とする。
明、本出願第２の発明又は本出願第３の発明の半導体装
置において、前記外部接続部が前記配線テープが貼付さ
れた外面のうちの相対する二組の外面に配設されてなる
ことを特徴とする。
【００１７】また本出願第６の発明は、本出願第１の発
明、本出願第２の発明又は本出願第３の発明の半導体装
置において、前記外部接続部が前記配線テープが貼付さ
れた外面のうちの相対する三組の外面に配設されてなる
ことを特徴とする。
明、本出願第２の発明又は本出願第３の発明の半導体装
置において、前記外部接続部が前記配線テープが貼付さ
れた外面のうちの相対する三組の外面に配設されてなる
ことを特徴とする。
【００１８】また本出願第７の発明は、本出願第１の発
明から本出願第６の発明のうちいずれか一の発明の半導
体装置において、前記半導体チップを２つの半導体チッ
プの互いの裏面が接合されてなる半導体双チップとする
ことを特徴とする。
明から本出願第６の発明のうちいずれか一の発明の半導
体装置において、前記半導体チップを２つの半導体チッ
プの互いの裏面が接合されてなる半導体双チップとする
ことを特徴とする。
【００１９】また本出願第８の発明は、本出願第１の発
明から本出願第７の発明のうちいずれか一の発明の半導
体装置を複数用いて、これらの半導体装置が、前記外部
接続部により隣接する半導体装置相互間の電気的接続を
とり、上方及び側方に連接されてなることを特徴とする
半導体モジュールである。
明から本出願第７の発明のうちいずれか一の発明の半導
体装置を複数用いて、これらの半導体装置が、前記外部
接続部により隣接する半導体装置相互間の電気的接続を
とり、上方及び側方に連接されてなることを特徴とする
半導体モジュールである。
【００２０】本出願第８の発明の半導体モジュールにお
いて、側方を一方向とする場合には２次元的実装構造が
できる。二方向とする場合には３次元的実装構造ができ
る。
いて、側方を一方向とする場合には２次元的実装構造が
できる。二方向とする場合には３次元的実装構造ができ
る。
【００２１】また本出願第９の発明は、本出願第１の発
明から本出願第７の発明のうちいずれか一の発明の半導
体装置を複数用いて２次元的実装構造を成したことを特
徴とする半導体モジュールである。
明から本出願第７の発明のうちいずれか一の発明の半導
体装置を複数用いて２次元的実装構造を成したことを特
徴とする半導体モジュールである。
【００２２】また本出願第１０の発明は、本出願第１の
発明から本出願第７の発明のうちいずれか一の発明の半
導体装置を複数用いて３次元的実装構造を成したことを
特徴とする半導体モジュールである。
発明から本出願第７の発明のうちいずれか一の発明の半
導体装置を複数用いて３次元的実装構造を成したことを
特徴とする半導体モジュールである。
【００２３】また本出願第１１の発明は、本出願第８の
発明、本出願第９の発明又は本出願第１０の発明の半導
体モジュールにおいて、２つの半導体装置間が、それら
の中間に介在する半導体装置を構成する配線テープを介
して電気的に導通可能にされてなることを特徴とする。
発明、本出願第９の発明又は本出願第１０の発明の半導
体モジュールにおいて、２つの半導体装置間が、それら
の中間に介在する半導体装置を構成する配線テープを介
して電気的に導通可能にされてなることを特徴とする。
【００２４】また本出願第１２の発明は、本出願第８の
発明、本出願第９の発明又は本出願第１０の発明の半導
体モジュールにおいて、２つの半導体チップ間が、それ
らの中間に介在する半導体チップに貼付された配線テー
プを介して電気的に導通可能にされてなることを特徴と
する。
発明、本出願第９の発明又は本出願第１０の発明の半導
体モジュールにおいて、２つの半導体チップ間が、それ
らの中間に介在する半導体チップに貼付された配線テー
プを介して電気的に導通可能にされてなることを特徴と
する。
【００２５】
【発明の実施の形態】以下に本発明の一実施の形態の半
導体装置及び半導体モジュールにつき図面を参照して説
明する。
導体装置及び半導体モジュールにつき図面を参照して説
明する。
【００２６】実施の形態１
まず、本発明の実施の形態１の半導体装置及び半導体モ
ジュールにつき、図１を参照して説明する。図１は本発
明の実施の形態１の半導体装置７１の組立途中の平面図
（ａ）、正面図（ｂ）、組立後の正面図（ｃ）及び半導
体モジュールの正面図（ｄ）である。
ジュールにつき、図１を参照して説明する。図１は本発
明の実施の形態１の半導体装置７１の組立途中の平面図
（ａ）、正面図（ｂ）、組立後の正面図（ｃ）及び半導
体モジュールの正面図（ｄ）である。
【００２７】図１（ａ）（ｂ）（ｃ）に示すように実施
の形態１の半導体装置７１は、半導体チップ１と、一枚
のフィルムキャリア状配線テープ２とを備える。半導体
チップ１は半導体ウエハを矩形に切断した一般的な形状
の半導体チップである。すなわち、上面、底面及び４つ
の側面を有する６面体であり、各外面（上面、底面及び
４つの側面）は長方形を形成する。連続する２つの外面
はほぼ直角をつくっている。また、相対する外面は互い
にほぼ平行の位置関係にある。すなわち、図１上、上面
と底面はほぼ平行であり、前記４つの側面としての図１
上、正面と背面、右側面と左側面もそれぞれ平行であ
る。
の形態１の半導体装置７１は、半導体チップ１と、一枚
のフィルムキャリア状配線テープ２とを備える。半導体
チップ１は半導体ウエハを矩形に切断した一般的な形状
の半導体チップである。すなわち、上面、底面及び４つ
の側面を有する６面体であり、各外面（上面、底面及び
４つの側面）は長方形を形成する。連続する２つの外面
はほぼ直角をつくっている。また、相対する外面は互い
にほぼ平行の位置関係にある。すなわち、図１上、上面
と底面はほぼ平行であり、前記４つの側面としての図１
上、正面と背面、右側面と左側面もそれぞれ平行であ
る。
【００２８】フィルムキャリア状配線テープ２は所定の
パターンに形成された配線層（図示せず）を内部層に有
する。配線層の所定箇所が表面に露出して外部接続部３
６が形成されている。本実施形態では、ＢＧＡ（ball g
rid array）を採用し、外部接続部３６は、半田ボール
を搭載、接合するためのランド部とした。図１（ａ）に
実線で示されるフィルムキャリア状配線テープ２は、極
薄シート状で可撓性がある折り曲げ自在の配線テープで
あり、半導体チップ１の上面、底面及び一側面を展開し
てできる長方形に相当する外形に設計されている。
パターンに形成された配線層（図示せず）を内部層に有
する。配線層の所定箇所が表面に露出して外部接続部３
６が形成されている。本実施形態では、ＢＧＡ（ball g
rid array）を採用し、外部接続部３６は、半田ボール
を搭載、接合するためのランド部とした。図１（ａ）に
実線で示されるフィルムキャリア状配線テープ２は、極
薄シート状で可撓性がある折り曲げ自在の配線テープで
あり、半導体チップ１の上面、底面及び一側面を展開し
てできる長方形に相当する外形に設計されている。
【００２９】実施の形態１の半導体装置７１を組み立て
るに際しては、例えば次のようにする。まず、図１
（ａ）に示すようにフィルムキャリア状配線テープ２の
外部接続部３６に半田ボール３を付設する。このとき、
半田ボール３は、フィルムキャリア状配線テープ２の半
導体チップの上面及び一側面に貼付される部分に付設
し、フィルムキャリア状配線テープ２の半導体チップの
底面に貼付される部分には付設しない。また別途、半田
ボール３を、フィルムキャリア状配線テープ２の半導体
チップ１の上面に貼付される部分のみに付設したものも
作製する。次に、図１（ｂ）に示すようにフィルムキャ
リア状配線テープ２を半導体チップ１の上面に貼付す
る。さらに、フィルムキャリア状配線テープ２を半導体
チップ１の縁において折り曲げ、半導体チップ１の外面
に隙間なく沿うように、半導体チップ１の一側面及び底
面に貼付して図１（ｃ）に示す状態を得る。本実施形態
では、予めフィルムキャリア状配線テープ２の裏面に接
着剤を塗布することにより、フィルムキャリア状配線テ
ープ２を半導体チップ１に接着した。以上により、実施
の形態１の半導体装置７１の組み立てが完了する。
るに際しては、例えば次のようにする。まず、図１
（ａ）に示すようにフィルムキャリア状配線テープ２の
外部接続部３６に半田ボール３を付設する。このとき、
半田ボール３は、フィルムキャリア状配線テープ２の半
導体チップの上面及び一側面に貼付される部分に付設
し、フィルムキャリア状配線テープ２の半導体チップの
底面に貼付される部分には付設しない。また別途、半田
ボール３を、フィルムキャリア状配線テープ２の半導体
チップ１の上面に貼付される部分のみに付設したものも
作製する。次に、図１（ｂ）に示すようにフィルムキャ
リア状配線テープ２を半導体チップ１の上面に貼付す
る。さらに、フィルムキャリア状配線テープ２を半導体
チップ１の縁において折り曲げ、半導体チップ１の外面
に隙間なく沿うように、半導体チップ１の一側面及び底
面に貼付して図１（ｃ）に示す状態を得る。本実施形態
では、予めフィルムキャリア状配線テープ２の裏面に接
着剤を塗布することにより、フィルムキャリア状配線テ
ープ２を半導体チップ１に接着した。以上により、実施
の形態１の半導体装置７１の組み立てが完了する。
【００３０】したがって図１（ｃ）に示すように実施の
形態１の半導体装置７１は、半導体チップ１と、所定の
パターンに形成された配線層を有する一枚のフィルムキ
ャリア状配線テープ２とを備える。フィルムキャリア状
配線テープ２には、外部接続部３６と、半導体チップ１
の電極（電極５．図５参照）と接続する内部接続部（充
填金属３４．図５参照）とが設けられている。内部接続
部は半導体チップ１と接合する面に設けられている。ま
た、フィルムキャリア状配線テープ２が半導体チップ１
の縁において折り曲げられて半導体チップ１の３つの外
面（上面、底面及び一側面）に貼付されている。外部接
続部３６は前記３つの外面のすべてに配設されている。
その結果として、外部接続部３６がフィルムキャリア状
配線テープ２が貼付された外面（上面、底面及び一側
面）のうち互いにほぼ平行な相対する一組の外面（上面
と底面）に配設されている。
形態１の半導体装置７１は、半導体チップ１と、所定の
パターンに形成された配線層を有する一枚のフィルムキ
ャリア状配線テープ２とを備える。フィルムキャリア状
配線テープ２には、外部接続部３６と、半導体チップ１
の電極（電極５．図５参照）と接続する内部接続部（充
填金属３４．図５参照）とが設けられている。内部接続
部は半導体チップ１と接合する面に設けられている。ま
た、フィルムキャリア状配線テープ２が半導体チップ１
の縁において折り曲げられて半導体チップ１の３つの外
面（上面、底面及び一側面）に貼付されている。外部接
続部３６は前記３つの外面のすべてに配設されている。
その結果として、外部接続部３６がフィルムキャリア状
配線テープ２が貼付された外面（上面、底面及び一側
面）のうち互いにほぼ平行な相対する一組の外面（上面
と底面）に配設されている。
【００３１】次に、実施の形態１の半導体モジュールに
つき説明する。図１（ｄ）に示すように実施の形態１の
半導体モジュールは、上述の半導体装置７１を複数用い
て２次元的に組み立てたものである。すなわち、実装基
板４上に半導体装置７１を積み上げるとともに、左右に
並設する。このとき上下、左右に位置する半導体装置７
１相互を半田ボール３によって物理的・電気的に接続す
るとともに、最下段の半導体装置７１と実装基板４とを
半田ボール３によって物理的・電気的に接続する。その
結果、複数の半導体装置７１が、外部接続部３６により
隣接する半導体装置相互間の電気的接続をとり、半田ボ
ール３を介して、上方（実装基板４に垂直な方向）及び
側方（実装基板４と平行な方向）に連接される。
つき説明する。図１（ｄ）に示すように実施の形態１の
半導体モジュールは、上述の半導体装置７１を複数用い
て２次元的に組み立てたものである。すなわち、実装基
板４上に半導体装置７１を積み上げるとともに、左右に
並設する。このとき上下、左右に位置する半導体装置７
１相互を半田ボール３によって物理的・電気的に接続す
るとともに、最下段の半導体装置７１と実装基板４とを
半田ボール３によって物理的・電気的に接続する。その
結果、複数の半導体装置７１が、外部接続部３６により
隣接する半導体装置相互間の電気的接続をとり、半田ボ
ール３を介して、上方（実装基板４に垂直な方向）及び
側方（実装基板４と平行な方向）に連接される。
【００３２】半導体装置７１によれば、外部接続部３６
はフィルムキャリア状配線テープ２が貼付された外面
（上面、底面及び一側面）のうち互いにほぼ平行な上面
及び底面に配設されているので、半導体装置７１を多段
に積み上げることができた。図１（ｄ）には、３段積み
上げた半導体モジュールが図示されるが、さらに多段に
積み上げることができる。また、半導体装置７１によれ
ば、外部接続部３６はフィルムキャリア状配線テープ２
が貼付された一側面にも配設されているので、半導体装
置７１を左右方向に２つ並設することができた。図１
（ａ）に示すようにフィルムキャリア状配線テープ２に
連続して配線テープ部６０を延設し、半導体チップ１の
前記一側面に相対する他の側面に配線テープ部６０を貼
付して外部接続部を配設すれば、さらに多数の半導体装
置７１を半田ボール３によって物理的・電気的に接続し
つつ左右方向に並設することができる。
はフィルムキャリア状配線テープ２が貼付された外面
（上面、底面及び一側面）のうち互いにほぼ平行な上面
及び底面に配設されているので、半導体装置７１を多段
に積み上げることができた。図１（ｄ）には、３段積み
上げた半導体モジュールが図示されるが、さらに多段に
積み上げることができる。また、半導体装置７１によれ
ば、外部接続部３６はフィルムキャリア状配線テープ２
が貼付された一側面にも配設されているので、半導体装
置７１を左右方向に２つ並設することができた。図１
（ａ）に示すようにフィルムキャリア状配線テープ２に
連続して配線テープ部６０を延設し、半導体チップ１の
前記一側面に相対する他の側面に配線テープ部６０を貼
付して外部接続部を配設すれば、さらに多数の半導体装
置７１を半田ボール３によって物理的・電気的に接続し
つつ左右方向に並設することができる。
【００３３】さらに図１（ａ）に破線で示すような配線
テープ部６１ａ及び配線テープ部６１ｂをフィルムキャ
リア状配線テープ２に連続して延設し、半導体チップ１
の相対する一組の側面（図１上正面及び背面）に配線テ
ープを貼付してこれらの面に外部接続部を配設すれば、
図１上紙面に垂直な方向に多数の半導体装置７１を半田
ボール３によって物理的・電気的に接続しつつ並設する
ことができる。これにより、図８に示すような３次元的
実装構造の半導体モジュールが実現する。必要に応じ実
装基板４に対して垂直な方向、水平な方向へと半導体装
置７１を３次元的に増設することが可能である。
テープ部６１ａ及び配線テープ部６１ｂをフィルムキャ
リア状配線テープ２に連続して延設し、半導体チップ１
の相対する一組の側面（図１上正面及び背面）に配線テ
ープを貼付してこれらの面に外部接続部を配設すれば、
図１上紙面に垂直な方向に多数の半導体装置７１を半田
ボール３によって物理的・電気的に接続しつつ並設する
ことができる。これにより、図８に示すような３次元的
実装構造の半導体モジュールが実現する。必要に応じ実
装基板４に対して垂直な方向、水平な方向へと半導体装
置７１を３次元的に増設することが可能である。
【００３４】以上のように、実施の形態１の半導体モジ
ュールによれば、隣接する半導体装置７１間が外部接続
部３６及び半田ボール３によって物理的・電気的に接続
されている。したがって、半導体モジュールを構成する
一の半導体装置と他の半導体装置とを、実装基板４を介
さず、かつ、最短の経路で電気的に接続することができ
る。また図１（ｄ）に示すように、実施の形態１の半導
体モジュールは、半田ボール３とフィルムキャリア状配
線テープ２によって、例えば配線経路５１のような、配
線経路を構成している。すなわち、２つの半導体装置７
１ａ、７１ｂ間が、それらの中間に介在する半導体装置
７１ｃを構成するフィルムキャリア状配線テープ２ｃを
介して電気的に導通可能にされている。したがって、２
つの半導体装置７１ａ、７１ｂ間を、それらの中間に介
在する半導体装置７１ｃを構成する半導体チップ１ｃを
介さずに電気的に導通することができる。換言すれば、
２つの半導体チップ１ａ、１ｂ間が、それらの中間に介
在する半導体チップ１ｃに貼付された配線テープ２ｃを
介して電気的に導通可能にされて１る。したがって、２
つの半導体チップ１ａ、１ｂ間を、それらの中間に介在
する半導体チップ１ｃを介さずに電気的に導通すること
ができる。
ュールによれば、隣接する半導体装置７１間が外部接続
部３６及び半田ボール３によって物理的・電気的に接続
されている。したがって、半導体モジュールを構成する
一の半導体装置と他の半導体装置とを、実装基板４を介
さず、かつ、最短の経路で電気的に接続することができ
る。また図１（ｄ）に示すように、実施の形態１の半導
体モジュールは、半田ボール３とフィルムキャリア状配
線テープ２によって、例えば配線経路５１のような、配
線経路を構成している。すなわち、２つの半導体装置７
１ａ、７１ｂ間が、それらの中間に介在する半導体装置
７１ｃを構成するフィルムキャリア状配線テープ２ｃを
介して電気的に導通可能にされている。したがって、２
つの半導体装置７１ａ、７１ｂ間を、それらの中間に介
在する半導体装置７１ｃを構成する半導体チップ１ｃを
介さずに電気的に導通することができる。換言すれば、
２つの半導体チップ１ａ、１ｂ間が、それらの中間に介
在する半導体チップ１ｃに貼付された配線テープ２ｃを
介して電気的に導通可能にされて１る。したがって、２
つの半導体チップ１ａ、１ｂ間を、それらの中間に介在
する半導体チップ１ｃを介さずに電気的に導通すること
ができる。
【００３５】実施の形態２
次に本発明の実施の形態２の半導体装置及び半導体モジ
ュールにつき図２を参照して説明する。図２は本発明の
実施の形態２の半導体装置７２の組立途中の平面図
（ａ）、正面図（ｂ）、組立後の正面図（ｃ）及び半導
体モジュールの正面図（ｄ）である。
ュールにつき図２を参照して説明する。図２は本発明の
実施の形態２の半導体装置７２の組立途中の平面図
（ａ）、正面図（ｂ）、組立後の正面図（ｃ）及び半導
体モジュールの正面図（ｄ）である。
【００３６】実施の形態２の半導体装置７２及び半導体
モジュールは、実施の形態１の半導体装置７１及び半導
体モジュールとほぼ同様の構成である。しかし、図１
（ｃ）、（ｄ）と図２（ｃ）、（ｄ）との対比によって
明示されるように、実施の形態２の半導体装置７２及び
半導体モジュールは、実施の形態１における半導体チッ
プ１に相当する部分を２つの半導体チップ１０、１１の
互いの裏面が接合されてなる半導体双チップとした点で
異なる。そのため、フィルムキャリア状配線テープ２０
は、かかる半導体双チップの上面、底面及び一側面を展
開してできる長方形に相当する外形に設計されている。
かかる一側面が２つの半導体チップ１０、１１の側面を
連続させて構成される平面である点で、本実施形態にお
けるフィルムキャリア状配線テープ２０は実施の形態１
におけるフィルムキャリア状配線テープ２と異なる。
モジュールは、実施の形態１の半導体装置７１及び半導
体モジュールとほぼ同様の構成である。しかし、図１
（ｃ）、（ｄ）と図２（ｃ）、（ｄ）との対比によって
明示されるように、実施の形態２の半導体装置７２及び
半導体モジュールは、実施の形態１における半導体チッ
プ１に相当する部分を２つの半導体チップ１０、１１の
互いの裏面が接合されてなる半導体双チップとした点で
異なる。そのため、フィルムキャリア状配線テープ２０
は、かかる半導体双チップの上面、底面及び一側面を展
開してできる長方形に相当する外形に設計されている。
かかる一側面が２つの半導体チップ１０、１１の側面を
連続させて構成される平面である点で、本実施形態にお
けるフィルムキャリア状配線テープ２０は実施の形態１
におけるフィルムキャリア状配線テープ２と異なる。
【００３７】また、実施の形態２の半導体装置７２及び
半導体モジュールは、実施の形態１の半導体装置７１及
び半導体モジュールとほぼ同様の組立方法による。しか
し、実施の形態２の半導体装置７２を組み立てるに際し
ては、例えば次のようにする。まず図２（ｂ）に示すよ
うにフィルムキャリア状配線テープ２０を２つの半導体
チップ１０、１１のそれぞれの表面に貼付する。次に、
フィルムキャリア状配線テープ２０を半導体チップ１
０、１１の縁において折り曲げることにより、図２
（ｃ）に示すようにフィルムキャリア状配線テープ２０
を半導体チップ１０、１１の側面に貼付し、２つの半導
体チップ１０、１１の互いの裏面を接合する。
半導体モジュールは、実施の形態１の半導体装置７１及
び半導体モジュールとほぼ同様の組立方法による。しか
し、実施の形態２の半導体装置７２を組み立てるに際し
ては、例えば次のようにする。まず図２（ｂ）に示すよ
うにフィルムキャリア状配線テープ２０を２つの半導体
チップ１０、１１のそれぞれの表面に貼付する。次に、
フィルムキャリア状配線テープ２０を半導体チップ１
０、１１の縁において折り曲げることにより、図２
（ｃ）に示すようにフィルムキャリア状配線テープ２０
を半導体チップ１０、１１の側面に貼付し、２つの半導
体チップ１０、１１の互いの裏面を接合する。
【００３８】また本実施形態においても、実施の形態１
の半導体モジュールと同様に、半導体装置７２を複数用
いて図２（ｄ）に示す２次元的実装構造の半導体モジュ
ールを組み立てることができる。また、図２（ａ）に破
線で示すようにフィルムキャリア状配線テープ２０に連
続して配線テープ部６２、６３ａ、６３ｂを延設するこ
とにより、他の２次元的実装構造や図８に示す構成に類
似した３次元的実装構造の半導体モジュールを組み立て
ることができる。
の半導体モジュールと同様に、半導体装置７２を複数用
いて図２（ｄ）に示す２次元的実装構造の半導体モジュ
ールを組み立てることができる。また、図２（ａ）に破
線で示すようにフィルムキャリア状配線テープ２０に連
続して配線テープ部６２、６３ａ、６３ｂを延設するこ
とにより、他の２次元的実装構造や図８に示す構成に類
似した３次元的実装構造の半導体モジュールを組み立て
ることができる。
【００３９】また図２（ｄ）に示すように、実施の形態
２の半導体モジュールは、半田ボール３とフィルムキャ
リア状配線テープ２０によって、例えば配線経路５２の
ような、配線経路を構成している。すなわち、２つの半
導体装置７２ａ、７２ｂ間が、それらの中間に介在する
半導体装置７２ｄを構成するフィルムキャリア状配線テ
ープ２０ｄを介して電気的に導通可能にされている。し
たがって、２つの半導体装置７２ａ、７２ｂ間を、それ
らの中間に介在する半導体装置７２ｄを構成する半導体
チップ１０ｄ、１１ｄｃを介さずに電気的に導通するこ
とができる。また実施の形態２の半導体モジュールは、
半田ボール３とフィルムキャリア状配線テープ２０によ
って、例えば配線経路５３のような、配線経路を構成し
ている。すなわち、２つの半導体チップ１０ａ、１０ｃ
間が、それらの中間に介在する半導体チップ１１ｃに貼
付された配線テープ２０ｃを介して電気的に導通可能に
されている。したがって、２つの半導体チップ１０ａ、
１０ｃ間を、それらの中間に介在する半導体チップ１１
ｃを介さずに電気的に導通することができる。
２の半導体モジュールは、半田ボール３とフィルムキャ
リア状配線テープ２０によって、例えば配線経路５２の
ような、配線経路を構成している。すなわち、２つの半
導体装置７２ａ、７２ｂ間が、それらの中間に介在する
半導体装置７２ｄを構成するフィルムキャリア状配線テ
ープ２０ｄを介して電気的に導通可能にされている。し
たがって、２つの半導体装置７２ａ、７２ｂ間を、それ
らの中間に介在する半導体装置７２ｄを構成する半導体
チップ１０ｄ、１１ｄｃを介さずに電気的に導通するこ
とができる。また実施の形態２の半導体モジュールは、
半田ボール３とフィルムキャリア状配線テープ２０によ
って、例えば配線経路５３のような、配線経路を構成し
ている。すなわち、２つの半導体チップ１０ａ、１０ｃ
間が、それらの中間に介在する半導体チップ１１ｃに貼
付された配線テープ２０ｃを介して電気的に導通可能に
されている。したがって、２つの半導体チップ１０ａ、
１０ｃ間を、それらの中間に介在する半導体チップ１１
ｃを介さずに電気的に導通することができる。
【００４０】実施の形態３
次に本発明の実施の形態３の半導体装置及び半導体モジ
ュールにつき図３を参照して説明する。図３は本発明の
実施の形態３におけるフィルムキャリア状配線テープ２
１の平面図（ａ）、半導体装置７３の組立途中の正面図
（ｂ）（ｃ）（ｄ）、組立後の正面図（ｅ）及び半導体
モジュールの正面図（ｆ）である。
ュールにつき図３を参照して説明する。図３は本発明の
実施の形態３におけるフィルムキャリア状配線テープ２
１の平面図（ａ）、半導体装置７３の組立途中の正面図
（ｂ）（ｃ）（ｄ）、組立後の正面図（ｅ）及び半導体
モジュールの正面図（ｆ）である。
【００４１】図３に示すように実施の形態３の半導体装
置７３は、６つの半導体チップ１２、１３、１４、１
５、１６、１７と、１枚のフィルムキャリア状配線テー
プ２１とを備える。半導体チップ１２、１３、１４、１
５、１６、１７は実施の形態１における半導体チップ１
と同様の形状のものであるとする。フィルムキャリア状
配線テープ２１は、半導体チップの寸法の４倍以上の長
尺帯状に構成されている点で実施の形態１のフィルムキ
ャリア状配線テープ２とは異なる。
置７３は、６つの半導体チップ１２、１３、１４、１
５、１６、１７と、１枚のフィルムキャリア状配線テー
プ２１とを備える。半導体チップ１２、１３、１４、１
５、１６、１７は実施の形態１における半導体チップ１
と同様の形状のものであるとする。フィルムキャリア状
配線テープ２１は、半導体チップの寸法の４倍以上の長
尺帯状に構成されている点で実施の形態１のフィルムキ
ャリア状配線テープ２とは異なる。
【００４２】実施の形態３の半導体装置７１を組み立て
るに際しては、例えば次のようにする。まず、図３
（ａ）に実線で示されるフィルムキャリア状配線テープ
２１の外部接続部３６に半田ボール３を付設する。この
とき、半田ボール３は、フィルムキャリア状配線テープ
２１の半導体チップ１２の表面及び半導体チップ１２〜
１７の側面に貼付される部分に付設する。また別途、半
田ボール３を、フィルムキャリア状配線テープ２１の半
導体チップ１２の表面に貼付される部分のみに付設した
ものも作製する。
るに際しては、例えば次のようにする。まず、図３
（ａ）に実線で示されるフィルムキャリア状配線テープ
２１の外部接続部３６に半田ボール３を付設する。この
とき、半田ボール３は、フィルムキャリア状配線テープ
２１の半導体チップ１２の表面及び半導体チップ１２〜
１７の側面に貼付される部分に付設する。また別途、半
田ボール３を、フィルムキャリア状配線テープ２１の半
導体チップ１２の表面に貼付される部分のみに付設した
ものも作製する。
【００４３】次に図３（ｂ）に示すようにフィルムキャ
リア状配線テープ２１の両端側の外部接続部３６形成面
の裏面に半導体チップ１２、１７の表面を貼付するとと
もに、フィルムキャリア状配線テープ２１の中央側の両
面に半導体チップ１３、１４、１５、１６の表面を貼付
する。次にフィルムキャリア状配線テープ２１半導体チ
ップ１２、１３の縁において折り曲げ、図１（ｃ）に示
すようにフィルムキャリア状配線テープ２１を半導体チ
ップ１２、１３の側面に貼付するとともに２つの半導体
チップ１２、１３の互いの裏面を接合する。同様にして
フィルムキャリア状配線テープ２１半導体チップ１４、
１５の縁において折り曲げ、図１（ｄ）に示すようにフ
ィルムキャリア状配線テープ２１を半導体チップ１４、
１５の側面に貼付するとともに２つの半導体チップ１
４、１５の互いの裏面を接合する。さらに同様にしてフ
ィルムキャリア状配線テープ２１半導体チップ１６、１
７の縁において折り曲げ、図１（ｅ）に示すようにフィ
ルムキャリア状配線テープ２１を半導体チップ１６、１
７の側面に貼付するとともに２つの半導体チップ１６、
１７の互いの裏面を接合する。
リア状配線テープ２１の両端側の外部接続部３６形成面
の裏面に半導体チップ１２、１７の表面を貼付するとと
もに、フィルムキャリア状配線テープ２１の中央側の両
面に半導体チップ１３、１４、１５、１６の表面を貼付
する。次にフィルムキャリア状配線テープ２１半導体チ
ップ１２、１３の縁において折り曲げ、図１（ｃ）に示
すようにフィルムキャリア状配線テープ２１を半導体チ
ップ１２、１３の側面に貼付するとともに２つの半導体
チップ１２、１３の互いの裏面を接合する。同様にして
フィルムキャリア状配線テープ２１半導体チップ１４、
１５の縁において折り曲げ、図１（ｄ）に示すようにフ
ィルムキャリア状配線テープ２１を半導体チップ１４、
１５の側面に貼付するとともに２つの半導体チップ１
４、１５の互いの裏面を接合する。さらに同様にしてフ
ィルムキャリア状配線テープ２１半導体チップ１６、１
７の縁において折り曲げ、図１（ｅ）に示すようにフィ
ルムキャリア状配線テープ２１を半導体チップ１６、１
７の側面に貼付するとともに２つの半導体チップ１６、
１７の互いの裏面を接合する。
【００４４】以上により、実施の形態３の半導体装置７
３の組み立てが完了する。したがって図３（ｅ）に示す
ように実施の形態３の半導体装置７３は、２つの半導体
チップの互いの裏面が接合されてなる３個の半導体双チ
ップを備える。この３個の半導体双チップとは、半導体
チップ１２と１３とによりなる半導体双チップ８１と、
半導体チップ１４と１５とによりなる半導体双チップ８
２と、半導体チップ１６と１７とによりなる半導体双チ
ップ８３である。また、実施の形態３の半導体装置７３
は所定のパターンに形成された配線層を有する一枚のフ
ィルムキャリア状配線テープ２１を備える。フィルムキ
ャリア状配線テープ２１には、外部接続部３６と、半導
体チップの電極（電極５ａ、５ｂ、５ｃ．図６参照）と
接続する内部接続部（充填金属４４ａ、４４ｂ、４４
ｃ．図６参照）とが設けられている。内部接続部は半導
体チップと接合する面に設けられている。また、互いの
一外面を対向させる２個の半導体双チップ８１、８２
（又は８２、８３）がフィルムキャリア状配線テープ２
１を介して連接されている。フィルムキャリア状配線テ
ープ２１の半導体チップ間に介在する部分に連続する部
分は各半導体チップの縁において折り曲げられて半導体
チップの他の外面に貼付されている。ここにいう他の外
面とは、実施の形態３の半導体装置７３の場合、半導体
双チップ８１の底面及び左側面、半導体双チップ８２の
右側面並びに半導体双チップ８３の上面及び左側面であ
る。かかる他の外面のそれぞれには外部接続部３６が設
けられている。その結果として、外部接続部３６がフィ
ルムキャリア状配線テープ２１が貼付された外面のうち
互いにほぼ平行な相対する二組の外面に配設されてい
る。そのうち一組は、半導体装置７３の上面と底面に位
置する。他の一組は、半導体装置７３の右側面と左側面
に位置する。
３の組み立てが完了する。したがって図３（ｅ）に示す
ように実施の形態３の半導体装置７３は、２つの半導体
チップの互いの裏面が接合されてなる３個の半導体双チ
ップを備える。この３個の半導体双チップとは、半導体
チップ１２と１３とによりなる半導体双チップ８１と、
半導体チップ１４と１５とによりなる半導体双チップ８
２と、半導体チップ１６と１７とによりなる半導体双チ
ップ８３である。また、実施の形態３の半導体装置７３
は所定のパターンに形成された配線層を有する一枚のフ
ィルムキャリア状配線テープ２１を備える。フィルムキ
ャリア状配線テープ２１には、外部接続部３６と、半導
体チップの電極（電極５ａ、５ｂ、５ｃ．図６参照）と
接続する内部接続部（充填金属４４ａ、４４ｂ、４４
ｃ．図６参照）とが設けられている。内部接続部は半導
体チップと接合する面に設けられている。また、互いの
一外面を対向させる２個の半導体双チップ８１、８２
（又は８２、８３）がフィルムキャリア状配線テープ２
１を介して連接されている。フィルムキャリア状配線テ
ープ２１の半導体チップ間に介在する部分に連続する部
分は各半導体チップの縁において折り曲げられて半導体
チップの他の外面に貼付されている。ここにいう他の外
面とは、実施の形態３の半導体装置７３の場合、半導体
双チップ８１の底面及び左側面、半導体双チップ８２の
右側面並びに半導体双チップ８３の上面及び左側面であ
る。かかる他の外面のそれぞれには外部接続部３６が設
けられている。その結果として、外部接続部３６がフィ
ルムキャリア状配線テープ２１が貼付された外面のうち
互いにほぼ平行な相対する二組の外面に配設されてい
る。そのうち一組は、半導体装置７３の上面と底面に位
置する。他の一組は、半導体装置７３の右側面と左側面
に位置する。
【００４５】次に、実施の形態３の半導体モジュールに
つき説明する。図１（ｆ）に示すように実施の形態３の
半導体モジュールは、上述の半導体装置７３を複数用い
て２次元的に組み立てたものである。すなわち、実装基
板４上に半導体装置７３を積み上げるとともに、左右に
並設する。このとき上下、左右に位置する半導体装置７
１相互を半田ボール３によって物理的・電気的に接続す
るとともに、最下段の半導体装置７３と実装基板４とを
半田ボール３によって物理的・電気的に接続する。その
結果、複数の半導体装置７３が、外部接続部３６により
隣接する半導体装置相互間の電気的接続をとり、半田ボ
ール３を介して、上方（実装基板４に垂直な方向）及び
側方（実装基板４と平行な方向）に連接される。
つき説明する。図１（ｆ）に示すように実施の形態３の
半導体モジュールは、上述の半導体装置７３を複数用い
て２次元的に組み立てたものである。すなわち、実装基
板４上に半導体装置７３を積み上げるとともに、左右に
並設する。このとき上下、左右に位置する半導体装置７
１相互を半田ボール３によって物理的・電気的に接続す
るとともに、最下段の半導体装置７３と実装基板４とを
半田ボール３によって物理的・電気的に接続する。その
結果、複数の半導体装置７３が、外部接続部３６により
隣接する半導体装置相互間の電気的接続をとり、半田ボ
ール３を介して、上方（実装基板４に垂直な方向）及び
側方（実装基板４と平行な方向）に連接される。
【００４６】半導体装置７３によれば、外部接続部３６
が互いにほぼ平行な上面と底面に配設されているので、
半導体装置７３を多段に積み上げることができた。図３
（ｆ）には、２段積み上げた半導体モジュールが図示さ
れるが、さらに多段に積み上げることができる。また半
導体装置７３によれば、外部接続部３６が互いにほぼ平
行な右側面と左側面に配設されているので、半導体装置
７３を左右方向に多数並設することができた。図３
（ｆ）には、半導体装置７３を左右方向に３つ並設した
半導体モジュールが図示されるが、さらに左右方向に多
数並設することができる。
が互いにほぼ平行な上面と底面に配設されているので、
半導体装置７３を多段に積み上げることができた。図３
（ｆ）には、２段積み上げた半導体モジュールが図示さ
れるが、さらに多段に積み上げることができる。また半
導体装置７３によれば、外部接続部３６が互いにほぼ平
行な右側面と左側面に配設されているので、半導体装置
７３を左右方向に多数並設することができた。図３
（ｆ）には、半導体装置７３を左右方向に３つ並設した
半導体モジュールが図示されるが、さらに左右方向に多
数並設することができる。
【００４７】さらに図３（ａ）に破線で示すような配線
テープ部６４ａ、６４ｂ、６５ａ、６５ｂ、６６ａ及び
６６ｂのうちの一部又は全部をフィルムキャリア状配線
テープ２１に連続して延設し、半導体双チップ８１、８
２、８３の相対する一組の側面（図３上正面及び背面）
に配線テープを貼付してこれらの面に外部接続部を配設
すれば、図３上紙面に垂直な方向に多数の半導体装置７
３を半田ボール３によって物理的・電気的に接続しつつ
並設することができる。これにより、図８に示す構成に
類似した３次元的実装構造の半導体モジュールが実現す
る。
テープ部６４ａ、６４ｂ、６５ａ、６５ｂ、６６ａ及び
６６ｂのうちの一部又は全部をフィルムキャリア状配線
テープ２１に連続して延設し、半導体双チップ８１、８
２、８３の相対する一組の側面（図３上正面及び背面）
に配線テープを貼付してこれらの面に外部接続部を配設
すれば、図３上紙面に垂直な方向に多数の半導体装置７
３を半田ボール３によって物理的・電気的に接続しつつ
並設することができる。これにより、図８に示す構成に
類似した３次元的実装構造の半導体モジュールが実現す
る。
【００４８】以上のように、実施の形態３の半導体モジ
ュールによれば、隣接する半導体装置７３間が外部接続
部３６及び半田ボール３によって物理的・電気的に接続
されている。したがって、半導体モジュールを構成する
一の半導体装置と他の半導体装置とを、実装基板を介さ
ず、かつ、最短の経路で電気的に接続することができ
る。また図３（ｅ）に示すように、実施の形態３の半導
体装置７３は、半田ボール３とフィルムキャリア状配線
テープ２１によって、例えば配線経路５４のような、配
線経路を構成している。すなわち、２つの半導体チップ
１２、１５間が、それらの中間に介在する半導体チップ
１３、１４に貼付された配線テープ２１を介して電気的
に導通可能にされてなる。したがって、２つの半導体チ
ップ１２、１５間を、それらの中間に介在する半導体チ
ップ１３、１４を介さずに電気的に導通することができ
る。また図３（ｆ）に示すように、実施の形態３の半導
体モジュールは、半田ボール３とフィルムキャリア状配
線テープ２１によって、例えば配線経路５５のような、
配線経路を構成している。すなわち、２つの半導体装置
７３ａ、７３ｂ間が、それらの中間に介在する半導体装
置７３ｃを構成するフィルムキャリア状配線テープ２１
ｃを介して電気的に導通可能にされてなる。したがっ
て、２つの半導体装置７３ａ、７３ｂ間を、それらの中
間に介在する半導体装置７３ｃを構成する半導体チップ
を介さずに電気的に導通することができる。
ュールによれば、隣接する半導体装置７３間が外部接続
部３６及び半田ボール３によって物理的・電気的に接続
されている。したがって、半導体モジュールを構成する
一の半導体装置と他の半導体装置とを、実装基板を介さ
ず、かつ、最短の経路で電気的に接続することができ
る。また図３（ｅ）に示すように、実施の形態３の半導
体装置７３は、半田ボール３とフィルムキャリア状配線
テープ２１によって、例えば配線経路５４のような、配
線経路を構成している。すなわち、２つの半導体チップ
１２、１５間が、それらの中間に介在する半導体チップ
１３、１４に貼付された配線テープ２１を介して電気的
に導通可能にされてなる。したがって、２つの半導体チ
ップ１２、１５間を、それらの中間に介在する半導体チ
ップ１３、１４を介さずに電気的に導通することができ
る。また図３（ｆ）に示すように、実施の形態３の半導
体モジュールは、半田ボール３とフィルムキャリア状配
線テープ２１によって、例えば配線経路５５のような、
配線経路を構成している。すなわち、２つの半導体装置
７３ａ、７３ｂ間が、それらの中間に介在する半導体装
置７３ｃを構成するフィルムキャリア状配線テープ２１
ｃを介して電気的に導通可能にされてなる。したがっ
て、２つの半導体装置７３ａ、７３ｂ間を、それらの中
間に介在する半導体装置７３ｃを構成する半導体チップ
を介さずに電気的に導通することができる。
【００４９】なお、半導体双チップ８１、８２、８３に
相当する部分を単一の半導体チップとしても良い。その
ような半導体装置を構成するには、図３において３つの
半導体チップ１３、１４（又は１５）、１６が無いとし
て上記説明に準じて組み立てればよい。
相当する部分を単一の半導体チップとしても良い。その
ような半導体装置を構成するには、図３において３つの
半導体チップ１３、１４（又は１５）、１６が無いとし
て上記説明に準じて組み立てればよい。
【００５０】実施の形態４
次に、本発明の実施の形態４の半導体装置及び半導体モ
ジュールにつき、図１及び図４を参照して説明する。図
４は本発明の実施の形態４の半導体装置７４の組立途中
の平面図（ａ）及び組立後の平面図（ｂ）である。
ジュールにつき、図１及び図４を参照して説明する。図
４は本発明の実施の形態４の半導体装置７４の組立途中
の平面図（ａ）及び組立後の平面図（ｂ）である。
【００５１】図４に示すように実施の形態４の半導体装
置７４は、半導体チップ１８と、フィルムキャリア状配
線テープ２とを備える。半導体チップ１８は実施の形態
１における半導体チップ１と同様の形状のものであると
する。フィルムキャリア状配線テープ２２は実施の形態
１におけるフィルムキャリア状配線テープ２とほぼ同様
の構成であるがその外形が異なる。フィルムキャリア状
配線テープ２２は、半導体チップ１８の対角線の長さよ
りやや長い縦横寸法の長方形に相当する外形に設計され
ている。
置７４は、半導体チップ１８と、フィルムキャリア状配
線テープ２とを備える。半導体チップ１８は実施の形態
１における半導体チップ１と同様の形状のものであると
する。フィルムキャリア状配線テープ２２は実施の形態
１におけるフィルムキャリア状配線テープ２とほぼ同様
の構成であるがその外形が異なる。フィルムキャリア状
配線テープ２２は、半導体チップ１８の対角線の長さよ
りやや長い縦横寸法の長方形に相当する外形に設計され
ている。
【００５２】実施の形態４の半導体装置７４を組み立て
るに際しては、例えば次のようにする。まず、フィルム
キャリア状配線テープ２２の表面に半田ボール３を付設
する。次に、半導体チップ１８の表面をフィルムキャリ
ア状配線テープ２２の裏面中央に貼付する。このとき、
図４（ａ）に示すようにフィルムキャリア状配線テープ
２２の辺に対し半導体チップ１８の辺を４５度傾ける。
その後、図示した折り曲げ方向に従ってフィルムキャリ
ア状配線テープ２２を半導体チップ１８の縁において折
り曲げ、半導体チップ１８の外面に隙間なく沿うよう
に、半導体チップ１８の四側面及び裏面に貼付して図４
（ｂ）に示す状態を得る。このときフィルムキャリア状
配線テープ２２の四角は裏面中央に集合する。以上によ
り、実施の形態４の半導体装置７４の組み立てが完了す
る。実施の形態４の半導体装置７４においては、半導体
チップ１８の６つの外面すべてにフィルムキャリア状配
線テープ２２が貼付されている。実施の形態４の半導体
装置７４によれば、これらの６つの外面のうち３以上の
外面に外部接続部３６を配設して、実施の形態１の半導
体装置７１と同様に２次元的又は３次元的実装構造の半
導体モジュールを組み立てることができる。実施の形態
４の半導体装置７４によれば、半導体チップ１８の６つ
の外面すべてにフィルムキャリア状配線テープ２２を貼
付するに際し、フィルムキャリア状配線テープ２２の外
形が矩形であるため、テープ材料を最小限にでき、配線
設計を効率的に行うことができる。なお、半導体チップ
１８に相当する部分を２つの半導体チップの互いの裏面
が接合されてなる半導体双チップとしても良い。
るに際しては、例えば次のようにする。まず、フィルム
キャリア状配線テープ２２の表面に半田ボール３を付設
する。次に、半導体チップ１８の表面をフィルムキャリ
ア状配線テープ２２の裏面中央に貼付する。このとき、
図４（ａ）に示すようにフィルムキャリア状配線テープ
２２の辺に対し半導体チップ１８の辺を４５度傾ける。
その後、図示した折り曲げ方向に従ってフィルムキャリ
ア状配線テープ２２を半導体チップ１８の縁において折
り曲げ、半導体チップ１８の外面に隙間なく沿うよう
に、半導体チップ１８の四側面及び裏面に貼付して図４
（ｂ）に示す状態を得る。このときフィルムキャリア状
配線テープ２２の四角は裏面中央に集合する。以上によ
り、実施の形態４の半導体装置７４の組み立てが完了す
る。実施の形態４の半導体装置７４においては、半導体
チップ１８の６つの外面すべてにフィルムキャリア状配
線テープ２２が貼付されている。実施の形態４の半導体
装置７４によれば、これらの６つの外面のうち３以上の
外面に外部接続部３６を配設して、実施の形態１の半導
体装置７１と同様に２次元的又は３次元的実装構造の半
導体モジュールを組み立てることができる。実施の形態
４の半導体装置７４によれば、半導体チップ１８の６つ
の外面すべてにフィルムキャリア状配線テープ２２を貼
付するに際し、フィルムキャリア状配線テープ２２の外
形が矩形であるため、テープ材料を最小限にでき、配線
設計を効率的に行うことができる。なお、半導体チップ
１８に相当する部分を２つの半導体チップの互いの裏面
が接合されてなる半導体双チップとしても良い。
【００５３】次に、図５を参照して実施の形態１の半導
体装置７１、実施の形態２の半導体装置７２、実施の形
態４の半導体装置７４の断面構造の一例につき説明す
る。図５は、半導体チップ１（又は１０、１１、１８）
及びこれに貼付されたフィルムキャリア状配線テープ２
（又は２０、２２）の断面図である。図５に示すよう
に、フィルムキャリア状配線テープ２、２０、２２は絶
縁フィルム３１と、配線層３２と、接着剤層３３と、充
填金属３４と、カバーコート３５とを備えて構成されて
いる。絶縁フィルム３１の片面に所定の配線パターンを
有する配線層３２がリソグラフィ技術により形成されて
いる。配線層３２が形成された面はカバーコート３５に
より絶縁被覆されている。カバーコート３５は配線層の
ランド部において開口され、外部接続部３６を形成して
いる。外部接続部３６には半田ボール３が接合する。絶
縁フィルム３１の他の片面には接着剤層３３が形成され
ている。フィルムキャリア状配線テープ２（又は２０、
２２）は接着剤層３３により半導体チップ１（又は１
０、１１、１８、）に接着されている。半導体チップ
１、１０、１１、１８の電極５に対向する位置において
は、内部接続部として充填金属５が設けられている。充
填金属５は絶縁フィルム３１及び接着剤層３３に設けら
れた孔に充填された金属で、その一端を配線層３２に接
合し、他端を電極５に接合している。その同位置におい
てカバーコート３５は開口部３７を有している。電極５
と充填金属３４との接続の際には、かかる開口部３７に
より露出した充填金属３４直上の配線層３２をボンディ
ングツール３０により押圧して、充填金属３４を電極５
に圧着させる。
体装置７１、実施の形態２の半導体装置７２、実施の形
態４の半導体装置７４の断面構造の一例につき説明す
る。図５は、半導体チップ１（又は１０、１１、１８）
及びこれに貼付されたフィルムキャリア状配線テープ２
（又は２０、２２）の断面図である。図５に示すよう
に、フィルムキャリア状配線テープ２、２０、２２は絶
縁フィルム３１と、配線層３２と、接着剤層３３と、充
填金属３４と、カバーコート３５とを備えて構成されて
いる。絶縁フィルム３１の片面に所定の配線パターンを
有する配線層３２がリソグラフィ技術により形成されて
いる。配線層３２が形成された面はカバーコート３５に
より絶縁被覆されている。カバーコート３５は配線層の
ランド部において開口され、外部接続部３６を形成して
いる。外部接続部３６には半田ボール３が接合する。絶
縁フィルム３１の他の片面には接着剤層３３が形成され
ている。フィルムキャリア状配線テープ２（又は２０、
２２）は接着剤層３３により半導体チップ１（又は１
０、１１、１８、）に接着されている。半導体チップ
１、１０、１１、１８の電極５に対向する位置において
は、内部接続部として充填金属５が設けられている。充
填金属５は絶縁フィルム３１及び接着剤層３３に設けら
れた孔に充填された金属で、その一端を配線層３２に接
合し、他端を電極５に接合している。その同位置におい
てカバーコート３５は開口部３７を有している。電極５
と充填金属３４との接続の際には、かかる開口部３７に
より露出した充填金属３４直上の配線層３２をボンディ
ングツール３０により押圧して、充填金属３４を電極５
に圧着させる。
【００５４】次に、図６を参照して実施の形態３の半導
体装置７３の断面構造の一例につき説明する。図６は、
フィルムキャリア状配線テープ２１及びこれに貼付され
た半導体チップ１４（又は１５）、半導体チップ１３
（又は１６）、半導体チップ１２（又は１７）の断面図
である。図６に示すように、フィルムキャリア状配線テ
ープ２１は２枚の絶縁フィルム４１ａ、４１ｂと、配線
層４２と、２層の接着剤層４３ａ、４３ｂと、充填金属
４４ａ、４４ｂ、４４ｃとを備えて構成されている。絶
縁フィルム４１ａ、４１ｂの間に所定の配線パターンを
有する配線層４２が挟まれている。かかる構造は、配線
層４２をリソグラフィ技術により絶縁フィルム４１ｂの
片面上に形成し、その後、この面に絶縁フィルム４１ａ
を重ね合わせて構成される。チップ片面搭載部Ｂでは、
配線層４２のランド部において絶縁フィルム４１ａが開
口され、外部接続部３６を形成している。絶縁フィルム
４１ａの開口は、エッチング、打ち抜き、レーザー加工
等により行う。外部接続部３６には半田ボール３が接合
する。
体装置７３の断面構造の一例につき説明する。図６は、
フィルムキャリア状配線テープ２１及びこれに貼付され
た半導体チップ１４（又は１５）、半導体チップ１３
（又は１６）、半導体チップ１２（又は１７）の断面図
である。図６に示すように、フィルムキャリア状配線テ
ープ２１は２枚の絶縁フィルム４１ａ、４１ｂと、配線
層４２と、２層の接着剤層４３ａ、４３ｂと、充填金属
４４ａ、４４ｂ、４４ｃとを備えて構成されている。絶
縁フィルム４１ａ、４１ｂの間に所定の配線パターンを
有する配線層４２が挟まれている。かかる構造は、配線
層４２をリソグラフィ技術により絶縁フィルム４１ｂの
片面上に形成し、その後、この面に絶縁フィルム４１ａ
を重ね合わせて構成される。チップ片面搭載部Ｂでは、
配線層４２のランド部において絶縁フィルム４１ａが開
口され、外部接続部３６を形成している。絶縁フィルム
４１ａの開口は、エッチング、打ち抜き、レーザー加工
等により行う。外部接続部３６には半田ボール３が接合
する。
【００５５】チップ両面搭載部Ａにおいては、絶縁フィ
ルム４１ａの配線層４２の反対側となる面に接着剤層４
３ａが形成されている。フィルムキャリア状配線テープ
２１と半導体チップ１４（又は１５）はそれぞれ接着剤
層４３ａにより接着している。半導体チップ１４（又は
１５）の電極５ａに対向する位置においては、内部接続
部として充填金属４４ａが設けられている。充填金属４
４ａは絶縁フィルム４１ａ及び接着剤層４３ａに設けら
れた孔に充填された金属で、その一端を配線層４２に接
合し、他端を電極５ａに接合している。
ルム４１ａの配線層４２の反対側となる面に接着剤層４
３ａが形成されている。フィルムキャリア状配線テープ
２１と半導体チップ１４（又は１５）はそれぞれ接着剤
層４３ａにより接着している。半導体チップ１４（又は
１５）の電極５ａに対向する位置においては、内部接続
部として充填金属４４ａが設けられている。充填金属４
４ａは絶縁フィルム４１ａ及び接着剤層４３ａに設けら
れた孔に充填された金属で、その一端を配線層４２に接
合し、他端を電極５ａに接合している。
【００５６】同様にしてチップ両面搭載部Ａにおいて
は、絶縁フィルム４１ｂの配線層４２の反対側となる面
に接着剤層４３ｂが形成されている。フィルムキャリア
状配線テープ２１と半導体チップ１３（又は１６）はそ
れぞれ接着剤層４３ｂにより接着している。半導体チッ
プ１３（又は１６）の電極５ｂに対向する位置において
は、内部接続部として充填金属４４ｂが設けられてい
る。充填金属４４ｂは絶縁フィルム４１ｂ及び接着剤層
４３ｂに設けられた孔に充填された金属で、その一端を
配線層４２に接合し、他端を電極５ｂに接合している。
は、絶縁フィルム４１ｂの配線層４２の反対側となる面
に接着剤層４３ｂが形成されている。フィルムキャリア
状配線テープ２１と半導体チップ１３（又は１６）はそ
れぞれ接着剤層４３ｂにより接着している。半導体チッ
プ１３（又は１６）の電極５ｂに対向する位置において
は、内部接続部として充填金属４４ｂが設けられてい
る。充填金属４４ｂは絶縁フィルム４１ｂ及び接着剤層
４３ｂに設けられた孔に充填された金属で、その一端を
配線層４２に接合し、他端を電極５ｂに接合している。
【００５７】電極５ａと充填金属４４ａ、電極５ｂと充
填金属４４ｂとの接続の際には、半導体チップ１４（又
は１５）及び半導体チップ１３（又は１６）の裏面を押
圧して、フィルムキャリア状配線テープ２１を狭圧し、
充填金属４４ａを電極５ａに、充填金属４４ｂを電極５
ｂに圧着させる。
填金属４４ｂとの接続の際には、半導体チップ１４（又
は１５）及び半導体チップ１３（又は１６）の裏面を押
圧して、フィルムキャリア状配線テープ２１を狭圧し、
充填金属４４ａを電極５ａに、充填金属４４ｂを電極５
ｂに圧着させる。
【００５８】チップ片面搭載部Ｂにおいては、絶縁フィ
ルム４１ｂの配線層４２の反対側となる面に接着剤層４
３ｂが形成されている。フィルムキャリア状配線テープ
２１と半導体チップ１２（又は１７）はそれぞれ接着剤
層４３ｂにより接着している。半導体チップ１２（又は
１７）の電極５ｃに対向する位置においては、内部接続
部として充填金属４４が設けられている。充填金属４４
ｃは絶縁フィルム４１ｂ及び接着剤層４３ｂに設けられ
た孔に充填された金属で、その一端を配線層４２に接合
し、他端を電極５ｃに接合している。その同位置におい
て絶縁フィルム４１ａは開口部４７を有している。電極
５ｃと充填金属４４ｃとの接続の際には、かかる開口部
４７により露出した充填金属４４直上の配線層４２をボ
ンディングツール３０により押圧して、充填金属４４ｃ
を電極５ｃに圧着させる。
ルム４１ｂの配線層４２の反対側となる面に接着剤層４
３ｂが形成されている。フィルムキャリア状配線テープ
２１と半導体チップ１２（又は１７）はそれぞれ接着剤
層４３ｂにより接着している。半導体チップ１２（又は
１７）の電極５ｃに対向する位置においては、内部接続
部として充填金属４４が設けられている。充填金属４４
ｃは絶縁フィルム４１ｂ及び接着剤層４３ｂに設けられ
た孔に充填された金属で、その一端を配線層４２に接合
し、他端を電極５ｃに接合している。その同位置におい
て絶縁フィルム４１ａは開口部４７を有している。電極
５ｃと充填金属４４ｃとの接続の際には、かかる開口部
４７により露出した充填金属４４直上の配線層４２をボ
ンディングツール３０により押圧して、充填金属４４ｃ
を電極５ｃに圧着させる。
【００５９】実施に際しては例えば、絶縁フィルム４１
ａ、４１ｂ、４１の材料としてポリイミドを使用し、配
線層３２、４２の材料をして銅箔を使用する。但し、本
発明はこれらの材料に限定されない。
ａ、４１ｂ、４１の材料としてポリイミドを使用し、配
線層３２、４２の材料をして銅箔を使用する。但し、本
発明はこれらの材料に限定されない。
【００６０】次に、図７を参照してフィルムキャリア状
配線テープ２、２０、２１、２２の形成方法の一例につ
き説明する。図７は、フィルムキャリア状配線テープ
２、２０、２１、２２の形成方法における各工程毎の断
面図である。まず図７（ａ）に示すように、ポリイミド
からなる絶縁フィルム３１の片面上に銅からなる配線層
３２を成膜し、その反対面に接着剤を塗布し、接着剤層
３３を形成する。絶縁フィルム３１の厚みは１２μｍ、
配線層３２の厚みは１８μｍ、接着剤層３３の厚みは１
０μｍ程度にする。次に図７（ｂ）に示すように、配線
層３２を選択的にエッチングして配線パターンを形成す
る。次に図７（ｃ）に示すように、配線パターン形成面
をカバーコート３５によりコーティングする。次に図７
（ｄ）に示すように、レーザー加工により配線層３２の
反対面から接着剤層３３及び絶縁フィルム３１に孔９１
を明け、配線層３２を露出させる。次に図７（ｅ）に示
すように、孔９１に銅９２を多少盛り上がるように充填
する。次に図７（ｆ）に示すように、接着剤層側の面に
露出した銅９２の盛り上がり面に金メッキ９３を成膜
し、銅９２をコーティングする。次に図７（ｇ）に示す
ように、配線層３２のランド部９４に付着しているカバ
ーコート３５をエッチングして除去し、ランド部９４を
露出させる。次に図７（ｈ）に示すように、配線層３２
のランド部９４上に金メッキ９５を成膜し、ランド部９
４をコーティングする。以上の工程により、フィルムキ
ャリア状配線テープ２、２０、２２が形成される。フィ
ルムキャリア状配線テープ２１については、図７（ｃ）
に示したカバーコート３５のコーティング工程は無く、
その代わりに、上述した絶縁フィルム４１ａを貼り合わ
せる工程及び接着剤層４３ａを形成する工程が施され
る。その他は同様な方法により形成することができる。
配線テープ２、２０、２１、２２の形成方法の一例につ
き説明する。図７は、フィルムキャリア状配線テープ
２、２０、２１、２２の形成方法における各工程毎の断
面図である。まず図７（ａ）に示すように、ポリイミド
からなる絶縁フィルム３１の片面上に銅からなる配線層
３２を成膜し、その反対面に接着剤を塗布し、接着剤層
３３を形成する。絶縁フィルム３１の厚みは１２μｍ、
配線層３２の厚みは１８μｍ、接着剤層３３の厚みは１
０μｍ程度にする。次に図７（ｂ）に示すように、配線
層３２を選択的にエッチングして配線パターンを形成す
る。次に図７（ｃ）に示すように、配線パターン形成面
をカバーコート３５によりコーティングする。次に図７
（ｄ）に示すように、レーザー加工により配線層３２の
反対面から接着剤層３３及び絶縁フィルム３１に孔９１
を明け、配線層３２を露出させる。次に図７（ｅ）に示
すように、孔９１に銅９２を多少盛り上がるように充填
する。次に図７（ｆ）に示すように、接着剤層側の面に
露出した銅９２の盛り上がり面に金メッキ９３を成膜
し、銅９２をコーティングする。次に図７（ｇ）に示す
ように、配線層３２のランド部９４に付着しているカバ
ーコート３５をエッチングして除去し、ランド部９４を
露出させる。次に図７（ｈ）に示すように、配線層３２
のランド部９４上に金メッキ９５を成膜し、ランド部９
４をコーティングする。以上の工程により、フィルムキ
ャリア状配線テープ２、２０、２２が形成される。フィ
ルムキャリア状配線テープ２１については、図７（ｃ）
に示したカバーコート３５のコーティング工程は無く、
その代わりに、上述した絶縁フィルム４１ａを貼り合わ
せる工程及び接着剤層４３ａを形成する工程が施され
る。その他は同様な方法により形成することができる。
【００６１】以上の実施の形態においては、配線テープ
の外部接続部を配線層の一部を露出させたランド部と
し、このランド部に半田ボールを付設して半導体装置間
を接続したが、本発明はかかる構成に限られず、例え
ば、ボール状以外の金属バンプを使用しても良いし、配
線層に連続した突起部を導電性物質により形成しても良
い。また、以上の実施の形態においては、配線テープの
内部接続部を充填金属としたが、本発明はかかる構成に
限られず、例えば、充填金属を用いずに配線層を半導体
チップの電極に直接接合しても良い。
の外部接続部を配線層の一部を露出させたランド部と
し、このランド部に半田ボールを付設して半導体装置間
を接続したが、本発明はかかる構成に限られず、例え
ば、ボール状以外の金属バンプを使用しても良いし、配
線層に連続した突起部を導電性物質により形成しても良
い。また、以上の実施の形態においては、配線テープの
内部接続部を充填金属としたが、本発明はかかる構成に
限られず、例えば、充填金属を用いずに配線層を半導体
チップの電極に直接接合しても良い。
【００６２】
【発明の効果】上述のように本発明は、半導体チップの
３以上の外面に一枚の配線テープを貼付したので、ベア
チップと同等のパッケージサイズの半導体装置が得ら
れ、配線の増加、密集化を緩和することができるという
効果がある。また、半導体チップの３以上の外面に外部
接続部を配設したので、２次元的又は３次元的実装構造
の高実装密度半導体モジュールが構成できたという効果
がある。また、かかる半導体モジュール内の半導体チッ
プ間の導通を配線テープにより比較的短い経路で行うた
め、配線テープ及び実装基板上の配線の増加、密集化を
を避け、配線幅、配線間隔を拡大することができ、配線
テープ及び実装基を安価に構成することができるという
効果がある。これらの結果として本発明は、電気的特性
の良好な２次元的又は３次元的実装構造で高実装密度の
半導体モジュール及びそのユニットとなるベアチップと
同等のパッケージサイズの半導体装置を安価に提供する
ことことができるという効果がある。
３以上の外面に一枚の配線テープを貼付したので、ベア
チップと同等のパッケージサイズの半導体装置が得ら
れ、配線の増加、密集化を緩和することができるという
効果がある。また、半導体チップの３以上の外面に外部
接続部を配設したので、２次元的又は３次元的実装構造
の高実装密度半導体モジュールが構成できたという効果
がある。また、かかる半導体モジュール内の半導体チッ
プ間の導通を配線テープにより比較的短い経路で行うた
め、配線テープ及び実装基板上の配線の増加、密集化を
を避け、配線幅、配線間隔を拡大することができ、配線
テープ及び実装基を安価に構成することができるという
効果がある。これらの結果として本発明は、電気的特性
の良好な２次元的又は３次元的実装構造で高実装密度の
半導体モジュール及びそのユニットとなるベアチップと
同等のパッケージサイズの半導体装置を安価に提供する
ことことができるという効果がある。
【図１】 本発明の実施の形態１の半導体装置７１の組
立途中の平面図（ａ）、正面図（ｂ）、組立後の正面図
（ｃ）及び半導体モジュールの正面図（ｄ）である。
立途中の平面図（ａ）、正面図（ｂ）、組立後の正面図
（ｃ）及び半導体モジュールの正面図（ｄ）である。
【図２】 本発明の実施の形態２の半導体装置７２の組
立途中の平面図（ａ）、正面図（ｂ）、組立後の正面図
（ｃ）及び半導体モジュールの正面図（ｄ）である。
立途中の平面図（ａ）、正面図（ｂ）、組立後の正面図
（ｃ）及び半導体モジュールの正面図（ｄ）である。
【図３】 本発明の実施の形態３におけるフィルムキャ
リア状配線テープ２１の平面図（ａ）、半導体装置７３
の組立途中の正面図（ｂ）（ｃ）（ｄ）、組立後の正面
図（ｅ）及び半導体モジュールの正面図（ｆ）である。
リア状配線テープ２１の平面図（ａ）、半導体装置７３
の組立途中の正面図（ｂ）（ｃ）（ｄ）、組立後の正面
図（ｅ）及び半導体モジュールの正面図（ｆ）である。
【図４】 本発明の実施の形態４の半導体装置７４の組
立途中の平面図（ａ）及び組立後の平面図（ｂ）であ
る。
立途中の平面図（ａ）及び組立後の平面図（ｂ）であ
る。
【図５】 図５は、半導体チップ１（又は１０、１１、
１８）及びこれに貼付されたフィルムキャリア状配線テ
ープ２（又は２０、２２）の断面図である。
１８）及びこれに貼付されたフィルムキャリア状配線テ
ープ２（又は２０、２２）の断面図である。
【図６】 フィルムキャリア状配線テープ２１及びこれ
に貼付された半導体チップ１４（又は１５）、半導体チ
ップ１３（又は１６）、半導体チップ１２（又は１７）
の断面図である。
に貼付された半導体チップ１４（又は１５）、半導体チ
ップ１３（又は１６）、半導体チップ１２（又は１７）
の断面図である。
【図７】 フィルムキャリア状配線テープ２、２０、２
１、２２の形成方法における各工程毎の断面図である。
１、２２の形成方法における各工程毎の断面図である。
【図８】 本発明による３次元的実装構造の半導体モジ
ュールの一例の斜視図である。
ュールの一例の斜視図である。
１、１０、１１，１２，１３、１４、１５、１６、１
７、１８…半導体チップ２、２０、２１、２２…フィル
ムキャリア状配線テープ ３…半田ボール ３０…ボン
ディングツール ３１…絶縁フィルム ３２…配線層
３３…接着剤層 ３４…充填金属（内部接続部） ３５…カバーコート
３６…外部接続部 ３７…開口部 ４…実装基板 ５…
電極 ７１、７２、７３、７４…半導体装置 ８１、８
２、８３…半導体双チップ
７、１８…半導体チップ２、２０、２１、２２…フィル
ムキャリア状配線テープ ３…半田ボール ３０…ボン
ディングツール ３１…絶縁フィルム ３２…配線層
３３…接着剤層 ３４…充填金属（内部接続部） ３５…カバーコート
３６…外部接続部 ３７…開口部 ４…実装基板 ５…
電極 ７１、７２、７３、７４…半導体装置 ８１、８
２、８３…半導体双チップ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 25/00 - 25/18
H01L 23/12
H01L 21/60
Claims (12)
- 【請求項１】１つの半導体チップと、所定のパターンに
形成された配線層を有する一枚の配線テープとを備え、
前記配線テープに、外部接続部と、前記半導体チップの
電極と接続する内部接続部とが設けられ、 前記一枚の配線テープが前記半導体チップの縁において
折り曲げられて、前記半導体チップの面積最大の面或い
はその裏面が貼付面として含まれるように、該半導体チ
ップの３以上の外面に接着剤で貼付され、前記外部接続
部は、前記配線テープに形成された前記配線層と前記内
部接続部を介して前記半導体チップの電極と電気的に任
意に接続されるとともに、前記３以上の外面のうちの３
以上に配設されてなることを特徴とする半導体装置。 - 【請求項２】２個の半導体チップと、所定のパターンに
形成された配線層を有する一枚の配線テープとを備え、
前記配線テープに、外部接続部と、前記半導体チップの
電極と接続する内部接続部とが設けられ、 前記半導体チップは、互いに面積最大の面或いはその裏
面が対向面となるように積層され、 前記積層された半導体チップのそれぞれは、前記一枚の
配線テープの内部接続部と電気的に接続されるように、
前記対向面の裏面及び当該裏面と一辺を共有する他の面
に前記一枚の配線テープが接着剤で貼付され、 前記一枚の配線テープの前記裏面と一辺を共有する他の
面に貼付された部分には、外部接続部が設けられ、当該
外部接続部は、前記配線テープに形成された前記配線層
と前記内部接続部を介して前記半導体チップの電極と電
気的に任意に接続されることを特徴とする半導体装置。 - 【請求項３】３個以上の半導体チップと、 所定のパターンに形成された配線層と、外部接続部と、
前記半導体チップが備える電極に接続するための内部接
続部とが設けられてなる一枚の配線テープとを備え、 前記半導体チップは、二の半導体チップが互いに面積最
大の面或いはその裏面を対向してなる対向部を形成する
ように積層されて積層体をなし、 前記対向部のうち少なくとも一の対向部は前記一枚の配
線テープの一部を介在させ、当該一枚の配線テープの一
部が介在する対向部を構成する対向面のうち少なくとも
一面及び前記積層体の積層方向の両端面は、前記一枚の
配線テープの内部接続部と電気的に接続するように前記
一枚の配線テープに接着剤で貼付けされ、 前記一枚の配線テープの前記積層体の両端面或いは前記
対向面部を形成する対向面に貼付された部分に連続する
部分は、前記積層体を構成する各半導体チップの面積最
大の面或いはその裏面と一辺を共有する他の面に接着剤
で貼付され、当該一枚の配線テープの他の面に貼付けさ
れた部分の少なくとも一部には外部接続部が配設され、
当該外部接続部は、 前記配線テープに形成された前記配線層と前記内部接続
部を介して前記半導体チップの電極と電気的に任意に接
続される ことを特徴とする半導体装置。 - 【請求項４】前記配線テープが前記半導体チップに貼付
されてなる外面のうち、相対する一組の外面であって、
前記半導体チップの面積が最大の面或いはその裏面に貼
付されてなる外面を含む二面に前記外部接続部が配設さ
れてなることを特徴とする請求項１、請求項２又は請求
項３に記載の半導体装置。 - 【請求項５】前記外部接続部が前記配線テープが貼付さ
れた外面のうちの相対する二組の外面に配設されてなる
ことを特徴とする請求項１、請求項２又は請求項３に記
載の半導体装置。 - 【請求項６】前記外部接続部が前記配線テープが貼付さ
れた外面のうちの相対する三組の外面に配設されてなる
ことを特徴とする請求項１、請求項２又は請求項３に記
載の半導体装置。 - 【請求項７】前記半導体チップを２つの半導体チップの
互いの裏面が接合されてなる半導体双チップとすること
を特徴とする請求項１から請求項６のうちいずれか一に
記載の半導体装置。 - 【請求項８】請求項１から請求項７のうちいずれか一の
発明の半導体装置を複数用いて、これらの半導体装置
が、前記外部接続部により隣接する半導体装置相互間の
電気的接続をとり、上方及び側方に連接されてなること
を特徴とする半導体モジュール。 - 【請求項９】請求項１から請求項７のうちいずれか一の
発明の半導体装置を複数用いて２次元的実装構造を成し
たことを特徴とする半導体モジュール。 - 【請求項１０】請求項１から請求項７のうちいずれか一
の発明の半導体装置を複数用いて３次元的実装構造を成
したことを特徴とする半導体モジュール。 - 【請求項１１】２つの半導体装置間が、それらの中間に
介在する半導体装置を構成する配線テープを介して電気
的に導通可能にされてなることを特徴とする請求項８、
請求項９又は請求項１０に記載の半導体モジュール。 - 【請求項１２】２つの半導体チップ間が、それらの中間
に介在する半導体チップに貼付された配線テープを介し
て電気的に導通可能にされてなることを特徴とする請求
項８、請求項９又は請求項１０に記載の半導体モジュー
ル。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000025611A JP3495305B2 (ja) | 2000-02-02 | 2000-02-02 | 半導体装置及び半導体モジュール |
| US09/773,341 US6504244B2 (en) | 2000-02-02 | 2001-01-31 | Semiconductor device and semiconductor module using the same |
| SG200100549A SG96600A1 (en) | 2000-02-02 | 2001-02-01 | Semiconductor device and semiconductor module using the same |
| TW090102304A TW497184B (en) | 2000-02-02 | 2001-02-02 | Semiconductor device and semiconductor module using the same |
| KR10-2001-0005061A KR100382863B1 (ko) | 2000-02-02 | 2001-02-02 | 반도체장치 및 이를 이용하는 반도체모듈 |
| CN01102460A CN1319890A (zh) | 2000-02-02 | 2001-02-02 | 半导体器件和使用该半导体器件的半导体组件 |
| EP01102422A EP1122777A2 (en) | 2000-02-02 | 2001-02-02 | Semiconductor device and semiconductor modul using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000025611A JP3495305B2 (ja) | 2000-02-02 | 2000-02-02 | 半導体装置及び半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001217385A JP2001217385A (ja) | 2001-08-10 |
| JP3495305B2 true JP3495305B2 (ja) | 2004-02-09 |
Family
ID=18551444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000025611A Expired - Fee Related JP3495305B2 (ja) | 2000-02-02 | 2000-02-02 | 半導体装置及び半導体モジュール |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6504244B2 (ja) |
| EP (1) | EP1122777A2 (ja) |
| JP (1) | JP3495305B2 (ja) |
| KR (1) | KR100382863B1 (ja) |
| CN (1) | CN1319890A (ja) |
| SG (1) | SG96600A1 (ja) |
| TW (1) | TW497184B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299595A (ja) * | 2001-04-03 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| US7038377B2 (en) | 2002-01-16 | 2006-05-02 | Seiko Epson Corporation | Display device with a narrow frame |
| SG107595A1 (en) | 2002-06-18 | 2004-12-29 | Micron Technology Inc | Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods |
| SG111069A1 (en) * | 2002-06-18 | 2005-05-30 | Micron Technology Inc | Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods |
| JP3942495B2 (ja) * | 2002-06-21 | 2007-07-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| US7473218B2 (en) * | 2002-08-06 | 2009-01-06 | Olympus Corporation | Assembling method of capsule medical apparatus |
| KR20040078807A (ko) | 2003-03-05 | 2004-09-13 | 삼성전자주식회사 | 볼 그리드 어레이 적층 패키지 |
| SG120123A1 (en) * | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
| TWI569441B (zh) * | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| TWI505473B (zh) * | 2005-01-28 | 2015-10-21 | Semiconductor Energy Lab | 半導體裝置，電子裝置，和半導體裝置的製造方法 |
| US7327006B2 (en) * | 2005-06-23 | 2008-02-05 | Nokia Corporation | Semiconductor package |
| JP2007067245A (ja) * | 2005-08-31 | 2007-03-15 | Sumitomo Bakelite Co Ltd | フィルム状配線テープ及びその製造方法、並びにフィルム状配線テープを用いた半導体装置の製造方法 |
| US20070158799A1 (en) * | 2005-12-29 | 2007-07-12 | Chin-Tien Chiu | Interconnected IC packages with vertical SMT pads |
| KR100885918B1 (ko) * | 2007-04-19 | 2009-02-26 | 삼성전자주식회사 | 반도체 디바이스 스택 패키지, 이를 이용한 전기장치 및 그패키지의 제조방법 |
| JP5115241B2 (ja) * | 2008-03-03 | 2013-01-09 | 日本電気株式会社 | 電子部品の実装方法 |
| JP5012612B2 (ja) * | 2008-03-26 | 2012-08-29 | 日本電気株式会社 | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 |
| TW201101455A (en) * | 2009-06-24 | 2011-01-01 | Nat Chip Implementation Ct Nat Applied Res Lab | Fabrication method for system-on-chip (SoC) modules |
| US20110024160A1 (en) * | 2009-07-31 | 2011-02-03 | Clifton Quan | Multi-layer microwave corrugated printed circuit board and method |
| US8242543B2 (en) * | 2009-08-26 | 2012-08-14 | Qualcomm Incorporated | Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers |
| TWI385779B (zh) * | 2009-10-28 | 2013-02-11 | Nat Chip Implementation Ct Nat Applied Res Lab | 多層系統晶片模組結構 |
| TWI406376B (zh) * | 2010-06-15 | 2013-08-21 | Powertech Technology Inc | 晶片封裝構造 |
| JP2013012685A (ja) * | 2011-06-30 | 2013-01-17 | Canon Inc | 半導体装置 |
| TWI573503B (zh) * | 2014-06-09 | 2017-03-01 | The Power Supply Path Structure of Soft Circuit Board | |
| MY192051A (en) * | 2016-12-29 | 2022-07-25 | Intel Corp | Stacked dice systems |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008496A (en) * | 1988-09-15 | 1991-04-16 | Siemens Aktiengesellschaft | Three-dimensional printed circuit board |
| US5345205A (en) * | 1990-04-05 | 1994-09-06 | General Electric Company | Compact high density interconnected microwave system |
| US5229916A (en) * | 1992-03-04 | 1993-07-20 | International Business Machines Corporation | Chip edge interconnect overlay element |
| JP2570628B2 (ja) * | 1994-09-21 | 1997-01-08 | 日本電気株式会社 | 半導体パッケージおよびその製造方法 |
| US5783870A (en) * | 1995-03-16 | 1998-07-21 | National Semiconductor Corporation | Method for connecting packages of a stacked ball grid array structure |
| JPH09275183A (ja) | 1995-11-16 | 1997-10-21 | Fujitsu Ltd | インピーダンス制御形の介挿基板と、その介挿基板の製造方法 |
| US5790380A (en) | 1995-12-15 | 1998-08-04 | International Business Machines Corporation | Method for fabricating a multiple chip module using orthogonal reorientation of connection planes |
| US6121676A (en) * | 1996-12-13 | 2000-09-19 | Tessera, Inc. | Stacked microelectronic assembly and method therefor |
| JPH10242379A (ja) | 1997-02-25 | 1998-09-11 | Hitachi Ltd | 半導体モジュール |
| US6208521B1 (en) * | 1997-05-19 | 2001-03-27 | Nitto Denko Corporation | Film carrier and laminate type mounting structure using same |
| JP3012555B2 (ja) | 1997-05-29 | 2000-02-21 | 神戸日本電気ソフトウェア株式会社 | 多面体ｉｃパッケージ |
| US6014316A (en) * | 1997-06-13 | 2000-01-11 | Irvine Sensors Corporation | IC stack utilizing BGA contacts |
| US6061245A (en) * | 1998-01-22 | 2000-05-09 | International Business Machines Corporation | Free standing, three dimensional, multi-chip, carrier package with air flow baffle |
| JP3186700B2 (ja) * | 1998-06-24 | 2001-07-11 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100304959B1 (ko) * | 1998-10-21 | 2001-09-24 | 김영환 | 칩 적층형 반도체 패키지 및 그 제조방법 |
| JP2000216330A (ja) * | 1999-01-26 | 2000-08-04 | Seiko Epson Corp | 積層型半導体装置およびその製造方法 |
-
2000
- 2000-02-02 JP JP2000025611A patent/JP3495305B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-31 US US09/773,341 patent/US6504244B2/en not_active Expired - Fee Related
- 2001-02-01 SG SG200100549A patent/SG96600A1/en unknown
- 2001-02-02 TW TW090102304A patent/TW497184B/zh not_active IP Right Cessation
- 2001-02-02 EP EP01102422A patent/EP1122777A2/en not_active Withdrawn
- 2001-02-02 KR KR10-2001-0005061A patent/KR100382863B1/ko not_active IP Right Cessation
- 2001-02-02 CN CN01102460A patent/CN1319890A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001217385A (ja) | 2001-08-10 |
| SG96600A1 (en) | 2003-06-16 |
| US6504244B2 (en) | 2003-01-07 |
| CN1319890A (zh) | 2001-10-31 |
| KR100382863B1 (ko) | 2003-05-09 |
| EP1122777A2 (en) | 2001-08-08 |
| TW497184B (en) | 2002-08-01 |
| KR20010078288A (ko) | 2001-08-20 |
| US20010010396A1 (en) | 2001-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3495305B2 (ja) | 半導体装置及び半導体モジュール | |
| US6441476B1 (en) | Flexible tape carrier with external terminals formed on interposers | |
| US9281295B2 (en) | Embedded heat spreader for package with multiple microelectronic elements and face-down connection | |
| US8338963B2 (en) | Multiple die face-down stacking for two or more die | |
| JP5639052B2 (ja) | ウェハレベルでの縁部の積重ね | |
| US6208521B1 (en) | Film carrier and laminate type mounting structure using same | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| US7732912B2 (en) | Semiconductor chip packages and assemblies with chip carrier units | |
| US9437579B2 (en) | Multiple die face-down stacking for two or more die | |
| JP5547893B2 (ja) | 積層型マイクロエレクトロニクスパッケージ | |
| JP3483280B2 (ja) | 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント | |
| JP3611957B2 (ja) | 積層型実装体 | |
| JP4183070B2 (ja) | マルチチップモジュール | |
| JP2001177049A (ja) | 半導体装置及びｉｃカード | |
| JP4083376B2 (ja) | 半導体モジュール | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JPH09107067A (ja) | 半導体装置 | |
| JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
| JP3855627B2 (ja) | 半導体装置及び電子装置ならびにその製造方法 | |
| JP2015523742A (ja) | ２以上のダイにおける複数ダイ・フェースダウン・スタッキング | |
| JP2001177041A (ja) | マルチチップパッケージ、半導体装置、および電子機器、並びにそれらの製造方法 | |
| JP2003163327A (ja) | 半導体チップ、半導体ウェーハ、そのダイシング方法、及び積層型半導体装置 | |
| WO2006030662A1 (ja) | 半導体装置およびその製造方法 | |
| JPH06151690A (ja) | 多層リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |