JPH09275183A - インピーダンス制御形の介挿基板と、その介挿基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、構造の複雑化と、実装空間の占有
の増加を伴うことなくバイパスキャパシタを集積回路チ
ップの近くに設ける介挿基板の提供を目的とする。 【解決手段】 本発明の介挿基板は、実質的に互いに隔
離された電源路とインピーダンス制御形信号路とからな
る。電源は剛性部分を介して供給され、信号は、介挿基
板の上面から下面に通じる薄膜可撓性接続部を介して供
給される。バイパスキャパシタは、集積回路チップの非
常に近くに置かれるよう、介挿基板に組み込まれ、電源
に接続される。介挿基板は、ビアが形成された剛性基板
上に信号路を有する多層薄膜構造を形成し、二つの端部
を残して基板の中央部を除去し、ビアが接続されるよう
端部を折り曲げ、接合することにより形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路デバイス
のパッケージングに係り、特に、集積回路チップをマル
チチップモジュールに実装するための介挿基板及びその
介挿基板の製造方法に関する。

【０００２】

【従来の技術】非常に多数の電子部品により構成される
集積回路チップは、現在、至るところで使用されてい
る。コンピューティングのあらゆるレベルで使用される
中央処理装置から、種々のタイプの機器及び機械を制御
するため使用される高度に専用化されたコントローラま
で、あらゆる種類の電子デバイス及び部品が集積回路チ
ップとして日常的に利用される。最初の集積回路チップ
の導入以来、シングルチップに含まれるデバイスの個数
が非常に増加するのに伴って、チップ上に形成された個
々の電子部品の寸法は対応して著しく縮小した。デバイ
ス形状は、一般的に１ミクロンのオーダーの線幅を有す
るようになっているので、個々の集積回路チップは、通
常、１００万個を超える電子部品を収容する。デバイス
密度は更に上昇することが予測される。

【０００３】殆どのタイプの集積回路チップの場合に、
装置の複雑さの増大と、装置の寸法の縮小に起因して、
チップと周辺装置の間の相互連結の形成の複雑さが著し
く増大する。コンピュータのような多くの装置は、多数
の別々の集積回路チップを利用する。例えば、コンピュ
ータは、少なくとも１個の中央処理装置チップと、多数
のメモリチップと、コントローラチップと、入力／出力
装置チップ等を有する。通常、各チップは、印刷回路基
板、例えば、コンピュータのマザーボードに接続された
別個のパッケージ内に実装される。マザーボードは、チ
ップに電力を供給し、ボード上のチップと種々の入力／
出力装置の間に信号経路を提供する。

【０００４】しかし、電子デバイスが実際的な数のチッ
プを利用する場合に、各チップを別々にパッケージング
すると、全てのチップを相互連結するため必要とされる
印刷回路基板の総面積が著しく増加する。更に、デバイ
スの速度が上昇すると共に、個々の部品の間の距離は徐
々に重要な要因になってくるので、殆どの応用におい
て、システムに使用された集積回路チップ間の信号経路
を最小限に抑えることが重要である。

【０００５】上記の問題を解決するため、多数のデバイ
ス製造者は、「マルチチップモジュール」、即ち、複数
の個別の集積回路チップを収容するパッケージを使用し
始めている。典型的なマルチチップモジュールには、集
積回路チップを周辺装置に相互連結する手段だけではな
く、モジュール内の集積回路チップを相互連結する手段
が組み込まれる。マルチチップモジュールの開発の歴史
の説明を含むマルチチップモジュールの一般的な入門
は、ディー エー ドーン他編による“マルチチップモ
ジュール技術及び代替技術、基礎編”、ヴァン ノスト
ランド レインホールド、１９９３年刊行に記載されて
いる。マルチチップモジュールは、モジュール内のチッ
プ間の距離を短縮することにより集積回路チップを収容
するため必要とされる全体の空間を著しく縮小し、高速
デバイス動作を促進する。

【０００６】最初のマルチチップモジュールは２次元で
あり、即ち、パッケージに収容された全ての集積回路チ
ップが平面状の基板に実装された。次に、３次元マルチ
チップモジュールが開発され、単一のパッケージ内に収
容し得る集積回路チップの密度は、更に増加された。し
かし、多数の高密度チップを非常に近づけて配置するこ
とにより、電力供給と、チップとチップの間の信号伝送
の作業は非常に複雑化する。３次元配列に関係した複雑
化の要因の観点から、２次元マルチチップ配列は、依然
として、最も一般的に使用されるマルチチップモジュー
ルの形式である。

【０００７】マルチチップモジュール内の電力供給と信
号伝送の処理のため、二つの重要なな基板技術が開発さ
れた。初期のマルチチップモジュール設計は、共焼成さ
れたセラミック基板技術を利用した。近年の傾向は、薄
膜基板技術に移っている。薄膜層とセラミック層の両方
を使用するハイブリッドチップモジュールを生成するた
め二つの技術が組み合わされる場合もある。全てのマル
チチップモジュール設計において、複数の集積回路チッ
プが、電力供給、チップの相互連結、及び、チップと周
辺装置の接続のため必要とされる信号線及び電力線を含
む多層基板に接続される。必要な数の相互連結を形成す
るため、上記の基板は多層化され、場合によっては数十
の個別の層を含む。例えば、初期のセラミック基板技術
の場合に、３５の個別の層がマルチチップ基板に利用さ
れた。しかし、信号線が相互に非常に近づけられ、か
つ、信号線が電力線に非常に近づけられて配置されるこ
とにより、問題が生じる。基板材料の誘電率は上記の問
題を解決（又は発生）する際に重要な役割を果たす。セ
ラミック技術が好まれない理由の一つは、典型的に基板
材料として使用されるセラミック材料には高誘電率が関
係することに起因する。ポリイミド又は他の重合体のよ
うな材料からなる薄膜基板は、その材料の誘電特性が非
常に好ましいという点に多少起因して、より広く普及し
始めた。更に、ポリイミドと共に使用される処理技術に
よって、より微細な構造の作成が可能になるので、高い
デバイス密度への適合がより容易に行われる。

【０００８】

【発明が解決しようとする課題】周知の如く、マルチチ
ップモジュール内の集積回路チップの極めて近くにバイ
パスキャパシタを提供することが重要であり、かつ、望
ましい。このような容量の必要性は、デバイスのスイッ
チング速度が上昇すると共に増大する。ある設計の場合
に、マルチチップモジュール基板内にキャパシタ極板を
形成することにより、バイパスキャパシタが多層マルチ
チップモジュール基板に組み込まれる。この技術は、多
層基板を更に複雑化し、製造の歩留りを低下させる。別
の解決法は、マルチチップモジュール基板の表面に別個
の構成部品としてキャパシタを実装することである。し
かし、上記の配置は、マルチチップモジュールの基板上
の貴重な“占有面積”又は占有空間を使い尽くし、上記
のキャパシタが必要とされる程度に集積回路チップに近
づけられないという欠点がある。

【０００９】本発明は、大きい多層マルチチップモジュ
ール基板と集積回路チップの間にある介挿基板と呼ばれ
る基板を使用することにより、上記問題を解決する。埋
め込み形キャパシタを組み込む場合がある上記の介挿基
板は、マルチチップモジュール基板に実装され、集積回
路チップが介挿基板に実装される。かかる配置により、
バイパスキャパシタを集積回路チップに非常に近づける
ことが可能であり、かつ、マルチチップモジュール全体
のモジュール性が向上し、これにより、装置全体の歩留
りが低下し、製造コストが削減される。介挿基板は、別
個に製造され、マルチチップモジュールに組み込む前に
試験される。この点は特に重要である。その理由は、キ
ャパシタ構造が、極板の非常に狭い間隔と、ピンホール
の欠陥、或いは、極板間の薄い誘電性層の電気的短絡又
はリークの他の原因の可能性とに起因して、最も欠陥の
ある可能性が高い構成部品の一つであるためである。欠
陥のあるキャパシタがマルチチップモジュール基板に組
み込まれ、かつ、基板の製作が終了するまでその欠陥が
見つからなかった場合に、極めて重大な損害が生じる。

【００１０】従来、マルチチップモジュール基板と集積
回路チップの間の熱膨張率の差を適応させるため、介挿
基板が使用されている。高速デバイス動作は、集積回路
チップと、チップからチップにデータを伝達する信号線
との間のインピーダンス整合のため、屡々、集積回路チ
ップの非常に近くに設けられた終端抵抗の使用を必要と
する。従来技術において提案されているように、厳密な
インピーダンス整合は、電力輸送を増加させ、信号の反
射と関係した問題を回避する。信号線のインピーダンス
を制御することも同様に重要である。

【００１１】マルチチップモジュールに集積回路チップ
をパッケージングする通例の手段に関する別の問題は、
チップに電力を分配するため使用される手段である。こ
の問題の一面は、チップからチップに信号を伝達するた
め利用される同一の基板を通る電力線の経路の決定であ
る。通例のマルチチップモジュールに使用される基板の
薄さのため、かなり高いインピーダンスを有する集積回
路チップへの電力供給が生じる点も同程度に重要であ
る。上記の高インピーダンスは、不所望のノイズ、電力
損失及び過剰な熱エネルギーの生成を生じる。同じ問題
が介挿基板を通る電力線及び信号線の経路を定める場合
にも言える。

【００１２】従って、本発明の目的は、バイパスキャパ
シタを組み込むマルチチップモジュール基板に集積回路
チップを連結する際に使用する介挿基板を提供すること
である。本発明の他の目的は、終端抵抗を組み込む上記
の介挿基板を提供することである。

【００１３】本発明の他の目的は、マルチチップモジュ
ール基板から集積回路チップに信号を伝達するインピー
ダンス制御形の信号路を与える介挿基板を提供すること
である。本発明の他の目的は、マルチチップモジュール
基板から集積回路チップまでの信号線路を電力線路から
実質的に隔離する介挿基板を提供することである。

【００１４】本発明の他の目的は、上記の特徴を有する
介挿基板を妥当な値段で製造する方法を提供することで
ある。本発明の他の目的は、介挿基板を組み込み得る分
離した電力プレートを設けることにより、電力線の電圧
降下を低減させることである。

【００１５】

【課題を解決するための手段】本発明の上記の目的及び
他の目的は、添付図面を参照して以下の説明を読むこと
により当業者に明らかになる。上記本発明の目的は、集
積回路チップをマルチチップモジュールに実装するため
設計された介挿基板において実現される。概略的に言う
と、本発明の介挿基板は、マルチチップモジュールから
集積回路チップに電力を供給する電力分配手段と、マル
チチップモジュールから集積回路チップに信号を供給す
るインピーダンス制御形の信号路手段とからなり、電力
分配手段とインピーダンス制御形の信号路手段は実質的
に相互に隔離される。

【００１６】本発明の一実施例によれば、上記の介挿基
板又は介挿部は、一体的に接合された２個の剛性部分
と、信号が剛性介挿部の本体の中を通らないように介挿
部の上面と下面の間に通じる薄膜可撓性接続部とからな
る。好ましくは、介挿部の電力分配手段は一体的なバイ
パスキャパシタを組み込む。信号路手段は終端抵抗を更
に有する。好ましい一実施例において、信号路のインピ
ーダンスは、可撓性接続部内のストリップ線構造を用い
て制御される。電力分配手段は剛性部分を通して形成さ
れたビアにより構成され、或いは、分離した電力プレー
トが使用されるモジュールの場合には、適当な厚さの電
力線が電力プレート上に直接的に形成され、電力プレー
ト内の薄膜層の上にあるビアを介して必要に応じてチッ
プに送られる。

【００１７】本発明の一実施例の介挿基板は、上記マル
チチップモジュール基板に取付けるための第１の面と、
上記集積回路チップを収容するための第２の面を有する
剛性部材と、上記第１の面に一方の端で取付けられ、上
記第２の面にもう一方の端で取付けられた可撓性のイン
ピーダンス制御形の薄膜接続部とを更に有し、上記電力
は上記第１の面から上記第２の面に上記剛性部材を介し
て供給され、上記信号は、上記剛性部材の本体部の中を
通ることなく、上記可撓性のインピーダンス制御形の接
続部を介して供給される。

【００１８】上記の実施例において、上記電力分配手段
に接続された一体的なバイパスキャパシタを更に設けら
れる。或いは、上記信号路手段に接続された一体的な終
端抵抗が設けられる。上記インピーダンスの制御された
信号路手段はストリップ線よりなる。本発明の好ましい
一実施例において、上記剛性部材は第１の部分及び第２
の部分からなり、上記電力分配手段は、上記第１の部分
及び上記第２の部分の中を通して形成された複数のビア
からなり、上記第１の部分及び上記第２の部分は、上記
第１の部分に形成された上記ビアの端を上記第２の部分
に形成された上記ビアの端と相互連結することにより一
体的に接合される。

【００１９】上記可撓性接続部は、第１の導電性層と、
上記第１の導電性層の上に形成された第１の誘電性層
と、該第１の誘電性層の上に形成された複数の等間隔に
離れた実質的に平行な信号線からなる第２の導電性層
と、該第２の導電性層の上に形成された第２の誘電性層
と、上記第２の誘電性層の上に形成された第３の導電性
層とにより構成される。上記ビアは半田バンプにより接
合される。或いは、上記ビアはワイヤ相互連結により接
合される。

【００２０】本発明の介挿部を製造する方法は、２個の
実質的に同一平面状の大きい面を有するベース基板を設
ける段階と、上記ベース基板の端の領域に複数のビアを
形成する段階と、上記ベース基板の一方の大きい面上
に、上記基板の面全体に延在する複数の信号路からなる
薄膜構造をなす多層薄膜信号路接続部を形成する段階
と、可撓性接続部により接合された２個の剛性部分を形
成するよう上記基板の中間の領域を除去する段階と、上
記２個の剛性部分に形成されたビアを結合するため、得
られた構造を折り曲げ、上記剛性部分を接合する段階と
からなる。

【００２１】本発明の集積回路チップをマルチチップモ
ジュール基板に結合する介挿基板は、同一平面にある第
１の面及び第２の面を有し、上記第１の面と上記第２の
面の間の電気接続が得られる複数のビアが中に形成され
た第１の剛性部材と、同一平面にある第１の面及び第２
の面を有し、上記第１の面と上記第２の面の間の電気接
続が得られる複数のビアが中に形成された第２の剛性部
材とからなり、上記第２の剛性部材の上記第１の面は、
上記第１の剛性部材の上記第１の面に取付けられ、上記
第１の剛性部材の上記第２の面が上記第２の剛性部材の
上記第２の面に電気接続されるように、電気接続が上記
第１及び第２の各剛性部材のビアの間に作成され、上記
第１の剛性部材の上記第２の面の上に形成され、極板が
少なくとも何本かの上記ビアに電気接続されたバイパス
キャパシタと、両側の端を連結する複数の信号路を含
み、一方の端が上記第１の剛性部材の上記第２の面に取
付けられ、もう一方の端が上記第２の剛性部材の上記第
２の面に取り付けられたインピーダンス制御形の可撓性
接続部とが設けられる。

【００２２】上記介挿基板は、上記第１及び第２の剛性
部材の中の一方の面の上に形成され、上記信号路の中の
一つに電気接続された終端抵抗を更に有する。上記可撓
性接続部は、複数のポリイミド層及び金属層からなる薄
膜多層構造により構成される。或いは、上記可撓性接続
部は、複数のベンゾシクロブテン層及び金属層からなる
薄膜多層構造により構成される。上記第１及び第２の剛
性部材は、シリコン又はセラミックである請求項１０記
載の介挿基板。

【００２３】本発明の集積回路チップをマルチチップモ
ジュールに実装する介挿基板を製造する方法は、本体部
と実質的に同一平面にある２個の第１及び第２の大きい
面とからなり、第１の端の領域と、第２の端の領域と、
上記第１の端の領域と上記第２の端の領域の間の中間領
域とを有するベース基板を設ける段階と、上記基板の上
記第１の端及び第２の端の各領域に、上記基板の上記第
１の面を上記第２の面に電気接続する複数のビアを形成
する段階と、上記基板の上記大きい面の一方の上に、各
層の夫々の厚さで可撓性がある第１の導電性層と、上記
第１の導電性層の上に形成された第１の誘電性層と、上
記第１の誘電性層の上に形成され、第１の領域から第２
の領域に延在する複数の信号路からなるパターン処理さ
れた第２の導電性層と、上記第２の導電性層の上に形成
された第２の誘電性層と、上記第２の誘電性層の上に形
成された第３の導電性層とにより構成された多層薄膜信
号路接続部を形成する段階と、上記基板の上記中間領域
を除去する段階と、各領域のビアが電気接続されるよう
に、得られた多層構造を折り曲げ、上記第１の端の領域
を上記第２の領域に接合する段階とからなる。

【００２４】本発明の一実施例によれば、上記方法は、
上記基板の上記第１及び第２の端の領域の一方の上にバ
イパスキャパシタを形成する段階を更に有する。或い
は、上記方法は、上記基板の上記第１及び第２の端の領
域の一方の上に終端抵抗を形成する段階を更に有する。
上記薄膜信号路接続部を形成する段階は、上記基板のビ
アを上記多層構造の表面と接続し、上記多層構造の本体
部内の信号路を上記多層構造の表面と接続するため、上
記多層構造の端の領域にビアを形成する段階を更に有す
る。

【００２５】上記基板の上記第１の端の領域を上記第２
の端の領域に接合する段階は、その上に形成された半田
バンプを接合する段階からなる。上記方法は、上記多層
構造の反対側の上記基板の上記大きい面の一方の領域上
の上記ビアの端から延在するワイヤ相互連結部を形成す
る段階を更に有し、上記基板の上記第１の端の領域を上
記第２の端の領域に接合する段階は、上記ワイヤ相互連
結部を上記基板のもう一方の領域上のビアの端に取付け
る段階からなる。

【００２６】本発明の複数の集積回路チップを収容し、
上記チップから、複数の信号線が形成された信号モジュ
ール基板に信号を供給する電力プレートは、集積回路チ
ップが実装され、集積回路チップへの接続用の複数の第
１の相互連結部からなる複数の第１の基板部と、上記第
１の基板部に電力を供給する複数の電力線と、上記第１
の基板部の下にあり、上記信号モジュールの信号線への
接続用の複数の第２の相互連結部を含む複数の第２の基
板部とを有する基板と、上記第１の基板部の上記第１の
相互連結部を上記第２の基板部の上記第２の相互連結部
に相互連結する複数の可撓性薄膜接続部とからなる。

【００２７】本発明の一実施例によれば、上記基板は、
第１の基板部の隣にある複数の開口部よりなり、少なく
とも１個の開口部は中を通る薄膜接続部を有する。上記
薄膜接続部は、上記第１及び第２の相互連結部と一体的
に形成される。上記電力線は、上記第１の基板部を通っ
て延在するビアにより上記チップに接続される。上記第
２の基板部は、上記電力プレートから上記第２の基板部
の形を作り、上記第２の基板部を上記第１の基板部の下
に折り曲げ、上記電力プレートに開口部を形成すること
により形成される。上記電力線にバイパスキャパシタを
与える容量性層が、上記第１の基板部の上記第１の相互
連結部と上記チップの間の上記基板の上に形成される。

【００２８】本発明の集積回路チップ用マルチチップモ
ジュールは、ａ）集積回路チップを相互連結する第１の
複数の信号線が上に形成された信号モジュールと、 ｂ）上記集積回路チップに給電する複数の電力線を有す
る基板からなる電力プレートと、 ｃ）取付けられた集積回路チップに接続されるべく適合
された複数の第２の信号線が上に形成された上記基板の
第１の基板部と、上記第１の基板部の下にあり、上記信
号モジュール上に形成された上記第１の信号線に接続さ
れるべく適合された複数の第３の信号線が上に形成され
た第２の基板部と、上記第１の基板部の上記第２の信号
線と上記第２の基板部の上記第３の信号線を相互連結す
る複数の可撓性のインピーダンス制御形の薄膜接続部と
からなり、上記信号モジュールの上記第１の信号線を上
記集積回路チップに接続する手段とにより構成され、 ｄ）上記電力プレートと上記信号モジュールは、上記第
２の基板部により互いに遠ざけられる。

【００２９】上記電力プレートの上記基板は、上記電力
プレートの第１の基板部に隣接する複数の開口部を有
し、少なくとも一つの上記開口部は、中を通る薄膜接続
部を有し、上記信号モジュールと電力プレートの組を相
互に積層し、実質的に上記電力プレート内の上記開口部
を通して延在する介挿部によって上記信号モジュールを
互いに遠ざけることにより多層化される。

【００３０】上記第２の基板部は、上記電力ブレートか
ら上記第２の基板部の形を作り、上記第２の基板部を上
記第１の基板部の下に折り曲げ、上記電力プレートに上
記開口を形成することにより形成される。本発明の集積
回路チップの収容基板を形成する方法は、ａ）第１の部
分と、少なくとも第１、第２及び第３の隣接部からなる
複数の第２の部分を有する基板を設ける段階と、 ｂ）上記第１の部分と上記第２の部分の上記第３の隣接
部の上に電力線を形成する段階と、 ｃ）上記第１の隣接部と上記第２の隣接部の間で上記第
２の隣接部に亘って横切る少なくとも１本の信号線を有
する第２の各部分に、信号線の可撓性層を形成する段階
と、 ｄ）上記第２の隣接部の下にある上記基板の部分を除去
する段階と、 ｅ）上記第１の隣接部を対応する第３の隣接部の下にあ
る反対の位置に折り曲げる段階とからなる。

【００３１】上記電力プレートの上記第１の部分の上記
電力線は、上記基板に関し上記信号線の反対側に形成さ
れる。本発明の集積回路チップを印刷回路基板に接続す
る集積回路チップ介挿部は、 ａ）第１の実質的に方形状の中央部分と、上記中央部分
から離れた第２の部分とを有する基板と、 ｂ）上記基板の上に形成され、上記中央部分と上記第２
の部分を柔軟に相互連結する可撓性信号線層とからな
り、 ｃ）上記第２の部分は、上記中央部分に対し垂直方向の
隣接した位置に折り曲げられ、 ｄ）上記第２の部分は、上記中央部分の隣接した側面の
近くに設けられた側面を含む。

【００３２】上記第２の部分は三角形状である。上記介
挿部には、４個の三角形状の第２の部分がある。上記第
２の部分は実質的に方形状である。上記中央部分と、上
記折り曲げられた第２の部分の間に挿入されたアライメ
ントフレームが更に設けられる。上記アライメントフレ
ームは、折り曲げられるときのアライメントのため上記
第２の部分が接する肩部を含む。上記第２の部分は上記
信号線層の上記信号線に電気接続された接触パッドを有
し、上記接触パッドが上記第２の部分の表面に実質的に
平行に延在する導電性ワイヤにより集積回路チップに接
続されるよう適合する。

【００３３】本発明の介挿部は、上面及び底面を有する
１次基板と、上記１次基板からギャップ分だけ遠ざけら
れ、上面及び底面を有する少なくとも１個の２次基板
と、上記１次及び２次基板の上記上面に取付けられ、各
２次基板と上記１次基板の間に通じる複数の電気信号線
を有する可撓性層と、上記１次基板の上記底面の反対側
にある上面と、上記の各２次基板の底面が取付けられた
底面を有するフレームとからなる。

【００３４】上記フレームは、上記フレームの底面に設
けられ、上記２次基板の取付けを調整するアライメント
肩部を更に有する。上記１次基板は方形状の形を有し、
少なくとも２個の２次基板は方形状の形を有する。上記
の少なくとも２個の２次基板は、上面に設けられ、集積
回路チップに通じる電気接続パッドを有する。上記２次
基板は、集積回路チップを取付けることができる上記フ
レームの上記底面の領域が露出されるように互いに遠ざ
けて設けられ、上記２次基板の上に設けられ、上記信号
線に電気接続され、ワイヤボンド接続を受容し得る相互
連結部を更に有する。上記１次基板の底面は、上記フレ
ームの上面に取付けられる。

【００３５】

【発明の実施の形態】本発明は、集積回路チップを基板
上に実装し、特に、集積回路チップをマルチチップモジ
ュール基板に実装するため有用な介挿基板に向けられ
る。本発明は、１個だけのチップを基板に実装するため
使用される介挿部の文脈で説明されるが、本発明の介挿
基板が２個以上のチップを基板に実装するため使用され
得ることは当業者により認められる。同様に、本発明
は、集積回路チップをマルチチップモジュール基板に実
装する文脈で説明されているが、本発明が他のタイプの
電子デバイス及び他のタイプの基板と共に使用されるこ
とは当業者によって認められる。

【００３６】介挿基板は、多数の理由、主として、集積
回路チップの非常に近くにバイパスキャパシタ及び終端
抵抗を設け、集積回路チップの熱膨張率（ＣＴＥ）と集
積回路チップが実装された基板の熱膨張率の間の不一致
を軽減するため使用される。上記の如く、介挿基板にバ
イパスキャパシタ及び終端抵抗を形成することにより、
バイパスキャパシタ及び終端抵抗が集積回路チップの非
常に近くに置かれるだけではなく、バイパスキャパシタ
及び終端抵抗が介挿基板に形成されない場合に、それら
を組み込む必要があるマルチチップモジュール基板の複
雑さが軽減される。

【００３７】図１には本発明の一実施例による介挿基板
１０が示される。図１に示された集積回路チップ２０
は、複数のワイヤ相互連結を用いてフリップチップ形式
で介挿基板１０に実装される。介挿基板１０は、基板に
未だ実装されていないが、実装の目的のための複数の半
田バンプ１５と共に示される。本発明の目的のため、チ
ップ２０を基板１０上に実装し、基板１０をマルチチッ
プモジュールに実装する任意の方法が使用される。フリ
ップチップ形式の実装は、集積回路と介挿部の間に最高
の接続密度を与えるので、一般的に好ましい。半田バン
プ及びワイヤ相互連結は、一般的にフリップチップ形式
の接合の際に、最大の接続密度を与えるワイヤ相互連結
と共に使用される。

【００３８】参考のため引用され、米国特許第５，３３
４，８０４号として許可された「集積回路チップを基板
に接続するためのワイヤ相互連結構造」という名称の米
国特許出願第０７／９７７，５７１号明細書には、集積
回路チップを基板に接続するための独特のワイヤ相互連
結構造及びその製造方法が記載されている。ワイヤ接続
構造の技術は非常に高密度かつ高信頼性の相互連結を提
供することが明らかにされているので、現在、本発明と
共に使用する相互連結として、ワイヤ接続構造が好まし
いと考えられる。本発明の介挿基板によれば、全てのワ
イヤ相互連結を介挿部上に製造することが可能になる。
介挿部が無い場合、ワイヤ相互連結は、マルチチップモ
ジュール基板又はチップ自体の何れかの上に製作される
必要がある。何れの場合でも、ワイヤ相互連結が製作さ
れた構造に損傷を与える危険性がある。本発明の介挿基
板は、集積回路チップ又はマルチチップモジュール基板
のように高価ではないので、欠陥のあるワイヤ相互連結
の製作に関係した費用が削減される。

【００３９】好ましい一実施例において、介挿部１０は
２個の実質的に同一の剛性部分３０及び４０からなり、
各剛性部分は、その中を通じる複数のビアを含む（図７
を参照のこと）。部分４０は、ワイヤ相互連結又は半田
バンプのような相互連結部３５を用いて部分３０に取付
けられる。電気経路が部分３０の下面から部分４０の上
面まで介挿部１０の中に作成されるように、相互連結部
３５は部分３０の各ビアの一端を対応する部分４０のビ
アの端と接続する。以下、詳細に説明するように、上記
の剛性部分を通る電気経路は、本発明の電力分配手段を
形成し、マルチチップモジュール基板から集積回路チッ
プに電源電圧及び接地基準を伝達するため使用される。

【００４０】以下、詳細に説明される分離した可撓性接
続部５０は、剛性部分４０の上面と剛性部分３０の下面
に取付けられ、それらの間に結合を形成する。可撓性接
続部５０は、介挿部１０の上面と下面の間にインピーダ
ンス制御された信号路を与え、これにより、信号路を電
力分配手段から隔離する。相互連結部２５及び１５の中
の幾つかは、可撓性接続部５０を集積回路チップ２０及
びマルチチップモジュール基板に夫々電気接続するため
使用される。残りの相互連結部２５及び１５は、集積回
路チップを電力分配手段に電気接続するため使用され
る。かくして、本発明によれば、電力は、剛性部分３０
及び４０からなる介挿基板を通して供給され、一方、信
号路は可撓性接続部を通る経路が定められる。電力分配
手段を信号路手段から隔離することにより、クロストー
クの問題が実質的に除去され、基板の構造が簡単化さ
れ、信号路インピーダンスの制御が促進される。その
上、直接的な低インピーダンス電源路と、インピーダン
スの制御された信号線路が得られる。

【００４１】

【実施例】図３及び図７を参照して説明されるように、
少なくとも１個のバイパスキャパシタが剛性部分の一方
又は両方に形成され、電力分配系統に接続される。同様
に、終端抵抗が剛性部品の表面に形成され、信号路に接
続される。薄膜抵抗が好ましくは薄膜構造の上部に製作
される。抵抗の安定化温度が薄膜構造を劣化させないよ
うに、抵抗材料を選択する必要がある。典型的に３５０
°Ｃよりも低い安定化温度を有するニクロム線抵抗が使
用される。

【００４２】図２乃至６を参照するに、本発明の介挿基
板を製造する方法が示される。図２は、本発明の介挿基
板を製作するため使用される剛性基板２００の断面図で
ある。基板は、同一平面状の大きい表面を得るため、ラ
ップ仕上げ、化学／機械研磨、或いは、他の処理がなさ
れ、２個の端部２３０及び２４０が得られる。複数のビ
ア２３５が端部２３０に形成され、対応する複数のビア
２４５が端部２４０に形成される。図２に示されるよう
に、剛性基板２００の中央領域２０５は部分的に除去さ
れる。この段階で剛性基板２００の中央領域２０５の全
てを除去する必要はない。次に、剛性基板の中央領域の
全体が除去され、特に、セラミック製の基板の場合に
は、処理の進行と共に基板上に形成される構造に損傷を
与える危険性が最小限に抑えられるので、初期に部分的
な除去を行う方が好ましい。

【００４３】基板２００は、セラミック又はシリコンの
ような適当な剛性材料であれば特に限定されない。セラ
ミックとシリコンの両方は、電子産業において広範に使
用され、それらに関係した処理技術が十分に開発されて
いる。セラミック材料が使用される場合に、ビア孔が押
し抜き又はレーザー穿孔され、次いで、従来より提案さ
れている導電性材料で充填される。シリコン製基板が使
用されたとき、スパッタリング処理、メッキ処理又はＣ
ＶＤ（気相成長法）／ＭＯＣＶＤ（有機金属気相成長
法）堆積のような標準的な金属被覆処理を用いて充填さ
れる基板の孔を形成するため、上記の方法に加えて、標
準的なパターン化されたエッチング処理技術が使用され
る。

【００４４】図３には、介挿基板の一部、主として、後
の製造段階における端の領域又は端部２４０が示され
る。この段階で、キャパシタ構造２６０が端部２４０の
上面に形成され、ビア２４５に接続される。本発明と共
に使用するのに適当なキャパシタ構造が図７により詳細
に示され、図７を参照して説明される。標準的な薄膜技
術がキャパシタ構造２６０を形成するため使用される。
付加的なバイパスキャパシタが必要とされるならば、同
様のキャパシタを端部２４０の上面及び両方の端部の下
面に形成すればよい。同様に、キャパシタ構造２６０
は、キャパシタ極板の表面積、従って、容量を増加させ
るため、多極板構造により構成される。キャパシタ構造
２６０の一方のキャパシタ極板は、接地基準を供給する
ビアに電気接続され、別の極板は各電源電圧を供給する
ビアに電気接続される。随意的に、キャパシタ構造２６
０は、埋め込み形終端抵抗を含む場合があり、或いは、
上記の抵抗は、以下の薄膜接続部２５０の内部、好まし
くは、端部の上部に形成される。図示されたキャパシタ
構造は、可撓性接続部２５０から分離しているが（図４
を参照のこと）、図７に示されるように接続部内に一体
化されてもよい。しかし、別々のキャパシタの形成によ
り、キャパシタの試験が可能になり、更なる処理の前に
欠陥のあるキャパシタの分離が行われる。

【００４５】図４には、多層薄膜接続部２５０を形成す
る次の製造段階が示される。接続部２５０は、実質的
に、剛性基板２００の中央領域２０５を含む剛性基板２
００の全体に亘って延在し、マルチチップモジュール基
板から集積回路チップにデータ信号を結合させる信号路
を含む。接続部２５０の端には、ビア２４５及び２３５
を接続部の上面と電気的に接続するビアがある（図７を
参照のこと）。接続部２５０を形成するため選択された
材料は、使用された厚さで可撓性がある。好ましい実施
例において、接続部２５０は、ポリイミド、又は、ベン
ゾシクロブテンのような他の適当な有機重合体からなる
層と、銅又は金のような導電性材料からなるパターン処
理された層の交互の層により構成される。好ましくは、
銅の層は、ポリイミドへの粘着を促進するクロム又は他
の材料で被覆される。以下、より詳細に説明するよう
に、層は、制御されたインピーダンスを有する信号路を
与えるよう構造化される。適当な銅及びポリイミドの層
を形成、パターン処理する方法は、当業者に周知であ
り、説明を行う必要はない。

【００４６】図５において、相互連結部２８０及び２９
０が、夫々、接続部２５０の上面及び基板端部２４０の
下面に付着される。例示の目的のため、相互連結部２８
０はワイヤ相互連結として示され、相互連結部２９０は
半田バンプとして示される。図示されたワイヤ相互連結
を作成する方法は、上記の米国特許第５，３３４，８０
４号明細書に記載されている。例示の目的のため、図に
は、その例に限定されることのない個数の相互連結部２
８０及び２９０しか示されていないが、多層薄膜接続部
の上面にある相互連結部２８０の個数は、基板端部領域
２４０の下面にある相互連結部２９０の個数よりも多
い。その理由は、相互連結部２９０が電源電位及び接地
電位をチップに供給するためだけに使用されるのに対
し、相互連結部２８０は、電源電位及び接地電位を供給
すると共に、経路が剛性基板の中を通らない信号線のた
めに使用されるからである。

【００４７】図６において、剛性基板２００の中央領域
２０５の残部は、エッチング処理、レーザー溶融、サン
ドブラスト処理又は平削りにより除去され、端部２４０
と端部２３０の間に接続部２５０だけが残される。接続
部２５０は可撓性があるので、２個の残りの剛性部分２
３０及び２４０の下部が相互連結部２９０を用いて接合
されるように、この構造を折り曲げることが可能であ
る。折り曲げ及び接合の後に得られた構造が図１に示さ
れる。

【００４８】図７には、多層可撓性接続部５０と、上記
のキャパシタ構造が詳細に示される。剛性部分２４０の
一部は２本のビア２４５及び２４５’と共に示され、各
ビアは、部分２４０の二つの面の間に導電性経路を与え
る。接着パッド３４１、３４２、３４１’及び３４２’
は、夫々のビアの端で剛性部分の対向した面上に形成さ
れる。

【００４９】第１の誘電性層３０１は剛性部分２４０の
上に堆積され、誘電性層を介して接着パッド３４１及び
３４１’に電気接続する各ビア孔を形成するためパター
ンエッチング処理される。ビア孔は、ビア３４４及び３
４４’の一部を形成するため導電性材料で充填され、第
１のパターン処理された導電性層３０２が第１の誘電性
層の上に堆積される。導電性層３０２は、キャパシタ構
造の一方の極板を形成し、電源電圧電位を伝達するため
使用されるビア２４５及び３４４に電気接続される。接
地基準電位を伝達するビア３４４’は、図示されるよう
に、導電性層３０２から電気的に絶縁される。

【００５０】次に、第２の誘電性層３０３が導電性層３
０２の上に堆積され、適当な場所にビア孔を作成するた
め、パターンエッチング処理される。図７の実施例にお
いて、誘電性層３０３は剛性基板の全領域に亘って延在
し、かくして、上記の如く、基板の中央領域が除去され
たとき、可撓性接続部５０の下部層を形成する。第２の
導電性層３０４は、次に、第２の誘電性層３０３上に堆
積され、ビア３４４から隔離されるようパターンエッチ
ング処理される。同図に示されているように、キャパシ
タ構造の第２の極板としての機能を行う導電性層３０４
は、接地基準電位を伝達するビア２４５’及び３４４’
に電気接続される。導電性層３０４は、剛性基板の全体
に延在し、インピーダンス制御形の可撓性接続部５０の
一部を形成し、その中で接地面としての機能を行う。

【００５１】第３の誘電性層３０５が導電性層３０４の
上部に堆積され、ビア３４４及び３４４’のための孔を
形成するためパターン処理される。次に、第３の導電性
層３０６が誘電性層３０５上に堆積され、ビア３４４及
び３４４’から絶縁させるためパターン処理される。第
３の導電性層３０６は、信号路層であり、ビア３４６に
電気接続される。例示の目的のため、１本のビア３４６
しか示されない。実際の実施例では、多数の電気的に絶
縁された信号路が導電性層３０６内に存在し、各信号路
は、少なくとも１本のビア３４６により介挿基板の表面
に接続される。信号路は、可撓性接続部の中を通り、剛
性部分の中を通らない経路が定められいるので、ビア３
４６は層３０６から下向きに延在しないことに注意が必
要である。

【００５２】第４の誘電性層３０７は、導電性層３０６
上に堆積され、ビア３４４、３４４’及び３４６の孔を
形成するためパターンエッチング処理される。第４及び
最後の導電性層３０８は、誘電性層３０７上に堆積さ
れ、層３０８をビア３４４及び３４６から電気的に絶縁
させるため、パターンエッチング処理される。接地基準
電位に保持された導電性層３０８は、ビア３４４に接続
される。導電性層３０８は可撓性接続部５０の一部を形
成する。

【００５３】第５及び最後の誘電性層３０９が構造全体
の上に形成され、ビア孔を形成するためパターンエッチ
ング処理される。接着パッド３４３、３４３’及び３４
３”が、夫々、ビア３４４、３４４’及び３４６の上端
に形成され、ワイヤ相互連結部２８０及び半田バンプ２
９０が接着パッド上に形成される。図６に関し説明され
たように、上記の構造が中間で折り曲げられ接合された
後、集積回路チップ２０は、図７に示されるように、ワ
イヤ接続部に取付けられる。

【００５４】図７に示された構造は、介挿剛性部分の一
方に形成されるが、キャパシタ極板を両方の剛性部分に
組み込む必要がない限り、実質的に同じ構造がもう一方
の剛性部分に形成される。図４に関し説明したように、
多層構造は、好ましくは、基板が２個の部分に分割され
る前に、剛性基板の全表面に亘り形成される。上記の如
く、薄膜終端抵抗を薄膜構造の表面上に製作してもよ
い。

【００５５】好ましくは、図７に示され、上記の如く説
明された構造の誘電性層は、ポリイミド又はベンゾシク
ロブテンのような適当な有機重合体から製作され、導電
性層は、銅又は他の適当な金属から製作される。上記の
如く、かかる材料を堆積し、パターン処理する方法は周
知である。例示の目的のため、例えば、ビア３４６、３
４４及び３４４’は、多層を通って延在する単一の構造
として示される。しかし、上記の説明から、かかるビア
は、各層が製作されると共に各ビアの一部が形成される
複合構造でもよいことが明らかである。或いは、ビア
は、多数の層が堆積された後、同時に数層の中に延在す
るように形成してもよい。同様に、種々の層を通るビア
が１本の長い連続的なビアを形成するため、互いの上に
重なるビアが示されるが、ある層内のビアを逸らし、し
かし、別の層内の対応するビアに電気接続させてもよ
い。これは、例えば、ビア３４４と接着パッド３４３の
間に位置ずれのあることが望まれる場合に有用である。
図７の構造には単一の電源電圧しか示されないが、当業
者は、更なる層を追加することにより多数の電源電圧が
容易に供給されることが分かる。同様に、信号層の下側
にある薄膜キャパシタが示されているが、薄膜キャパシ
タを信号層の上に形成してもよいことが当業者により認
められる。

【００５６】図８は、本発明の可撓性接続部の部分４０
の縁に平行な断面による断面図である。従って、この断
面図は図７の断面図と直交する。図８には、本発明の接
続部のストリップ線構造が示され、導電性層３０６のパ
ターン処理中に形成された複数の実質的に同一の平行な
ストリップ４０６が、導電性層３０４、３０８から形成
された二つの接地基準面の間に挟まれる。信号路は第３
及び第４の誘電性層３０５及び３０７から形成された誘
電性層４２０により接地基準層から離される。かかる構
造の制御されたインピーダンス特性を含む電気的挙動
は、従来より知られている。例示の目的のため、図８に
は２本の信号線が示されているが、実際の実施例の場合
に、多数の信号線が存在する。信号線の寸法及び誘電体
の厚さは、信号線のインピーダンスを所望の値に制御す
るよう選択される。図に示された相対的な厚さは、説明
を分かり易くするため、例示の目的のためだけに選択さ
れたものであることを理解する必要がある。

【００５７】本発明の他の面によれば、３次元高密度相
互連結モジュール内の電力線と信号線の分離は、電力線
を通し、介挿構造が形成される別個の電力プレートを設
けることによって、より効率的に行われる。このような
構成により、チップへの信号線の接続から十分に離され
たかなり厚い、低い抵抗性の電源及び接地線を、電力プ
レート基板の縁に形成することが可能になる。電源及び
接地のチップへの接続は、電力プレート内のビアと、上
記の上に重なる薄膜層とを通して容易に実現される。

【００５８】本発明による電力プレートの一例は、上面
側の斜視図である図９と、下面側の斜視図である図１０
に、符号５１０を用いて示される。電力プレート５１０
は、基板５２２と、基板５２２と一体的に形成された複
数の介挿構造５２４とからなる。図９に示された介挿構
造５２４の上面は、好ましくは、集積回路チップを結合
し、図１０に示された介挿構造５２４の下面は、好まし
くは、集積回路を装置内の他の構成部品に相互連結する
モジュール基板に結合される。各介挿構造５２４は、好
ましくは、複数のインピーダンス制御形の信号線５３２
と接続パッド５３０とからなる。上記の構造は図１の構
造１０と構造的に類似しているが、本実施例の場合、上
記の構造は、好ましくは、別個の構造ではなく、電力プ
レート５１０の一部から形成される。

【００５９】図９及び図１０の視覚的な表現を簡単化す
るため、僅かな数の信号線５３２とパッド５３０しか示
されない。本発明の典型的な応用において、信号線５３
２の数は５０乃至１０００の範囲にあり、信号線１本当
たりに２個のパッドを伴う。信号線５３２がストリップ
線からなる上記の実施例において、典型的に、５０乃至
２０００個の範囲に収まる付加パッド５３０は、接地及
び／又は電源電位をストリップ線の接地面（例えば、図
８の面３０４及び３０８）に結合する。

【００６０】図１８は電力プレート５１０の応用の断面
図である。複数の集積回路チップ５１４は、プレートの
介挿構造５２４の上面に取付けられる。介挿構造５２４
の下面は、信号モジュール５１２に取付けられる。信号
モジュール５１２は、集積回路チップ５１４を相互に、
かつ、外界と相互連結する信号線を収容する。図９及び
１０を再度参照すると、チップ５１４の性質と、信号線
５３２とチップ５１４の間の相互連結の場所とに依存し
て、複数の電源及び接地線５１８、５２０は、電力プレ
ート基板５２２の上部又は下部（或いは、各部の上又は
各部の一部）に形成され、基板５２２に組み込まれる場
合がある。以下の説明の目的のため、電源及び接地線５
１８、５２０は、図１０に示されるように、電力プレー
ト５１０の下側に形成される。電力線５１８及び接地線
５２０は、プレートの基板５２２を介して、集積回路チ
ップの適当な場所に供給される。図１０に示されるよう
に、１チップ当たり、少なくとも１本の電力供給線と、
１本の接地供給線がある。好ましい実施例の場合、１個
の集積回路チップ当たり、数本の電力供給線と数本の接
地供給線がある。

【００６１】本発明の電力プレート５１０の製造段階が
図１１乃至１９に示される。図１１の（Ａ）及び（Ｂ）
を参照するに、電力線５１８及び接地線５２０は、最初
に、適当な剛性絶縁基板５２２上に形成される。適当な
場所で、電力線５１８及び接地線５２０が、基板５２２
上に形成されたビア５２６を通して基板５２２の上面に
送られる。図１１の（Ａ）及び（Ｂ）に示されるよう
に、１チップ当たり、少なくとも１本の電源ビア５２６
と、１本の接地ビア５２６があり、好ましくは、集積回
路チップ１個当たり、数本の電源ビア及び数本の接地ビ
アがある。

【００６２】図１２の（Ａ）及び（Ｂ）に示されるよう
に、次の段階において、図７のインピーダンスの制御さ
れた可撓性接続部構造５０のような薄膜接続部層は、電
力プレート５１０のリム部５２９により取り囲まれた中
央部分５２８Ａ、５２８Ｂ及び５２８Ｃに形成される。
接続部構造５０の信号線配置の一部として、接続部パッ
ド５３０は薄膜接続部層に形成される。接続部パッド５
３０は、インピーダンスの制御された線５３２の各端に
形成される。電源及び接地電位を集積回路チップに供給
するビア５２６は、薄膜接続部層の中に延在する。

【００６３】図１３の（Ａ）及び（Ｂ）に示されるよう
に、薄膜キャパシタ又はキャパシタ抵抗層５４２は、電
力プレート部５２８Ａ、５２８Ｂ及び５２８Ｃの夫々の
中央部５４４Ａ、５４４Ｂ及び５４４Ｃの可撓性接続部
構造５０の上部に選択的に形成される。キャパシタ層
は、電源／接地ビア５２６に接続され、電源及び接地電
位を介挿構造５２４の上面の適当な場所に分配し、その
介挿構造において上記の電位が集積回路チップに結合さ
れる。抵抗層は、選択された信号線を抵抗性の材料を介
して電源又は接地電位の一方に結合する。抵抗性の材料
は、選択された信号線と電源／接地の間に制御された抵
抗の大きさ、典型的に５０オームを供給する。応用の中
には、キャパシタ又は抵抗を必要としない応用が含まれ
る。キャパシタが必要ではないならば、少なくとも１層
の金属被覆層が、電源及び接地電位を適当な場所に供給
するため使用される。キャパシタ及び抵抗成分の各層
は、基板の内側に形成してもよいと考えられる。

【００６４】図１４の（Ａ）及び（Ｂ）は、本発明の好
ましい実施例において配列状に形成された複数の相互連
結構造５４５及び５５０の形成を示す。相互連結構造５
４５は、電力プレート部５２８Ａ、５２８Ｂ及び５２８
Ｃの左側及び右側部５４６Ａ、５４８Ｂ、５４６Ｂ、５
４６Ｃ及び５４８Ｃに設けられる。ワイヤ相互連結構造
５５０は、チップ５１４が最終的に置かれる中央部５４
４Ａ、５４４Ｂ及び５４４Ｃに設けられる。視覚的な簡
単化のため、構造５４５及び５５０の配列は、縞のある
内部を有する層として図に示される。構造５４５及び５
５０は、Ｃ４形半田バンプ又はＢＩＰ形コネクタを含む
幾つかの周知の相互連結技術からなる。好ましい実施例
において、構造５４５及び５５０は、上記の米国特許第
５，３３４，８０４号明細書に記載されたタイプのワイ
ヤ相互連結により構成される。キャパシタ・抵抗層５４
２が接続部層５０の上部に形成された上記の実施例にお
いて、（電源又は接地ではなく）信号を伝達するワイヤ
相互連結構造５４５及び５５０は、キャパシタ・抵抗層
５４２のビアを通して延在し、薄膜接続部層５０の信号
線に電気接続される。

【００６５】図１５の（Ａ）及び（Ｂ）に示されるよう
に、次に、エッチング又は機械加工のような適当な処理
により、電力プレート部５２８Ａ、５２８Ｂ及び５２８
Ｃの部品５５１Ａ、５５１Ｂ、５５１Ｃ、５５２Ａ、５
５２Ｂ、５５４Ａ、５５４Ｂ、５５６Ａ及び５５６Ｂに
おいて、基板５２２が除去される。層５０は図１５の
（Ａ）の領域５５８に形成される。

【００６６】ここで、介挿構造５２４を作成する準備
は、図１６の（Ａ）及び（Ｂ）に示されるように部品５
４６Ａ−Ｃ及び５４８Ａ−Ｃを中央部分５４４Ａ−Ｃの
下側に夫々折り曲げることにより整う。上記の条件の場
合、介挿部５２４の上部のワイヤ相互連結部５４５は、
インピーダンスが制御された線５３２を介して、介挿部
５２４の下部のワイヤ相互連結部５５０に電気接続され
る。

【００６７】次に、図１７の（Ａ）及び（Ｂ）に示され
るように、チップ５１４を相互連結構造５４５に実装す
ることが可能である。チップ５１４は、好ましくは、フ
リップチップ形式で介挿部５２４に実装される。各チッ
プは、対応する介挿構造５２４上に逆さまに置かれ、そ
の回路は相互連結構造５４５に直結される。図１８に示
されるように、完成した電力プレート組立体が信号モジ
ュール５１２に置かれ、ワイヤ相互連結部５５０は通常
の方法でモジュール５１２の信号線に接続される。

【００６８】本発明の電力プレート構造の好ましい用途
は、３次元マルチチップ組立体の製造である。図１９に
最も良く表わされるように、電力プレート部５４６Ａ−
Ｃ及び５４８Ａ−Ｃの折り曲げにより、電力プレート５
１０に開口部５６０が残される。図１乃至８に関し説明
した構造と同様の介挿構造５６２からなる別個に製作さ
れたＺ軸コネクタは、開口部５６０の中に挿入され、電
力プレート５１０の連続的な対５６４、５６６と信号モ
ジュールを遠ざけ、かつ、相互連結するため使用され
る。

【００６９】本発明の電力プレートは、中央部の両側か
ら下に折り曲げられた電力プレートの部分に関し説明さ
れているが、電源及び接地ビアを適当に配置することに
より、折り曲げは片側だけでも構わないことが分かる。
本発明の第２の実施例による介挿基板６００の断面図は
図２０に示され、その介挿基板の底面図が図２３の
（Ａ）に示される。介挿部６００は、方形状の１次基板
６０２Ａと、４個の三角形状の２次基板６０２Ｂとから
なる。図２０の断面図には、４個の２次基板の中の２個
だけが示される。各２次基板６０２Ｂは、１次基板６０
２Ａの底面と接する底面を有する。選択的に、粘着性材
料６０３又は等価な固定手段により、各２次基板６０２
Ｂを１次基板６０２Ａに取付けてもよい。

【００７０】１次基板６０２Ａの露出した上面は、介挿
部６００の上部相互連結面を与え、２次基板６０２Ｂの
露出した面は、介挿部６００の下部相互連結面を与え
る。薄膜信号層５０’が基板６０２Ａ及び６０２Ｂの露
出した面の上に形成され、介挿部６００の上面から底面
に信号を供給する。信号層５０’は、上部相互連結面の
相互連結部６０８Ａの配列及び下部相互連結面の相互連
結部６０８Ｂの配列とからなる。相互連結部６０８Ａ
は、図２３の（Ａ）において定められた断面の平面から
逸れているので、図２０の断面図において破線で示され
る。好ましい使用法において、集積回路チップ６１４は
介挿部の上面にある相互連結部６０８Ａに取付けられ、
信号モジュール６０６等は介挿部の底面にある相互連結
部６０８Ｂに取付けられる。しかし、この配置は逆でも
よい。更に、要望に応じて、多数のチップを介挿部６０
０の上面に取付けてもよい。

【００７１】図２１の（Ａ）及び（Ｂ）に示されるよう
に、介挿部６００は、本質的に方形状であり、介挿部６
００よりも大きい基板６０２を最初に形成することによ
り製造される。例えば、１６ｍｍ平方のチップ６０４の
介挿部は、単一の２９ｍｍ平方の基板から形成される。
単一の基板６０２の一部は、１次基板６０２Ａと４個の
２次基板６０２Ｂを画成するため除去される。基板６０
２Ａ及び６０２Ｂが画成される場所は、図２１の（Ａ）
において破線で示される。

【００７２】図７及び図８の層５０のような構造を有す
る信号線層５０’は、基板６０２の表面上に形成され、
実質的にその表面と同一の広がりを有する。層５０’
は、基板６０２Ａ及び６０２Ｂが画成された場所の実質
的な部分と、上記の場所を橋絡する部分を覆う。相互連
結配列６０８Ａ及び６０８Ｂは、基板６０２Ａ及び６０
２Ｂが形成された上記領域内の層５０’の上部に形成さ
れる。上記の相互連結部の何れを用いてもよい。本発明
の開示の目的として、ワイヤ相互連結技術が選択された
場合を想定する。層５０’と相互連結部６０８の間の適
当な電気接続は、図１乃至８に関する上記の方法で形成
される。２次基板６０２Ｂの中の１個と１次基板６０２
Ａの間の信号経路パターン６０５の一例が図２１の
（Ａ）に示される。信号層５０’が信号を伝達するスト
リップ線からなる場合、図８に示された層５０に関し説
明したように、二つの接地面が信号層内に構成される。
かかる場合に、少なくとも１個の２次基板６０２Ｂは、
適当な電位を上記接地面に結合する付加的な相互連結部
を含む。上記の相互連結部の間には、図２１の（Ａ）に
示された付加的な相互連結部が散りばめられてもよく、
或いは、既存の相互連結部が接地面の電位を受容するよ
う再構成されてもよい。

【００７３】図２２の（Ａ）及び（Ｂ）を参照するに、
領域６１０及び６１２の基板６０２の一部は、１次基板
６０２Ａ及び４個の２次基板６０２Ｂを画成するため除
去される。基板６０２のコーナーにある２次基板６０２
Ｂは、図２３の（Ａ）及び（Ｂ）に示されるように、１
次基板６０２Ａの下に折り曲げられる。２次基板６０２
Ｂは、適当な粘着性材料又は半田接着剤の接続部のよう
な任意の数の手段により１次基板６０２Ａに取付けられ
る。取付け手段のタイプは、最も広い範囲の実施例にお
いて本発明を実現する際に本質的ではない。取付け手段
は、好ましくは、各２次基板６０２Ｂが、１次基板と２
次基板の間に応力を少しも発生させることなく、熱循環
の下で容易に膨張及び収縮することを可能にさせる。こ
れは、多数の方法、例えば、取付け手段を２次基板の中
央に配置し、或いは、柔軟な粘着性材料を使用すること
により達成される。或いは、後で信号モジュール６０６
に取付けるため、２次基板６０２Ｂをそのままにしてお
いてもよい。基板の取付けが組立の目的のためだけに必
要であり、動作のために必要ではない上記の場合に、脆
い接着剤又は粘着性接着剤、即ち、小さい応力で容易に
破れる接着剤を使用することが可能である。

【００７４】図２０を再度参照するに、チップ６０４は
ワイヤ相互連結部６０８Ａの配列に実装され、ワイヤ相
互連結部６０８Ｂの配列は印刷回路基板６０６、又は、
他の適当な信号モジュールに取付けられる。２次基板６
０２Ｂは、引き続くアライメント及び組立の目的のため
有用なＸ字形のギャップ領域６１４を形成するため、実
質的な量（例えば、１ｍｍ以上）により相互に離され
る。更に、領域６１４内のギャップを２５μｍ程度の大
きさに抑えることにより、特に、２次基板が１次基板に
堅く取付けられないとき、又は、脆い取付け手段により
１次基板に取付けられるとき、２次基板６０２Ｂは、物
理的に相互に接触することなく、熱循環の下で、膨張及
び収縮させられる。介挿部６００の底面を４個の部分に
分割することにより、底面の相互連結部上の応力が著し
く低減されるので、下部の相互連結部が故障する前に抵
抗し得る熱循環の数が非常に増加する。例えば、ボール
グリッドアレイ（ＢＧＡ）形のボール相互連結部の場合
に、故障前の熱循環の数は、１６よりも多数の回数で増
加される。これにより、従来の標準的なボールグリッド
アレイ形の接続パッケージに対し、信頼性の著しい向上
が得られる。

【００７５】本発明の第３の実施例による介挿部６２０
は図２４乃至２６に示される。介挿部６２０は、周辺に
少数の相互連結パッドしか配置されていない低周波、低
コストのチップ介挿部に適当である。図２４及び図２６
を参照するに、介挿部６２０は、２次基板６２２Ｂが三
角形状ではなく矩形の形状をなし、少しの領域しか覆わ
ず、かつ、各２次基板６２２Ｂ上の相互連結部６０８Ｂ
が少なくとも１本の平行な行（図２４には２行が示され
る）に配置される点を除いて、介挿部６００と実質的に
同一の一般的な構造からなる。好ましい使用法におい
て、上記チップは、２次基板６２２Ｂに取付けられ、１
次基板６０２Ａは信号モジュールに連結される。信号層
５０’は、インピーダンスの制御された線、又は、単純
なトレースにより構成される。各２次基板６２２Ｂと、
対応する１次基板６０２Ａの縁の間の信号経路パターン
の例が図２４及び図２７に示される。１次巻線６０２Ａ
の領域内の例示的な信号経路パターンに対し、図２１の
（Ａ）に示されたパターンの例を使用してもよい。

【００７６】図２５の平面図及び図２６の断面図に示さ
れたアライメントフレーム６２４は、１次基板６０２Ａ
と２次基板６２２Ｂの間に挿入される。アライメントフ
レーム６２４は、図２５に示されるように、複数の肩部
からなる。フレーム６２４は１次基板６０２Ａの底面上
に置かれ、２次基板６２２Ｂは、縁がフレーム６２４の
肩部６２６に接するまで、フレーム６２４の周辺で折り
曲げられる。２次基板６２２Ｂに設けられた相互連結部
６０８Ｂは、チップ６１６の周辺リード線と厳密に合う
よう正しい位置に置かれる。アライメント肩部６２６の
代わりに、アライメント線又はマークをフレーム６２４
上に使用してもよい。更に、フレーム６２４は、付加的
な裏側処理段階によって、１次基板６０２Ａと一体的に
形成してもよい。例えば、アライメント肩部６２６（又
はマーク）は、少なくとも１層のパターン処理された材
料の層を堆積することにより、或いは、底面をパターン
エッチング処理することにより、１次基板６０２Ａの底
面に形成される。

【００７７】集積回路チップのワイヤボンド接続に適当
な本発明の第４の実施例による介挿部６４０は、図２７
乃至２９に示される。上記の介挿部の好ましい使用法に
対し、介挿部６４０の上面は、好ましくは、集積回路チ
ップではなく信号モジュールに接続され、その底面は、
ワイヤボンド接続（又はその等価手段）により集積回路
チップに接続される。介挿部６４０の構造は、異なるア
ライメントフレーム６３３が使用され、２次基板６２２
Ｂ上の相互連結部６０８Ｂがワイヤボンディングと共に
使用され得る相互連結部のタイプ（例えば、パッド）に
制限される点を除いて、介挿部６２０の構造と実質的に
同一である。図２８にはフレーム６３３の平面図が示さ
れる。フレーム６３３の上面は、１次基板６０２Ａを収
容するよう寸法が定められた凹状部６３４と、上記の２
次基板６２２Ｂ用のアライメントマーク又は肩部を選択
的に含む平面状の底面とからなる。

【００７８】図２９を参照するに、フレーム６３３の上
面は、フレームの凹状部６３４に嵌め込まれた１次基板
６０２Ａの底面と接する。２次基板６２２Ｂは折り返さ
れ、その底面はフレーム６３３の底面と接する。２次基
板６２２Ｂは、粘着性材料を用いてフレーム６３３に接
着してもよい。少なくとも１個の集積回路チップ６１６
が、２次基板６２２Ｂにより境界が画成された領域内の
フレーム６３３の底面に取付けられる。ワイヤボンド接
続６３０は、２次基板６２２Ｂと集積回路チップ６１６
の間に形成される。

【００７９】集積回路チップは、２次基板６２２Ｂの上
部に取付けられるのではなく、２次基板６２２Ｂと同一
のレベルにあるので、介挿部６４０は介挿部６２０より
も低い外形を有する。ワイヤボンド接続は、一般的に、
信号層５０及び５０’に形成されたインピーダンスが制
御された信号線よりも劣る速度伝達特性を有するが、２
次基板６２２Ｂを集積回路チップの周辺の縁の隣に配置
することにより、ワイヤボンド６３０を非常に短くする
ことが可能であり、これにより、介挿部６４０の全体的
な伝達特性に及ぼされるその悪影響が低減される。

【００８０】上記の如く、本発明の介挿部をチップ６０
４又は６１６及び印刷回路基板６０６と相互連結するた
め多数の技術を使用することが可能である。薄膜相互連
結層５０及び５０’により、集積回路をチップの介挿部
に取付けるため、半田バンプ、ベアチップ実装技術（Ｂ
ＭＴ）、及び、米国特許第５，３３４，８０４号に開示
されたワイヤ相互連結技術（ＷＩＴ）のような数タイプ
の相互連結技術が使用される。集積回路チップから反対
側には、介挿部を相互連結の次のレベルに半田付けする
ためボールグリッドアレイが使用される。

【００８１】本発明による典型的な介挿部は、チップと
基板の間、及び、基板と次の相互連結レベルの間に少な
くとも９００個の接続を維持する。この接続の数は、従
来、標準的なセラミック介挿部及び通例のシングルチッ
プパッケージによって得られた数よりも極めて多い。従
来技術において少ないピン数は、ＶＬＳＩチップと共に
介挿部を使用する際の主要な欠点である。信号層５０及
び５０’は、伝送線の構造に依存して３乃至４種類の金
属から作られる。金属層は、取付けパッド、信号、電
源、及び接地の役割を担う。

【００８２】例示された実施例に関し本発明の説明が行
われたが、本発明の範囲を逸脱することなく、種々の代
替、変形及び適合が本発明の開示に基づいて行われるこ
とが認められる。例えば、本発明は、特定の応用による
必要に応じて多様な数の相互連結信号線を用いて実現さ
れる。更に、構成部品の配置は、特定の応用のため再配
置される。上記の本発明の説明は、現在、最も実際的で
あり、好ましいと考えられる実施例に関して行われた
が、本発明は、開示された実施例に限定されることはな
く、かつ、特許請求の範囲に記載された内容に含まれる
種々の変形及び等価な配置に及ぶことが意図されること
を理解する必要がある。上記の通りの構造に対し多数の
等価物及び代替物があることが当業者に明らかである。
従って、本発明は、上記の実施例の説明によって限定さ
れることなく、特許請求の範囲の記載だけに基づいて理
解されることが意図される。

【００８３】

【発明の効果】従来の介挿部及びシングルチップパッケ
ージの別の主要な欠点は、図２０乃至２９に示された介
挿基板の実施例により扱われる。例えば、従来の２５０
ピンのピングリッドアレイ（ＰＧＡ）パッケージは、高
価であり、かつ、ＰＧＡのピンから集積回路用の接着パ
ッドまでの経路に厳しい電気的寄生を有する。上記の寄
生は、信号路に沿ってインピーダンスの不整合を生成
し、次に、インピーダンスの不整合は、信号の反射と、
高速信号伝送を阻害する他の電気的妨害を発生する。本
発明によれば、薄膜状のインピーダンスが制御された相
互連結は、エリアアレイパターンの集積回路の面に直に
接着される。次に、同じ薄膜状の相互連結は、非常に小
さいインピーダンス不整合及び電気的妨害だけを伴って
印刷ワイヤボンディング相互連結に直に接着される。こ
れにより、チップから基板への高密度エリア接続と、チ
ップと印刷配線基板（ＰＷＢ）の間の高速信号伝送と、
ボールグリッドアレイパターン内の印刷配線基板面への
エリアアレイ接続とが得られる。

【００８４】更に、本発明の介挿部は、低価格で製造さ
れ、かつ、標準的なチップ取付け法及び次世代のチップ
取付け法の双方と互換性があり（既存のチップ及び新し
いチップに対し広い用途があり）、大量生産工程に十分
に適合し、既存の組立技術試験及び組立工程に従う。

【図面の簡単な説明】

【図１】集積回路チップが実装された本発明の一実施例
による介挿基板の側面図である。

【図２】本発明の介挿基板の製造に使用される剛性基板
の断面図である。

【図３】本発明の介挿基板のキャパシタ構造の製造段階
の説明図である。

【図４】本発明の介挿基板の多層薄膜接続部の製造段階
の説明図である。

【図５】本発明の介挿基板の相互連結部の製造段階の説
明図である。

【図６】本発明の介挿基板の中央領域の残部の除去段階
の説明図である。

【図７】本発明の一実施例による介挿基板の詳細部分断
面図である。

【図８】本発明の可撓性接続部の部分断面図である。

【図９】本発明による電力プレートの上面斜視図であ
る。

【図１０】本発明による電力プレートの下面斜視図であ
る。

【図１１】（Ａ）及び（Ｂ）は、電力プレートを製造す
る連続的な段階において、夫々、電力プレートの平面図
及び電力プレートの断面図を示す図である。

【図１２】（Ａ）及び（Ｂ）は、電力プレートを製造す
る連続的な段階において、夫々、電力プレートの平面図
及び電力プレートの断面図を示す図である。

【図１３】（Ａ）及び（Ｂ）は、電力プレートを製造す
る連続的な段階において、夫々、電力プレートの平面図
及び電力プレートの断面図を示す図である。

【図１４】（Ａ）及び（Ｂ）は、電力プレートを製造す
る連続的な段階において、夫々、電力プレートの平面図
及び電力プレートの断面図を示す図である。

【図１５】（Ａ）及び（Ｂ）は、電力プレートを製造す
る連続的な段階において、夫々、電力プレートの平面図
及び電力プレートの断面図を示す図である。

【図１６】（Ａ）及び（Ｂ）は、電力プレートを製造す
る連続的な段階において、夫々、電力プレートの平面図
及び電力プレートの断面図を示す図である。

【図１７】（Ａ）及び（Ｂ）は、電力プレートを製造す
る連続的な段階において、夫々、電力プレートの平面図
及び電力プレートの断面図を示す図である。

【図１８】図１７の（Ｂ）に類似し、完成された電力プ
レートと信号モジュールの組立体の断面図である。

【図１９】本発明の電力プレート及び信号モジュールを
使用する３次元集積回路チップ組立体の様式化された断
面図である。

【図２０】本発明による介挿基板の第３の実施例の断面
図である。

【図２１】（Ａ）及び（Ｂ）は、図２０に示された介挿
基板の実施例を製造する連続的な段階において、夫々、
介挿基板の平面図及び電力プレートの断面図を示す図で
ある。

【図２２】（Ａ）及び（Ｂ）は、図２０に示された介挿
基板の実施例を製造する連続的な段階において、夫々、
介挿基板の平面図及び電力プレートの断面図を示す図で
ある。

【図２３】（Ａ）及び（Ｂ）は、図２０に示された介挿
基板の実施例を製造する連続的な段階において、夫々、
介挿基板の平面図及び電力プレートの断面図を示す図で
ある。

【図２４】本発明による介挿基板の第４の実施例の平面
図である。

【図２５】本発明によるアライメントフレームの平面図
である。

【図２６】図２５に示されたアライメントフレームを備
えた図２４に示された介挿基板の実施例の断面図であ
る。

【図２７】本発明による介挿基板の実施例の平面図であ
る。

【図２８】本発明によるアライメントフレームの平面図
である。

【図２９】図２８に示されたアライメントフレームを備
えた図２７に示された介挿基板の実施例の断面図であ
る。

【符号の説明】

１０ 介挿基板 １５ 半田バンプ ２０ 集積回路チップ ２５ ワイヤ相互連結部 ３０，４０ 剛性部分 ３５ 相互連結部 ５０ 可撓性接続部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デイヴィッド クズマ アメリカ合衆国，カリフォルニア州 95131，サンホゼ，マーティン・ジュー・ ストリート 1700番 (72)発明者 マイケル ジー リー アメリカ合衆国，カリフォルニア州 95120，サンホゼ，セイジ・オーク・ウェ イ 6064番 (72)発明者 マイケル ジー ピーターズ アメリカ合衆国，カリフォルニア州 95051，サンタクララ，ジャンニニ・ドラ イヴ 485番 (72)発明者 ジェームズ ジェイ ローマン アメリカ合衆国，カリフォルニア州 94022，ロス・アルトス，サンミゲル・ア ヴェニュー 1128番 (72)発明者 ソム エス スワーミ アメリカ合衆国，カリフォルニア州 94506，ダンヴィル，バトンウッド・ドラ イヴ 508番 (72)発明者 ウェン−チョウ ヴィンセント ワン アメリカ合衆国，カリフォルニア州 95014，クパティーノ，エドミントン・ド ライヴ 18457番 (72)発明者 ラリー エル モレスコ アメリカ合衆国，カリフォルニア州 94070，サンカルロス，ガーネット・アヴ ェニュー 112番 (72)発明者 村瀬 曄生 アメリカ合衆国，カリフォルニア州 95132，サンタ・ホゼ，ローラント・ウェ イ 3512番

Claims (8)

【特許請求の範囲】
1. 【請求項１】 集積回路チップをマルチチップモジュー
   ル基板に接続する介挿基板であって、 上記マルチチップモジュール基板から上記集積回路チッ
   プに電力を供給する電力分配手段と、 上記マルチチップモジュール基板から上記集積回路チッ
   プに信号を供給するインピーダンスが制御された信号路
   手段とからなり、 上記電力分配手段と上記インピーダンスの制御された信
   号路手段は、実質的に相互に隔離されている介挿基板。
2. 【請求項２】 集積回路チップをマルチチップモジュー
   ル基板に結合する介挿基板であって、 同一平面にある第１の面及び第２の面を有し、上記第１
   の面と上記第２の面の間の電気接続が得られる複数のビ
   アが中に形成された第１の剛性部材と、 同一平面にある第１の面及び第２の面を有し、上記第１
   の面と上記第２の面の間の電気接続が得られる複数のビ
   アが中に形成された第２の剛性部材とからなり、 上記第２の剛性部材の上記第１の面は、上記第１の剛性
   部材の上記第１の面に取付けられ、上記第１の剛性部材
   の上記第２の面が上記第２の剛性部材の上記第２の面に
   電気接続されるように、電気接続が上記第１及び第２の
   各剛性部材のビアの間に作成され、 上記第１の剛性部材の上記第２の面の上に形成され、極
   板が少なくとも何本かの上記ビアに電気接続されたバイ
   パスキャパシタと、 両側の端を連結する複数の信号路を含み、一方の端が上
   記第１の剛性部材の上記第２の面に取付けられ、もう一
   方の端が上記第２の剛性部材の上記第２の面に取り付け
   られたインピーダンス制御形の可撓性接続部とが設けら
   れた介挿基板。
3. 【請求項３】 集積回路チップをマルチチップモジュー
   ルに実装する介挿基板を製造する方法であって、 本体部と実質的に同一平面にある２個の第１及び第２の
   大きい面とからなり、第１の端の領域と、第２の端の領
   域と、上記第１の端の領域と上記第２の端の領域の間の
   中間領域とを有するベース基板を設ける段階と、 上記基板の上記第１の端及び第２の端の各領域に、上記
   基板の上記第１の面を上記第２の面に電気接続する複数
   のビアを形成する段階と、 上記基板の上記大きい面の一方の上に、各層の夫々の厚
   さで可撓性がある第１の導電性層と、上記第１の導電性
   層の上に形成された第１の誘電性層と、上記第１の誘電
   性層の上に形成され、第１の領域から第２の領域に延在
   する複数の信号路からなるパターン処理された第２の導
   電性層と、上記第２の導電性層の上に形成された第２の
   誘電性層と、上記第２の誘電性層の上に形成された第３
   の導電性層とにより構成された多層薄膜信号路接続部を
   形成する段階と、 上記基板の上記中間領域を除去する段階と、 各領域のビアが電気接続されるように、得られた多層構
   造を折り曲げ、上記第１の端の領域を上記第２の領域に
   接合する段階とからなる方法。
4. 【請求項４】 複数の集積回路チップを収容し、上記チ
   ップから、複数の信号線が形成された信号モジュール基
   板に信号を供給する電力プレートであって、 集積回路チップが実装され、集積回路チップへの接続用
   の複数の第１の相互連結部からなる複数の第１の基板部
   と、上記第１の基板部に電力を供給する複数の電力線
   と、上記第１の基板部の下にあり、上記信号モジュール
   の信号線への接続用の複数の第２の相互連結部を含む複
   数の第２の基板部とを有する基板と、 上記第１の基板部の上記第１の相互連結部を上記第２の
   基板部の上記第２の相互連結部に相互連結する複数の可
   撓性薄膜接続部とからなる電力プレート。
5. 【請求項５】 ａ）集積回路チップを相互連結する第１
   の複数の信号線が上に形成された信号モジュールと、 ｂ）上記集積回路チップに給電する複数の電力線を有す
   る基板からなる電力プレートと、 ｃ）取付けられた集積回路チップに接続されるべく適合
   された複数の第２の信号線が上に形成された上記基板の
   第１の基板部と、 上記第１の基板部の下にあり、上記信号モジュール上に
   形成された上記第１の信号線に接続されるべく適合され
   た複数の第３の信号線が上に形成された第２の基板部
   と、 上記第１の基板部の上記第２の信号線と上記第２の基板
   部の上記第３の信号線を相互連結する複数の可撓性のイ
   ンピーダンス制御形の薄膜接続部とからなり、上記信号
   モジュールの上記第１の信号線を上記集積回路チップに
   接続する手段とにより構成され、 ｄ）上記電力プレートと上記信号モジュールは、上記第
   ２の基板部により互いに遠ざけられる集積回路チップ用
   マルチチップモジュール。
6. 【請求項６】 ａ）第１の部分と、少なくとも第１、第
   ２及び第３の隣接部からなる複数の第２の部分を有する
   基板を設ける段階と、 ｂ）上記第１の部分と上記第２の部分の上記第３の隣接
   部の上に電力線を形成する段階と、 ｃ）上記第１の隣接部と上記第２の隣接部の間で上記第
   ２の隣接部に亘って横切る少なくとも１本の信号線を有
   する第２の各部分に、信号線の可撓性層を形成する段階
   と、 ｄ）上記第２の隣接部の下にある上記基板の部分を除去
   する段階と、 ｅ）上記第１の隣接部を対応する第３の隣接部の下にあ
   る反対の位置に折り曲げる段階とからなる集積回路チッ
   プの収容基板を形成する方法。
7. 【請求項７】 集積回路チップを印刷回路基板に接続す
   る集積回路チップ介挿部であって、 ａ）第１の実質的に方形状の中央部分と、上記中央部分
   から離れた第２の部分とを有する基板と、 ｂ）上記基板の上に形成され、上記中央部分と上記第２
   の部分を柔軟に相互連結する可撓性信号線層とからな
   り、 ｃ）上記第２の部分は、上記中央部分に対し垂直方向の
   隣接した位置に折り曲げられ、 ｄ）上記第２の部分は、上記中央部分の隣接した側面の
   近くに設けられた側面を含む介挿部。
8. 【請求項８】 上面及び底面を有する１次基板と、 上記１次基板からギャップ分だけ遠ざけられ、上面及び
   底面を有する少なくとも１個の２次基板と、 上記１次及び２次基板の上記上面に取付けられ、各２次
   基板と上記１次基板の間に通じる複数の電気信号線を有
   する可撓性層と、 上記１次基板の上記底面の反対側にある上面と、上記の
   各２次基板の底面が取付けられた底面を有するフレーム
   とからなる介挿部。