JP3690694B2 - インピーダンスの制御された介挿基板及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、集積回路装置のパッケージングに係り、特に、集積回路チップをマルチチップモジュールに取付ける介挿(interposer)基板とその製造方法に関する。
【０００２】
【従来の技術】
本願は、1992年 8月 5日に出願された米国特許出願第07/925,962号を継続し、1993年11月22日に出願された米国特許出願第08/157,332号（発明の名称「３次元マルチチップモジュール(THREE-DIMENSIONAL MULTICHIP MODULE)」）の一部継続出願に対応する。
【０００３】
非常に多数の電子部品からなるＩＣ（集積回路）「チップ」は現代社会の至る所に存在する。現在、コンピューティングの全レベルで使用される中央処理ユニットから、多様な形の機器及び機械を制御するため使用される高度に専用化されたコントローラに至るまでのあらゆる種類の電子装置及び部品は、集積回路チップとして通常利用することできる。最初にＩＣチップが導入されて以来、チップ上に形成された個々の電子部品のサイズは劇的に縮小されると共に、１チップに入る装置の数は著しく増加した。１ミクロンのオーダーの線幅を有する装置形態が一般的になっているので、個々のＩＣチップは、現在では通常１００万個を超える電子部品を含んでいる。より高密度の装置さえ計画されている。
【０００４】
装置の複雑さの増大及び装置のサイズの縮小によって、殆どの形のＩＣチップに対し、チップと外部装置の相互接続部の形成の複雑さが非常に増している。
コンピュータのような殆どの装置は多数の別個のＩＣチップを利用する。例えば、コンピュータは、少なくとも１台のＣＰＵ（中央処理ユニット）チップと、種々のメモリチップと、コントローラチップと、Ｉ／Ｏ（入出力）装置チップ等を有する。通常、各チップは、例えば、チップに電力を供給し基板上のチップ間及び種々のＩ／Ｏ装置に信号を供給するコンピュータの「マザーボード」のようなプリント回路基板に接続された別々のパッケージに実装されている。しかし、電子装置が実質的な数のチップを利用する場合、各チップを別々にパッケージングすることにより、全てのチップを相互接続するため必要とされるプリント回路基板の全面積は著しく増加する。その上、装置の速度が向上するにつれて、個々の部品の間の距離は徐々に重要な因子になるので、多くの応用においてシステムに使用されるＩＣチップ間の信号路を最小限に抑えることが重要である。
【０００５】
上述の問題点を解決するため、多くの装置製造業者は、「マルチチップモジュール」（「ＭＣＭ」と略記される場合がある）、即ち、多数の個別のＩＣチップを収容するパッケージを使用し始めている。典型的なマルチチップモジュールは、ＩＣチップを外部装置と相互接続する手段のみならず、モジュール内部のＩＣチップを相互接続する手段を組み込んでいる。その開発の歴史を含むマルチチップモジュールの一般的な紹介は、ファンノストランドラインホールド(Van Nostrand Reinhold) 出版（1993年）のドーン(D.A. Doane)等の編著による「マルチチップモジュール技術と他の技術、基本編(Multichip Module Technologies and Alternatives, The Basics)」に記載されている。マルチチップモジュールは、ＩＣチップを収容するために必要とされる全体の空間を著しく減少させ、モジュール内のチップ間の距離を短縮させることによって高速装置動作を促進する。
【０００６】
当初のマルチチップモジュールは２次元であり、即ち、パッケージに収容された全てのＩＣチップは平面状の基板に実装された。次いで、３次元マルチチップモジュールが開発され、これにより、１個のパッケージに収容されるＩＣチップの密度を一層高くすることが可能になった。しかし、多数の高密度チップを接近して配置すると、チップ間に電力及び信号を供給する仕事は複雑になる。３次元配列に関連する複雑化の要因の点に関して、２次元マルチチップ配列は、依然として現在使用されているマルチチップモジュールの中で最も一般的な形式である。
【０００７】
マルチチップモジュール内の電力供給と信号供給を扱う二つの主要な基板方法が開発されている。最初のマルチチップモジュール設計は、「共焼成(co-fired)」セラミック基板法を利用した。近年の傾向は、「薄膜」基板法に移っている。
上記二つの技術は薄膜及びセラミックの両方の層を使用するハイブリッドチップモジュールを作成するため結合される場合がある。あらゆるマルチチップモジュール設計において、多数のＩＣチップは、電力を供給し、チップを互いに接続し、チップを外部装置と相互接続するために必要とされる信号及び電源線を有する多層基板に接続されている。必要とされる数の相互接続を作成するため、上記基板は多層化され、数十の別々の層を含む場合がある。例えば、初期のセラミック基板技術でさえ、マルチチップ基板に３５層に及ぶ多数の別々の層を利用した。
しかし、信号線を相互に、かつ、電力供給線の近くに配置する際に問題が生じる。基板材料の誘電率は、かかる問題を解決（又は誘起）する重要な役割を果たす。セラミック技術の人気が薄れた理由の一つは、典型的に基板材料として使用されるセラミック材料には高い誘電率が関連していることである。ポリイミド又は他の重合体のような材料から作られた薄膜基板の方が、その材料の誘電特性が遙に好ましいということに一部起因して、広く普及するようになった。その上、ポリイミドと共に使用される処理法によって、一層精密な構造の形成が可能になるので、より高い装置密度に一層容易に適合し得るようになる。
【０００８】
【発明が解決しようとする課題】
マルチチップモジュールの集積回路チップの近くにバイパスキャパシタを設けることは重要であり、かつ、望ましく、かかるキャパシタの必要性は、装置のスイッチング速度が高くなるにつれて増加することは周知である。ある種の設計において、バイパスキャパシタは、ＭＣＭ基板内にキャパシタ極板を形成することにより多層ＭＣＭ基板に組み込まれている。この方法により多層基板がより複雑化し、製造の歩留りが低下する。他の解決法は、別々のキャパシタを別個の部品としてＭＣＭ基板の表面に実装することである。しかし、この配置は、ＭＣＭの表面上の可変性の「実際の実装場所」が使い尽くされ、このときキャパシタはＩＣチップに対し所望の近さにはないという欠点がある。
【０００９】
本発明の上記方法は、主要な多層ＭＣＭ基板と集積回路チップの間に置かれ、以下では介挿基板と称する介挿物を使用して上記問題を解決する。埋め込み式のキャパシタを組み込む場合がある上記介挿基板はＭＣＭ基板上に実装され、ＩＣチップは介挿基板上に実装される。この配置によって、バイパスキャパシタをＩＣチップの極めて近くに配置し得るようになり、ＭＣＭ全体のモジュール性が高められ、これにより、システム全体の歩留りを改善し、製造コストを低下させる。介挿基板は、マルチチップモジュール内に組み込む前に別々に製造及び試験をすることが可能である。キャパシタ構造体は、極板間隔がかなり狭いこと、及び、ピンホール欠陥、或いは、極板間の薄い誘電性層の電気的短絡又は漏電の他の原因が生じ得ることに起因して、最も欠陥の生じやすい部品の一つであるため、上記の如く別々に製造及び試験を行えることは特に重要である。欠陥のあるキャパシタがＭＣＭ基板に組み込まれ、基板の製造が完了するまで見つからなかった場合、これにより生じる損害は極めて重大である。
【００１０】
介挿基板は、従来においてもＭＣＭ基板とＩＣチップの熱膨張率の差を適応させるため使用されていた。
高速装置動作は、屡々、チップと、チップ間でデータを搬送する信号線のインピーダンスを整合するためＩＣチップの極めて近くに配置されたターミナル抵抗の使用を必要とする場合がある。従来技術により周知の如く、精密なインピーダンス整合は、電力の搬送を高め、信号の反射に関連する問題を回避する。信号線のインピーダンスが制御されることが同様に重要である。
【００１１】
ＩＣチップをＭＣＭにパッケージングする従来の方法の他の問題点は、電力をチップに配給するために使用する方法である。この問題の一つの面は、チップ間で信号を伝送するために利用された同一の基板の中に電源線を通すことにより生じる。従来のマルチチップモジュールに使用された基板は薄いということに起因して、比較的高インピーダンスを有するＩＣチップに電力供給を行うことも同様に重要である。高インピーダンスは、不所望のノイズと、電力損失と、過大な熱エネルギーの発生を誘起する。同一の問題は電源及び信号線を介挿基板の中に通す場合にも該当する。
【００１２】
上記従来の問題点に鑑み、本発明は、集積回路チップをバイパスキャパシタを組み込むマルチチップモジュール基板に結合する際に使用する介挿基板を提供することを目的とする。
本発明の他の目的は、ターミナル抵抗を組み込む上述の介挿基板を提供することである。
【００１３】
本発明の他の目的は、マルチチップモジュールから集積回路チップに信号を伝送するための線としてインピーダンスの制御された信号路を提供する介挿基板を提供することである。
本発明の他の目的は、マルチチップモジュール基板から集積回路チップへの電源線の経路から信号線の経路を実質的に隔離する介挿基板を提供することである。
【００１４】
本発明の他の目的は、合理的なコストで上記の特性を有する介挿基板を製造する方法を提供することである。
【００１５】
【課題を解決するための手段】
添付図面及び特許請求の範囲の記載と共に本明細書を読むことにより当業者にとって明らかな上記及び他の目的は、本発明の集積回路チップをマルチチップモジュール上に実装するために設計された介挿基板によって実現される。
本発明の介挿基板は、その広い面において、マルチチップモジュールから集積回路チップに電力を結合する電力配給手段と、マルチチップモジュールから集積回路チップに信号を結合するインピーダンスの制御された信号路手段とからなり、電力配給手段とインピーダンスの制御された信号路手段は、互いに実質的に隔離されている。
【００１６】
本発明の一実施例において、上記介挿基板は、信号が剛性介挿セグメントの本体を通過しないよう互いに接合された二つの剛性部材と、介挿基板の上方及び下方面の間を通る薄膜柔軟性コネクタとからなる。好ましくは、介挿基板の電力配給手段は、積分バイパスキャパシタを組み込む。その上、信号路手段は、ターミナル抵抗を組み込む場合がある。好ましい一実施例において、信号路のインピーダンスは、柔軟性コネクタの帯状の線構造を使用して制御される。電力配給手段は、剛性セグメントの中に形成された経路からなる場合がある。
【００１７】
本発明の介挿基板を製造する方法は、実質的に同一平面の二つの主な平面を設ける段階と、ベース基板の端領域に複数の経路を形成する段階と、基板の面に亘って延在する複数の信号路よりなる多層薄膜信号路コネクタをベース基板の主な面の一方に形成する段階と、基板の中間領域を除去し、これにより、柔軟性コネクタによって接合された二つの剛性セグメントを形成する段階と、得られた構造を折り重ねる段階と、剛性セグメントを接合し、これにより、二つのセグメントに形成された経路を結合する段階とからなる。
【００１８】
【発明の実施の形態】
本発明は、ＩＣ（集積回路）チップを基板上に実装する介挿基板を開示し、特に、ＩＣチップをＭＣＭ（マルチチップモジュール）基板に実装するため有用である。本発明は１チップを基板上に実装するため使用される介挿基板に関して説明されているが、本発明の介挿基板は２以上のチップを基板上に実装するためにも使用し得ることが当業者によって認められるであろう。同様に、本発明はマルチチップモジュール基板へのＩＣチップの実装に関して説明されているが、本発明は別の形の電子装置及び別の形の基板と関連して使用し得ることが当業者によって認められよう。
【００１９】
以下に添付図面を参照して本発明の実施例を詳細に説明する。
【００２０】
【実施例】
図１は本発明の一実施例による介挿基板１０を示す図である。同図にはＩＣチップ２０が多数のワイヤ相互接続部２５を使用してフリップチップ形式で介挿基板１０上に実装されている様子が示されている。介挿基板１０は未だ基板上に実装されていないが、その目的のため複数のはんだバンプ１５と共に示されている。本発明の目的のため、チップ２０を基板１０に実装し、基板１０をＭＣＭに実装するあらゆる方法を使用することができる。フリップチップ実装はＩＣと介挿基板の間に最大の接続密度が得られるので一般的に好ましい。ワイヤ相互接続部が最大の接続密度を提供する場合、はんだバンプとワイヤ相互接続部は、フリップチップ接合に一般的に使用される。
【００２１】
発明の名称が「集積回路を基板に接続するためのワイヤ相互接続構造(Wire Interconnect Structure For Connecting an Integrated Circuit to a Substrate) 」であり、本願と同一人に譲受された許可された米国特許出願第07/977,571号は、その開示が参考としてここに引用されている。上記米国特許出願第07/977,571号明細書には、ＩＣチップを基板に接続するための独特のワイヤ相互接続構造及びその製造方法が記載されている。本発明人は、現在、ワイヤ相互接続構造を本発明と共に使用するのが好ましいと考える。その理由は、かかる技術によれば高信頼性の超高密度相互接続が得られるからである。本発明の介挿基板によれば、全てのワイヤ相互接続部を介挿基板上に作ることが可能になる。介挿基板を用いない場合に、ワイヤ相互接続部は、ＭＣＭ基板又はチップ自体のいずれかの上に作る必要がある。いずれの場合にも、そこにワイヤ相互接続部が作られた構造に損傷を加える危険性がある。本発明の介挿基板は、ＩＣチップ又はＭＣＭ基板の双方よりも価格が低いので、欠陥のあるワイヤ相互接続部の製造に関連するコストを低減する。
【００２２】
かかる好ましい一実施例において、介挿基板１０は実質的に同一の２セグメント３０及び４０よりなり、各々のセグメントはその中を通る複数の経路を有する（図７）。セグメント４０は、ワイヤ相互接続部、又は、はんだバンプのような相互接続部３５を用いてセグメント３０に取付けられている。相互接続部３５は、電気的経路が介挿基板１０の中を通してセグメント３０の下面からセグメント４０の上面に作成されるよう、セグメント３０内の各経路の一端を対応するセグメント４０の経路の端と電気的に接続する。以下により詳細に説明する如く、剛性セグメントを通る電気的経路は、本発明の電力配給手段を形成し、ＭＣＭ基板からＩＣチップに電源電圧及び接地電位基準を伝送するため使用される。
【００２３】
以下により詳細に説明する別個の柔軟性コネクタ５０は、剛性セグメント４０の上面及び剛性セグメント３０の下面に取付けられ、それらの間にリンクを形成する。柔軟性コネクタ５０は、介挿基板１０の上面と下面の間にインピーダンスの制御された信号路を提供し、これにより、信号路を電力配給手段から隔離する。相互接続部２５及び１５の中には、柔軟性コネクタ５０を夫々ＩＣチップ２０とＭＣＭ基板の夫々に電気的に結合するために使用されるものがある。残りの相互接続部２５及び１５は、ＩＣチップを電力配給手段に電気的に結合するために使用される。従って、本発明によれば、電力は剛性部材３０及び４０からなる介挿基板の中を通して供給され、一方、信号路は柔軟性コネクタ５０の中を通して供給される。電力配給手段を信号路手段から隔離することは、クロストークの問題を実質的に除去し、基板の構造を簡単化し、信号路のインピーダンスの制御を高める。その上、電源に対し直接的な低インピーダンス経路を割り当て、信号線に対しインピーダンスの制御された経路を割り当てる。
【００２４】
図３及び７に示し、同図に関して説明する如く、少なくとも一つのバイパスキャパシタが剛性セグメントの一方又は両方に形成され、電力配給システムに結合されている。同様に、ターミナル抵抗を剛性セグメントの面に形成し、信号路に結合してもよい。薄膜抵抗が薄膜構造の上部に作られることが好ましい。抵抗材料は、抵抗の安定化温度が薄膜構造を劣化させないよう選ぶ必要がある。ニクロム抵抗はその安定化温度が典型的に３５０°Ｃに満たないので使用することが可能である。
【００２５】
図２乃至６には本発明の介挿基板の製造方法が示されている。図２は本発明の介挿基板を製造するため使用される剛性基板２００の断面図である。剛性基板は、同一平面上の主平面を有するようラップされ、化学的／機械的に磨かれ、或いは、別の処理をされ、二つの端部２３０及び２４０を有する。複数の経路２３５が端領域２３０に形成され、対応する複数の経路２４５が端領域２４０に形成される。図２に示す如く、剛性基板２００の中央領域２０５は部分的に除去される。この段階で基板２００の中央領域２０５の全部を除去する必要はない。最終的に剛性基板の中央領域の全体は除去され、特に、基板がセラミックである場合に、最初に一部分を除去することは、処理が進行するに従って基板に形成された構造に損傷を加える危険性を最小限に抑えるので好ましい。
【００２６】
基板２００は、セラミック又はシリコンのような適当な剛性部材でいずれでも構わない。セラミックとシリコンの両方は、電子産業において広く使用され、それらに関連する処理方法が好適に開発されている。セラミック材料が使用される場合、従来技術において周知の如く、貫通孔がパンチ穿孔又はレーザー切削され、次いで、導電性材料で充填される。シリコン基板が使用される場合、上述の方法に加えて、スパッタリング、メッキ、又は、ＣＶＤ／ＭＯＣＶＤ蒸着法の如くの標準的な金属化法を使用して充填し得る孔を基板に形成するため標準パターン化されたエッチング法を使用することが可能である。
【００２７】
図３は後半の製造段階の主な端領域２４０である介挿基板の一部を示す図である。この段階において、キャパシタ構造体２６０が端領域２４０の上面に形成され、経路２４５に接続される。本発明と組み合わせて使用するのに適当なキャパシタ構造体のより詳細は、図３に示され、それに関連して説明されている。キャパシタ２６０を形成するため標準的な薄膜法を使用してもよい。補助的なバイパスキャパシタが必要とされる場合、同様のキャパシタを端領域２３０の上面と、両方の端領域の下面に形成することが可能である。同様に、キャパシタ構造体２６０は、キャパシタの極板の表面積、即ち、容量を増加させるため多極板構造よりなる。キャパシタ構造体２６０の一つのキャパシタ極板は接地基準電位を供給する経路に、他の極板は各電源電圧を供給する経路に電気的に接続されている。
キャパシタ構造体２６０は、場合によっては埋め込まれたターミナル抵抗を有してもよく、或いは、かかる抵抗は、薄膜コネクタ２５０の端領域の内部、又は、好ましくは、以下に説明する如く上部に形成することが可能である。図示されたキャパシタ構造体は、柔軟性コネクタ２５０（図４）から隔離されているが、図７に示し以下に説明する如く、コネクタ内部に統合してもよい。しかし、別個のキャパシタの形成により、キャパシタを試験し、他の処理の前に欠陥のあるキャパシタを分離することが可能になる。
【００２８】
図４には多層薄膜コネクタ２５０を形成する次の製造段階が示されている。コネクタ２５０は、その中央領域２０５を含み剛性基板２００の実質的に全体に延在し、ＭＣＭ基板からＩＣチップにデータ信号を結合する信号路を有する。その上、コネクタ２５０の端には、経路２４５及び２３５をコネクタの上面と電気的に結合する経路がある（図３を参照のこと）。コネクタ２５０を形成するため選択された材料は、使用される厚さで柔軟性がある。好ましい実施例において、コネクタ２５０は、ポリイミド又はベンゾシクロブテンのような他の適当な有機重合体の層と、銅又は金のような導電性材料のパターン化された層の交互の層からなる。好ましくは、銅の層は、ポリイミドへの付着を促進するクロム又は他の材料で被覆される。以下により詳細に説明する如く、上記層は制御されたインピーダンスを有する信号路が得られるよう構成される。適当な銅及びポリイミド層を形成しパターン化する方法は、当業者に周知であり、説明の必要はない。
【００２９】
図５において、相互接続部２８０及び２９０が、夫々、コネクタ２５０の上面及び基板の端領域２４０の下面に付け加えられている。例示の目的のため、相互接続部２８０はワイヤ相互接続部として示され、相互接続部２９０は、はんだバンプとして示されている。図示したワイヤ相互接続部を作る方法は、上述の許可された特許出願明細書に記載されている。例示の目的のため、図示されている相互接続部２８０、２９０の数は限られているが、基板の端領域２４０の下面の相互接続部２９０よりも多数の相互接続部２９０が多層薄膜コネクタの上面に存在する。その理由は、相互接続部２９０は、電力及び接地電位をチップに供給するためだけに使用されるが、一方、相互接続２８０は、剛性基板の中を通らない信号線と共に電力及び接地電位を供給するため使用されるからである。
【００３０】
図６において、剛性基板２００の中央領域２０５の残りの部分は、例えば、エッチング、レーザー溶融、サンドブラスト、又は、旋削により除去され、端領域２４０と２３０の間にコネクタ２５０だけが残される。コネクタ２５０は柔軟性があるので、二つの残りの剛性部分の２３０及び２４０の底部が相互接続部２９０を用いて接合され得るよう構造体を折り重ねることが可能になる。
【００３１】
図７は多層柔軟性コネクタ５０と、前述のキャパシタ構造体をより詳細に示す図である。剛性セグメント２４０の一部は、各々がセグメント２４０の二つの面の間に電気的伝導性経路を提供する２本の経路２４５及び２４５’と共に示されている。接合パッド３４１、３４２、３４１’及び３４２’が夫々の経路の端で剛性セグメントの反対側の面に形成されている。
【００３２】
第１の誘電性層３０１は、剛性セグメント２４０の上面の上に沈積され、次いで、夫々接合パッド３４１及び３４１’に誘電性層を通る電気的な結合を与える貫通孔を形成するためパターンエッチングされる。貫通孔は、次いで、経路３４４及び３４４’の一部を形成する導電性材料で充填され、第１のパターン化された導電性層３０２が第１の誘電性層の表面上に沈積される。導電性層３０２は、キャパシタ構造体の一つの極板を形成し、電源電位を伝送するため使用される経路２４５及び３４４に電気的に接続されている。接地基準電位を伝送する経路３４４’は、図示する如く、導電性層３０２から電気的に絶縁されている。
【００３３】
次いで、第２の誘電性層３０３が導電性層３０２上に沈積され、適当な場所に貫通孔を作成するためパターンエッチングされる。図７に示す実施例において、誘電性層３０３は剛性基板の全面積に延在し、上述の如く、基板の中央領域が除去されたとき柔軟性コネクタ５０の底の層を形成する。次いで、第２の導電性層３０４が第２の誘電性層３０３の上に沈積され、経路３４４から絶縁されるようパターンエッチングされる。図示した如く、キャパシタ構造体の第２の極板として機能する導電性層３０４は、接地基準電位を伝送する経路２４５’及び３４４’に電気的に接続されることが必要である。導電性層３０４は剛体基板の全体に延在し、インピーダンスの制御された柔軟性コネクタ５０の一部を形成し、その中で接地面として機能する。
【００３４】
次いで、第３の誘電性層３０５が導電性層３０４の上部に沈積され、経路３４４及び３４４’のための孔を形成するようパターン化される。第３の導電性層３０６が次に誘電性層３０５の上部に沈積され、誘電性層３０５を経路３４４及び３４４’から絶縁させるためパターン化される。第３の導電性層３０６は、信号路層であり、経路３４６に電気的に接続されている。例示の目的のために、一つの経路３４６だけが示されている。実際的な一実施例において、導電性層３０６の中に多数の電気的に絶縁された信号路が存在し、各信号路は少なくとも一つの経路３４６によって介挿基板の表面に接続される。信号路は柔軟性コネクタの中を通り、剛性セグメントの中を通らないので、経路３４６が層３０６から下方向には延在しないことに注意が必要である。
【００３５】
第４の誘電性層３０７が導電性層３０６の上部に沈積され、経路３４４、３４４’及び３４６のための孔を形成するようパターンエッチングされる。第４かつ最後の導電性層３０８は、誘電性層３０７の上部に沈積され、層３０８を経路３４４及び３４６から電気的に絶縁するようパターンエッチングされる。接地基準電位に保たれた導電性層３０８は経路３４４に接続される。導電性層３０８は柔軟性コネクタ５０の一部を形成する。
【００３６】
第５及び最後の誘電性層３０９は、構造体全体の上に形成され、経路の孔を形成するようパターンエッチングされる。接合パッド３４３、３４３’及び３４３”が夫々経路３４４、３４４’及び３４６の上端に形成され、ワイヤ相互接続部２８０及びはんだバンプ２９０が接合パッド上に形成される。図６に関して説明した如く、上記構造体が折り重ねられ中央で接合されるとき、ＩＣチップ２０は、図７に示す如くワイヤ相互接続部に実装される。
【００３７】
図３には介挿剛性セグメントの一つの上に形成された構造体が示されているが、実質的に同一構造体が他の剛性セグメント上に形成される。勿論、キャパシタ極板を両方の剛性セグメントに組み込む必要はない。図４に関して説明した如く、多層構造体は、剛性基板が二つのセグメントに分割される前に剛性基板の全表面上に形成されることが好ましい。前述の如く、薄膜ターミナル抵抗は薄膜構造体の表面に製造してもよい。
【００３８】
図３に示し、先に説明した構造体の中の誘電性層は、ポリイミド又はベンゾシクロブテンのような他の適当な有機重合体から作成され、導電性層は銅又は他の適当な金属から作成されることが好ましい。上述の如く、上記材料を沈積し、パターン化する方法は周知である。例示の目的のため、経路３４６、３４４及び３４４’は、多数の層の中を延在する単一の構造体として図示されている。しかし、上述より明らかな如く、かかる経路は、各層が作られるときに各経路の一部が形成される複合構造体でもよい。同様に、図示された種々の層の中を通る経路は一本の長い経路を形成するため互いに重なっているが、一つの層の経路は、対応する別の層の経路からオフセットされるが電気的に結合されるようにすることも可能である。これは、例えば、経路２４０と接合パッド３４３の間に位置のオフセットが存在することが望ましい場合に有用である。図７に示された構造体は単一の電源しか持たないが、当業者は、別の層を追加することによって多数の電源を容易に供給し得ることを認めるであろう。同様に、図示された薄膜キャパシタは信号層の下にあるが、当業者は、薄膜キャパシタを信号層の上に形成してもよいことを認めるであろう。
【００３９】
図８はセグメント４０のエッジと平行な面でとられた本発明の柔軟性コネクタの断面図である。従って、この断面図は図７の断面図に直交する。図４には、本発明のコネクタの帯状の線構造が示され、導電性層３０６のパターンニング中に形成された複数の実質的に同一の平行な帯４０６は、導電性層３０４、３０８から形成された二つの接地基準面の間に挟まれている。信号路は、第３及び第４の誘電性層３０５及び３０７から形成された誘電性層４２０によって接地基準層から離されている。かかる構造体のインピーダンスの制御された特性含む電気的挙動は、従来技術において周知である。図８には例示の目的で２本の信号線が示されているが、実際的な実施例では多数の信号線が存在する。信号線の寸法と誘電体の厚さは、信号線のインピーダンスを所定の値に制御するため選択することができる。図に示されている相対的な厚さは分かり易くするために選択されているものであり、例示の目的に過ぎないことを理解する必要がある。
【００４０】
本発明をその好ましい実施例を参照して説明したが、ここに記載した通りの構造に対し多数の等価物及び置換物が存在することは当業者にとって明らかである。従って、本発明は、上記の発明の詳細な説明の記載に限定されることなく、特許請求の範囲に記載した事項だけに基づいて理解されることを意図するものである。
【００４１】
【発明の効果】
介挿基板は、種々の理由から、主としてＩＣチップの極めて近くにバイパスキャパシタ及びターミナル抵抗を設け、ＩＣチップと、ＩＣチップが実装された基板のＣＴＥ（熱膨張係数）の間の不釣り合いを低減させるため使用することが可能である。上述の如く、バイパスキャパシタ及びターミナル抵抗を介挿基板に形成することは、それらの装置をＩＣチップの極めて近くに配置するだけではなく、この他の場合には上記装置を組み込む必要があるＭＣＭ基板の複雑さを軽減する。複雑さの軽減には、製造の歩留りを増加させる直接的な効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例による介挿基板の正面図である。
【図２】本発明による介挿基板の製造方法の１段階の説明図である。
【図３】本発明による介挿基板の製造方法の１段階の説明図である。
【図４】本発明による介挿基板の製造方法の１段階の説明図である。
【図５】本発明による介挿基板の製造方法の１段階の説明図である。
【図６】本発明による介挿基板の製造方法の１段階の説明図である。
【図７】本発明の一実施例による介挿基板の詳細な部分断面図である。
【図８】本発明の柔軟性コネクタの部分断面図である。
【符号の説明】
１０ 介挿基板
１５ はんだバンプ
２０ ＩＣチップ
２５ ワイヤ相互接続部
３０，４０ セグメント
３５，２８０，２９０ 相互接続部
５０ 柔軟性コネクタ
２００ 剛性基板
２０５ 中央領域
２３０，２４０ 端領域
２３５，２４５，２４５’，３４４，３４４’，３４６ 経路
２６０ キャパシタ構造体
３０１，３０３，３０５，３０７，４２０ 誘電性層
３０２，３０４，３０６，３０８ 導電性層
３４１，３４１’，３４２，３４２’，３４３” 接合パッド
４０６ 帯

Claims (19)

1. 集積回路チップをマルチチップモジュール基板に結合するための介挿基板であって、
   該マルチチップモジュール基板に取り付けられる第１の面及び前記集積回路チップを受容する第２の面を有する剛性部材と；
   該マルチチップモジュール基板から集積回路チップに電力を供給する電力分配手段と；
   該マルチチップモジュール基板から該集積回路チップに信号を供給するインピーダンスの制御された信号路手段と；
   を有し、該電力分配手段及び該信号路手段は互いに隔離され、
   前記信号経路手段は、該第１の面の第１の端と該第２の面の第２の端に実装された柔軟性のあるインピーダンスの制御された薄膜コネクタより成り、
   該電力は該第１の面から該剛性部材を経由して該第２の面に供給され、
   該信号は該剛性部材を貫通する経路とは別の該薄膜コネクタを介して供給される
   ことを特徴とする介挿基板。
2. 該電力分配手段に結合された積分バイパスキャパシタを更に有する請求項１記載の介挿基板。
3. 該信号路手段に結合された積分ターミナル抵抗を更に有する請求項１記載の介挿基板。
4. 前記インピーダンスの制御された信号路手段は帯状の線よりなる請求項１記載の介挿基板。
5. 前記剛性部材は第１及び第２のセグメントからなり、該電力分配手段は該第１及び第２のセグメントの中に形成された複数の経路からなり、該第１及び第２のセグメントは、該第１のセグメントに形成された上記経路の端を該第２のセグメントに形成された上記経路の端と相互に接続することにより互いに接合される、請求項１記載の介挿基板。
6. 前記柔軟性のあるコネクタは、第１の導電性層と、該第１の導電性層上に形成された第１の誘電性層と、該第１の誘電性層上に形成された複数の均等に離された実質的に平行な信号線からなる第２の導電性層と、該第２の導電性層上に形成された第２の誘電性層と、該第２の誘電性層上に形成された第３の導電性層とからなる、請求項５記載の介挿基板。
7. 前記経路は、はんだバンプにより接合される請求項５記載の介挿基板。
8. 前記経路はワイヤの相互接続によって結合される請求項５記載の介挿基板。
9. 集積回路チップをマルチチップモジュール基板に結合するための介挿基板であって、
   平面状の第１及び第２の面を有し、該第１及び第２の面の間で電力を供給する複数の経路がその中に形成される第１の剛性部材と；
   平面状の第１及び第２の面を有し、該第１及び第２の面の間で電力を供給する複数の経路がその中に形成される第２の剛性部材とを有し；
   該第２の剛性部材の上記第１の面は該第１の剛性部材の上記第１の面に実装され、該第１の剛性部材の上記第２の面が該第２の剛性部材の上記第２の面に電気的に結合されるよう該第１及び第２の剛性部材の経路の位置が合わせられ；
   少なくとも何れかの経路に電気的に接続された極板を有する、該第１の剛性部材の上記第２の面に形成されたバイパスキャパシタを有し；
   該第１及び第２の剛性部材を貫通する経路を通過せずに対向する上記端に連結された複数の信号路を含み、インピーダンスの制御された柔軟性のあるコネクタであって、該コネクタの第１の端は該第１の剛性部材の該第２の面に実装され、該コネクタの第２の端は該第２の剛性部材の該第２の面に取り付けられるコネクタとを有する；
   ことを特徴とする介挿基板。
10. 前記剛性部材の一方の面に形成され、前記信号路の一方に電気的に結合されたターミナル抵抗よりなる請求項９記載の介挿基板。
11. 前記柔軟性コネクタはポリイミド及び金属の複数の層からなる薄膜多層構造よりなる請求項９記載の介挿基板。
12. 前記薄膜多層構造はベンゾシクロブテン及び金属の複数の層よりなる請求項９記載の介挿基板。
13. 前記剛性部材はシリコン又はセラミックからなる請求項９記載の介挿基板。
14. 集積回路チップをマルチチップモジュールに実装するための介挿基板の製造方法であって、
    第１及び第２の端領域とその間の中間領域とを有し、本体及び実質的に同一平面にある二つの主面を有する基板が設けられる段階と；
    該基板の該第１及び第２の端領域の各々に該基板の該第１及び第２の主面に導電性の複数の経路を形成する段階と；
    第１の導電性層と、該第１の導電性層上に形成された第１の誘電性層と、該第１の領域から該第１の誘電性層上に形成された該第２の領域に延在する複数の信号路からなるパターン化された第２の導電性層と、該第２の導電性層上に形成された第２の誘電性層と、該第２の誘電性層上に形成された第３の導電性層とから成る、インピーダンスの制御された柔軟性のある多層薄膜の信号路コネクタを該基板の主面の一方に形成する段階と；
    該基板の該中間領域を除去する段階と；
    得られた構造を、各領域の上記経路が電気的に結合されるように折り重ね、該基板の上記第１の領域を該基板の上記第２の領域に接合する段階と；
    を有することを特徴とする介挿基板の製造方法。
15. 該基板の該端領域の一方の上にバイパスキャパシタを形成する段階を更に有する請求項１４記載の方法。
16. 該基板の該端領域の一方の上にターミナル抵抗を形成する段階を更に有する請求項１４記載の方法。
17. 上記多層薄膜の信号路コネクタを形成する段階は、上記基板の経路を該多層構造の面に接続し、該多層構造の上記本体内の上記信号路を該多層構造の面に接続するため、該基板の上記端領域の該多層構造に経路を形成する段階を更に有する請求項１４記載の方法。
18. 該基板の上記第１及び第２の領域を接合する段階は、該基板上に形成されたはんだバンプを接合する段階よりなる請求項１４記載の方法。
19. 上記経路の上記端から該多層構造の反対側の該基板の上記主面の一方の領域に延在する前記ワイヤの相互接続を形成する段階を更に有し、該基板の該第１及び第２の領域を接合する段階は、該ワイヤの相互接続を該基板の上記もう一方の上記経路の上記端に実装する段階よりなる請求項１４記載の方法。

Images