JP3483280B2 - 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント - Google Patents

電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント

Info

Publication number
JP3483280B2
JP3483280B2 JP28014893A JP28014893A JP3483280B2 JP 3483280 B2 JP3483280 B2 JP 3483280B2 JP 28014893 A JP28014893 A JP 28014893A JP 28014893 A JP28014893 A JP 28014893A JP 3483280 B2 JP3483280 B2 JP 3483280B2
Authority
JP
Japan
Prior art keywords
grid
package
stack
laminate
packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28014893A
Other languages
English (en)
Other versions
JPH077130A (ja
Inventor
ヴァル クリスチャン
Original Assignee
トムソン−セーエスエフ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トムソン−セーエスエフ filed Critical トムソン−セーエスエフ
Publication of JPH077130A publication Critical patent/JPH077130A/ja
Application granted granted Critical
Publication of JP3483280B2 publication Critical patent/JP3483280B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディスクリートな受動
素子または能動素子または集積化素子、または、例えば
集積回路を含む半導体チップ、または１つまたは複数の
センサのような電子コンポーネントを各々封止している
複数の積み重ねられたパッケージを相互接続するための
方法に関するものである。本明細書において、これらの
コンポーネントは、区別せずにコンポーネントまたはチ
ップと称する。本発明は更に、その結果形成されるいわ
ゆる３次元コンポーネントすなわち３Ｄコンポーネント
に関するものである。
【０００２】
【従来の技術】民間用及び軍事用の両方の現在の電子装
置の設計は、実装される回路の数が増大していることに
よって、コンパクトさに関して増大する厳しい要求を考
慮しなければならない。このために、例えば、アメリカ
合衆国特許第4,706,166 号に記載されているように、集
積回路の積層化が既に提案されている。この方法による
と、チップ自体は、印刷回路上に配置され、印刷回路に
対して垂直に互いに接触するように装着されている。各
チップの接続パッドは、全てのチップの一方の側面に配
置されている。この側面は、接続が形成される印刷回路
上に載る側面である。しかしながら、この配置には、半
導体チップの１つの側面に物理的に設けることが可能な
パッドの数に関する制限がある。また、チップが規格品
ではない（パッドのレイアウトを変更しなければならな
い）ことによって、コストが高い解決法である。また、
形成された接続にアクセスすることが困難であり、更
に、目に見えない。これは、場合によっては必要条件で
あり、結果的に、チップの使用を制限するものである。
【０００３】
【発明が解決しようとする課題】本発明の目的は、上記
問題を解決することにある。
【０００４】
【課題を解決するための手段】本発明によれば、チップ
自体を相互接続するのではなく、コンポーネントを内蔵
しグリッド上に装着されている複数のパッケージを積み
重ね、相互接続面として積層面を使用することによっ
て、複数のパッケージを相互接続して、上記問題を解決
する。
【０００５】このようにして、上記の欠点及び制限は解
消され、コストが低減する。実際、特に半導体チップの
場合、（通常プラスチックの）パッケージに収容されて
いるチップは、主に製造量を理由として、チップ単体で
一般に請求されている価格より低価格で市販されてい
る。また、パッケージ化されたチップの検査はより簡単
であり、従って、コストが低い。さらに、グリッド上に
各パッケージを装着することによって、積層体の形成が
容易になり、熱分路を形成する。
【０００６】さらに詳しく言えば、本発明によると、コ
ンポーネントを内蔵し、ピンを備えるパッケージは、各
々、熱（及び好ましくは電気）伝導性グリッド上に装着
されている。グリッドを備えるパッケージを積み重ね、
次に、例えばポリマー樹脂等の絶縁性材料によってパッ
ケージを一体化させる。その結果生じた積層体を、パッ
ケージのピン及び好ましくはグリッドの少なくとも１つ
の側面が積層体のの側面と平になるように切断し、積層
体の側面上でピン間の電気接続を形成する。
【０００７】本発明のその他の特徴及び利点は、添付図
面を参照して行う以下の実施例の説明から明らかになろ
う。但し、これらの実施例は、本発明を何等限定するも
のではない。なお、添付図面中で、同じ要素には、同じ
参照番号を付した。また、図面を分かり易くするため
に、実際の縮尺を遵守してはいない。
【０００８】
【実施例】図１は、本発明による方法の１実施例を図示
したものである。参照番号10で示した、その方法の第１
段階は、パッケージを支持グリッド上に配置することで
ある。その支持グリッドの機能は、以下に説明する。パ
ッケージは、電子コンポーネント、例えば集積回路を内
蔵する半導体チップを収容する。パッケージは更に、接
続ピンを備える。
【０００９】図２は、そのようなパッケージの１実施例
を図示したものである。この図面は、参照番号２で、こ
の実施例では長方形であるパッケージを示す。このパッ
ケージは、例えば、この実施例では、短側面である２つ
の側面上に突出した接続ピン21を備える。このパッケー
ジの長手方向断面を図示した。これによって、チップ20
全体が通常電導性シート22上にあり、また、２つのピン
21がパッケージ２の内部に伸びており、導電体ワイヤ23
によってチップ20の接続パッド（図示せず）に接続され
ている。
【００１０】この段階では、パッケージは、各々、図３
ａ〜図３ｄに図示したように、グリッド上に装着されて
いる。この実施例では、全体的に長方形であるグリッド
と呼ばれるシート４は、パッケージの面の１つ、この実
施例では上面に固定されている。シート４は、中央部分
40と、中央部分を囲んでいるが、切り抜き部43によって
中央部分から分離されているフレーム41とを備える。そ
の中央部分は、この図面では、少なくとも１つの舌状部
42によってのみフレームに接続されているだけであり、
その舌状部の幅は、ほぼパッケージ２の長さに達しても
よい。この実施例では、その中央部分の表面積はパッケ
ージ２の表面積に近いが、僅かに小さい。しかしなが
ら、ピン21の側面上ではない中央部分の側面は、パッケ
ージを越えて広がることができる。フレーム41は、ま
た、好ましくは、１つまたは複数の位置決定孔44を備え
る。グリッド４は、例えば、薄い接着剤層を使用してパ
ッケージ２に固定され、その層の厚さの好ましくは均一
である。図面を分かり易くするために、グリッド４の表
面は、点模様の区域として示した。グリッド４は、好ま
しくは、熱伝導性に優れた材料によって形成される。
【００１１】図３ｂは、図３ａの線ＡＡによる断面図で
あり、この実施例では、パッケージ２の上面が、切り抜
き部43によってフレーム41から分離された中央部分40に
固定されていることを示している。図３ｃは、また、図
３ｂの変形例の横断面を図示しており、この変形例で
は、グリッドの中央部分40が、この目的のためパッケー
ジ２に、この変形例ではその下面に備えられた凹部に配
置されている。
【００１２】図３ｄは、グリッド４の変形例を示してお
り、この変形例では、グリッドは更に戻り接続部と呼ば
れる１つまたは複数のストリップ45を備える。この図面
には、これらのストリップのうち２つが図示されてい
る。これらの接続部45は、例えばＬ字型でフレーム41の
２つの側面を接続し、それによって、パッケージの上
（または下）を通過する。この実施例では、グリッドが
形成されている材料は、導電体でなければならない。中
央部分40の表面積は、この場合、例えば図面に図示した
ように、点模様の区域46の例のように僅かに小さくなっ
ている。中央部分と戻り接続部を無効にしない限り、中
央部分または戻り接続部に他の形状を使用することがで
きるのはもちろんである。
【００１３】図１の参照番号11で示した、図４に示す次
の段階は、グリッド４を備えるパッケージを他のパッケ
ージの上に、そのパッケージ間に隙間を残す必要がな
く、好ましくは、位置決定孔44を使用して、積み重ねる
ことからなる。１例として、使用されるグリッドは、図
３ｄに示した型のものである。図１の参照番号12で示し
た、図５に示す次の段階は、例えばエポキシ樹脂等であ
る重合可能な樹脂等の電気絶縁性材料５によって全体を
被覆して、積層体を一体化させることからなる。図面を
分かり易くするために、パッケージ２及びグリッド４
は、図５では見えないが、点線などで示してある。
【００１４】次の段階（図１の13) は、グリッドの中央
部分40とフレーム41の間の切り抜き部43で積層体を切断
し、従って、フレームを除去し、好ましい例では、中央
部分を積層体の面の内の少なくとも１つの面に接触させ
て、グリットが熱分路として働くことができ、各パッケ
ージのピン21を切断し、ピンを積層体面と同じ面にする
ことからなる。図６は、段階13の結果を示している。こ
の図面は、積層体３のピン21が同じ面にある面31、上面
33（パッケージ２に平行）と側面の１つ34を図示してい
る。パッケージ２は、点線で図示されている。
【００１５】図７は、また、積層体３の面34上にフィン
付きラジエータ等のヒートシンク36が配置され、中央部
分40が、熱分路を形成するように積層体の面と同一面さ
れた図６の変形例を図示したものである。更に、面34の
反対側の面にも同じ型のヒートシンクを配置して、その
面でも中央部分40を積層体の面と同一面にすることがで
きる。ラジエータ36の接着は、例えば、エポキシ接着剤
によって、積層面に直接、または下記のようにその面を
金属化して後に実施される。次の段階（図１の14) は、
既に得られた積層体３の面に例えば金属である１つまた
は複数の導電体層を堆積させることからなる。
【００１６】次の段階（図１の15) は、その金属層を使
用して、積層体３の面上でピン21の間の接続路を形成す
ることからなる。図８は、接続路の例を示す、本発明に
よる積層体の部分図である。この図面では、面31、33及
び34が見える積層体３を図示している。パッケージ２
は、また、面31と同一面にある接続ピン21と共に点線で
図示されている。積層体３は、その面の内の１つまたは
複数の面上、例えば、面33上に、外部回路との電気接続
路を形成する積層体パッドと呼ばれるパッド35を備え
る。ピン21は、相互接続され、更に、必要ならば、接続
路Ｃを介して積層体パッド35に接続されている。
【００１７】１実施例として、この図面は、パッケージ
２がメモリを内蔵する場合を図示している。この場合、
全ての対応するピンは、各パッケージの参照番号24のピ
ンを除いて互いに接続され、且つ、積層体パッド35にも
接続されている。メモリ選択入力に対応するこのピン24
は、各パッケージごと別々の積層体パッド35に個々に独
立して接続されている。個別化のためにパッケージが複
数のピン24を備える時は、もちろん、その各々について
同じ作業を行う。しかしながら、場合によっては、ピン
24等の個別化すべきピンは、特にそれが多すぎる場合、
経路決定が困難になることがある。
【００１８】グリッド４に備えられる戻り接続部45（図
３ｄ）は、この問題に解決策を提供する。すなわち、そ
のような戻り接続部45は、個別化されるピンの近傍に備
えられる。積層体を切断する時、また、その戻り接続部
も切断され、積層体面と同一平面にされる。次に、接続
路Ｃによって、個別化すべきピンにその戻り接続路を接
続する。この戻り接続部は、積層体の２つの異なる面を
接続することが思い出されたい。従って、個別化すべき
ピンを好ましくはピン21を全く使用せずに、積層体のも
う１つの面に導くことができる。
【００１９】図９ａ及び図９ｂは、接続路Ｃの１例をよ
り詳細に図示したものである。図９ａは、接続路Ｃと積
層体パッド35を示す、図８の積層体の部品Ａの部分拡大
図である。図９ｂは、図９ａの線ＢＢによる断面図であ
る。接続路Ｃは、各々、参照番号Ｍで示す導電体層を局
部的に破壊し、積層体を一体化する絶縁層５を露出させ
るレーザビームによって形成された２つの溝51及び52に
よって形成されており、この絶縁層５は、図面を分かり
易くするために図９ａでは点模様で示されている。この
ように、接続路Ｃは、導電体層Ｍの他の部分から電気的
に絶縁されている。図９ａに図示したように、同じレー
ザエッチングを使用して、積層体パッド35を形成するの
は好ましい。
【００２０】接続路Ｃを形成する別の方法は、最初に積
層体３の被覆材料中にピン21が同一平面上にあるように
溝を形成し、そのピンの端部を自由にし、その溝を接続
路Ｃのために考えたレイアウトに従って経路決定するこ
とからなる。この方法では、次に、積層体、面及び溝の
全体に導電体層（例えば金属）を堆積させ、最後に、導
電体層を積層体の平坦な表面から除去（例えば、磨きま
たはレーザによって）し、その結果は、溝だけにその導
電体層が残り、所望の接続路が形成されるようになる。
接続路Ｃ及び積層体パッド35は、その用途に応じて、積
層面のいずれかまたは全部に配置される。
【００２１】図１に参照番号16で示した方法の最後の段
階は、必要ならば、図10に図示したように積層体に接続
ピンを固定することからなる。この図面は、積層体３
と、１例としてピン21（図示せず）を積層体パッドに接
続する接続路Ｃとを図示している。しかしながら、この
例では、これらの全ての要素が積層体の下面に配置され
ているので、これらの要素は見えない。積層体パッド
は、接続ピン91を支持する電気絶縁リング90によって被
覆されている。例えば、モールドによって製造されたリ
ング90は、積層体３とほぼ同じ外形のサイズを有し、積
層体に接着されている。ピン91は、リングを通過して、
積層体パッドの向かい合うその上面と同一平面にあるよ
うになる。はんだ、例えば、鉛−錫はんだが、リングを
接着する前に、ピン91上または積層体パッド上に配置さ
れる。接着後、はんだは、例えばリングを介してレーザ
ビームを使用して再溶融し、パッド−ピン接続を実現す
る。
【００２２】この最後の段階は随意である。実際、積層
体３は、接続ピンを必ずしも備えない。積層体パッド、
印刷回路または他の積層体上に直接はんだ付けすること
ができる。また、従来のように、印刷回路板の金属化さ
れた孔を通過するための接続ピンを備えることがある。
【００２３】上記の電子コンポーネントを収容するパッ
ケージの３Ｄ相互接続装置は、下記のように多数の利点
を示す。 ☆コンポーネントの高密度化を可能にする。すなわち、
パッケージを積み重ねるが、これはパッケージ間に間隔
をあけずに実施される。 ☆いかなる数の面上にも接続ピンを備えるパッケージを
使用することができる。すなわち、本発明は、側面の１
つまたは２つがピンを備えないことを必要としない。 ☆いかなる数のパッケージの積層化にも応用できる。 ☆特に、パッケージがまだストリップで接続されている
時、モールドで成形されるパッケージの使用に適してい
るので、製造コストが低くなる。すなわち、その時上記
のようにパッケージのためにストリップを積み重ね、そ
れによって、複数の積層体を合わせて製造することがで
きる。
【００２４】また、積層の前に、グリッドをパッケージ
に固定することによって、積層体の製造及び心合わせに
好都合な支持体を提供することができ、熱分路を積層体
中に内蔵することができ、さらに、グリッド上に形成で
きる戻り接続部によって、積層体の面上で接続路の経路
決定を自由に行うことができる。
【図面の簡単な説明】
【図１】 本発明による方法の実施例を示している。
【図２】 本発明による装置内に挿入するために適した
パッケージの１実施例を図示している。
【図３】 本発明による装置の方法の１段階の様々な例
を各々示している。
【図４】 本発明による装置の方法の次の段階を図示し
ている。
【図５】 本発明による装置の方法の次の段階を図示し
ている。
【図６】 本発明による装置の方法の次の段階を図示し
ている。
【図７】 図６の別の変形例を図示している。
【図８】 本発明による装置の１実施例の部分図であ
る。
【図９】 図８の製造方法の詳細図である。
【図１０】 本発明による装置の別の実施例を図示して
いる。
【符号の説明】
２ パッケージ ３ 積層体 ４ グリッド ５ 絶縁層 20 チップ 21、24 接続ピン 31、33、34 積層体の面 35 積層体パッド 36 ヒートシンク 40 中央部分 41 フレーム 42 舌状部 43 切り抜き部 44 位置決定孔 45 戻り接続部 51、52 溝 90 電気絶縁リング 91 接続ピン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/10 H01L 25/11 H01L 25/18

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 各々少なくとも１つの電子コンポーネン
    トを封止しており、各々接続ピンを有する複数のパッケ
    ージの３次元相互接続方法であって、上記複数のパッケージの 各パッケージをパッケージを支
    持するグリッドと称するシートに接着し、上記複数の パッケージを前記グリッドと共に積み重ね、 積み重ねた上記パッケージ及び上記グリッドを電気絶縁
    材料で被覆して一体化し、 上記ピンの位置で、そのように形成された積層体を切断
    し、その結果、該ピンを積層体の面と同じ面にし、上記積層体の上記面上に堆積させた導電体層を使用し
    て、上記 積層体面上で上記ピン間の電気接続を形成する
    ことからなることを特徴とする方法。
  2. 【請求項２】 上記絶縁材料は、重合可能な樹脂である
    ことを特徴とする請求項１に記載の方法。
  3. 【請求項３】 上記グリッドは、少なくとも１つの舌状
    部によってフレームに接続された中央部分を備え、上記
    切断段階は、上記フレームを除去して、その中央部分が
    積層体面と同じ面になるように実施し、上記グリッドは
    熱伝導性材料によって形成されていることを特徴とする
    請求項１に記載の方法。
  4. 【請求項４】 上記グリッドは、少なくとも１つの舌状
    部によってフレームに接続された中央部分を備え、上記
    切断段階は、上記フレームを除去して、その中央部分が
    積層体面と同じ面になるように実施することを特徴とす
    る請求項１に記載の方法。
  5. 【請求項５】 上記フレームは、上記積層段階中にパッ
    ケージを整列させる位置決定孔を備えることを特徴とす
    る請求項３に記載の方法。
  6. 【請求項６】 上記グリッドは、さらに、上記フレーム
    の２つの側面を接続する少なくとも１つの戻り接続部を
    備え、上記グリッドは導電体材料によって形成されてい
    ることを特徴とする請求項３に記載の方法。
  7. 【請求項７】 上記電気接続を形成する段階は、全ての
    積層体の面に導電体層を堆積させる段階と、その導電体
    層をレーザエッチングして、導電体を接続する電気接続
    路を形成する段階とを備えることを特徴とする請求項１
    に記載の方法。
  8. 【請求項８】 上記電気接続を形成する段階中に、積層
    体を外部回路に接続するように積層体パッドを形成し、
    その電気接続路は、上記ピンと上記積層体パッドの少な
    くとも幾つかを接続することを特徴とする請求項１に記
    載の方法。
  9. 【請求項９】 更に、上記接続ピンを積層体に固定する
    段階を備えることを特徴とする請求項１に記載の方法。
  10. 【請求項１０】 複数のパッケージを備える装置であっ
    て、各パッケージが少なくとも１つの電子コンポーネン
    トを封止しており且つ接続ピンを備えており、上記パッ
    ケージは、グリッドに各々結合されて、互いに積み重ね
    られており、さらに積み重ねられたパッケージは、絶縁
    材料で被覆されて一体化されており、上記接続ピンは積
    層体面と同一平面上にあるようにされ、そのピン間の接
    続路は積層体面によって支持されていることを特徴とす
    る装置。
  11. 【請求項１１】 上記グリッドの材料は熱電導性であ
    り、上記グリッドは積層体面と同一平面上にあって、熱
    分路を形成していることを特徴とする請求項１０に記載
    の装置。
  12. 【請求項１２】 上記グリッドは、導電体材料によって
    形成されており、さらに、積層体面の２つを互いに接続
    する少なくとも１つの戻り接続部を備え、その戻り接続
    部は接続を介してパッケージピンに接続されていること
    を特徴とする請求項１０に記載の装置。
JP28014893A 1992-10-13 1993-10-13 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント Expired - Lifetime JP3483280B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9212209 1992-10-13
FR9212209A FR2696871B1 (fr) 1992-10-13 1992-10-13 Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.

Publications (2)

Publication Number Publication Date
JPH077130A JPH077130A (ja) 1995-01-10
JP3483280B2 true JP3483280B2 (ja) 2004-01-06

Family

ID=9434473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28014893A Expired - Lifetime JP3483280B2 (ja) 1992-10-13 1993-10-13 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント

Country Status (6)

Country Link
US (1) US5526230A (ja)
EP (1) EP0593330B1 (ja)
JP (1) JP3483280B2 (ja)
KR (1) KR940010301A (ja)
DE (1) DE69322477T2 (ja)
FR (1) FR2696871B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
FR2773272B1 (fr) * 1997-12-30 2000-03-17 Thomson Csf Antenne reseau et procede de realisation
KR100333384B1 (ko) 1999-06-28 2002-04-18 박종섭 칩 사이즈 스택 패키지 및 그의 제조방법
KR100333385B1 (ko) 1999-06-29 2002-04-18 박종섭 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
FR2805082B1 (fr) 2000-02-11 2003-01-31 3D Plus Sa Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
US6426559B1 (en) 2000-06-29 2002-07-30 National Semiconductor Corporation Miniature 3D multi-chip module
FR2832136B1 (fr) * 2001-11-09 2005-02-18 3D Plus Sa Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
CN102144176B (zh) * 2008-09-08 2013-11-06 皇家飞利浦电子股份有限公司 具有转换片和互连层堆栈的辐射探测器的生产方法
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
US20160277017A1 (en) * 2011-09-13 2016-09-22 Fsp Technology Inc. Snubber circuit
FR3044165B1 (fr) 2015-11-23 2018-03-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Realisation d'interconnexions par recourbement d'elements conducteurs sous un dispositif microelectronique tel qu'une puce

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3029495A (en) * 1959-04-06 1962-04-17 Norman J Doctor Electrical interconnection of miniaturized modules
US3370203A (en) * 1965-07-19 1968-02-20 United Aircraft Corp Integrated circuit modules
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
EP0354708A3 (en) * 1988-08-08 1990-10-31 Texas Instruments Incorporated General three dimensional packaging
WO1992003035A1 (en) * 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5043794A (en) * 1990-09-24 1991-08-27 At&T Bell Laboratories Integrated circuit package and compact assemblies thereof
US5007842A (en) * 1990-10-11 1991-04-16 Amp Incorporated Flexible area array connector
FR2670323B1 (fr) * 1990-12-11 1997-12-12 Thomson Csf Procede et dispositif d'interconnexion de circuits integres en trois dimensions.

Also Published As

Publication number Publication date
DE69322477D1 (de) 1999-01-21
JPH077130A (ja) 1995-01-10
FR2696871B1 (fr) 1994-11-18
EP0593330A1 (fr) 1994-04-20
KR940010301A (ko) 1994-05-24
FR2696871A1 (fr) 1994-04-15
EP0593330B1 (fr) 1998-12-09
DE69322477T2 (de) 1999-04-29
US5526230A (en) 1996-06-11

Similar Documents

Publication Publication Date Title
JP3483280B2 (ja) 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント
JP3326858B2 (ja) 半導体チップに対する３ｄカプセル封じの方法および装置
US5640760A (en) Method for the 3D interconnection of packages of electronic components using printed circuit boards
JP3544974B2 (ja) 一体化積層体
US6022758A (en) Process for manufacturing solder leads on a semiconductor device package
US6403398B2 (en) Semiconductor device, manufacturing method thereof and aggregate type semiconductor device
US6005778A (en) Chip stacking and capacitor mounting arrangement including spacers
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
US6504244B2 (en) Semiconductor device and semiconductor module using the same
KR100628286B1 (ko) 캐노피형 캐리어를 구비한 전자 모듈
US20050056916A1 (en) Circuit device and manufacturing method of circuit device
US20010005042A1 (en) Method of manufacturing a surface mount package
US5885850A (en) Method for the 3D interconnection of packages of electronic components, and device obtained by this method
US5061990A (en) Semiconductor device and the manufacture thereof
JPH0744239B2 (ja) チツプ・キヤリアと集積半導体チツプを有するモジユール
JPH05211281A (ja) 段状電子装置パッケージ
US20100308460A1 (en) Method of Ball Grid Array Package Construction with Raised Solder Ball Pads
JPH06244360A (ja) 半導体装置
EP0795906A2 (en) An electronic-circuit assembly and its manufacturing method
JPH0575014A (ja) 半導体チツプの実装構造
US6057594A (en) High power dissipating tape ball grid array package
KR19980058412A (ko) 적층형 멀티 칩 모듈 반도체 장치 및 그 제조방법
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
US20040159913A1 (en) Circuit device and method of manufacture thereof
JPH05343602A (ja) 高集積半導体装置及びそれを用いた半導体モジュール

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030916

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101017

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 10

EXPY Cancellation because of completion of term