JP3326858B2 - 半導体チップに対する３ｄカプセル封じの方法および装置 - Google Patents

半導体チップに対する３ｄカプセル封じの方法および装置

Info

Publication number
JP3326858B2
JP3326858B2 JP07502193A JP7502193A JP3326858B2 JP 3326858 B2 JP3326858 B2 JP 3326858B2 JP 07502193 A JP07502193 A JP 07502193A JP 7502193 A JP7502193 A JP 7502193A JP 3326858 B2 JP3326858 B2 JP 3326858B2
Authority
JP
Japan
Prior art keywords
stack
semiconductor chip
conductor
pad
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP07502193A
Other languages
English (en)
Other versions
JPH06132471A (ja
Inventor
バル クリスティアン
Original Assignee
タレス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by タレス filed Critical タレス
Publication of JPH06132471A publication Critical patent/JPH06132471A/ja
Application granted granted Critical
Publication of JP3326858B2 publication Critical patent/JP3326858B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明の目的は半導体チップの
３Ｄカプセル封じの方法で、半導体チップのそれぞれに
は例えば電子的なコンポーネーント、集積回路またはセ
ンサを有し、このカプセル封じは伝導により効率的な熱
消散の表出すなわち除去するようにされている。
【０００２】
【従来の技術】民生用および軍事用の両方において、現
在の電子装置の製造には条件を満たす回路の増加数を一
定にするためコンパクト性に対するより大きな要望を考
慮する必要がある。
【０００３】コンパクト性を大きくするこの研究におい
て、例えば米国特許番号第4706166号に記載のように集
積回路の３Ｄスタックを製造することがすでに提案され
ている。この実施例によれば、半導体チップは印刷回路
の上に置かれており互いに印刷回路に直角である。半導
体チップのそれぞれに対する接続パッドすなわち接触は
半導体チップの一つの均一な境界領域にある。この端は
印刷回路の上にあり、更に印刷回路との接続がその上に
形成されている。しかし、この配列はパッドの数に特に
関して制限があるが、このパッドの数は半導体チップの
一方の側面に物理的に置くことができる。更にこの配列
は価格が高いが、これは半導体チップが標準的なもので
はないからである（パッドの配置を変更する必要があ
る）。更にこのように形成された接続に対し小さなアク
セスが可能であり、しかもこれらの接続は目視できな
い：これにより使用が制限される。ある種の応用におい
て、熱消散の問題が発生する場合がある。従来、この熱
消散は伝導によりまたは対流により行なわれる。上記の
実施例では、伝導による熱消散は制限されるが、これは
印刷回路に電気的な接続を与えるパッドにより熱消散を
行なうことができることに依っており、これらのパッド
には小さなセクションがあり、更に数が制限される。満
足すべき動作を行なうため、この種の装置は対流により
冷却する必要がある。しかし、ある種の応用ではこのタ
イプの冷却は困難で特に航空電子工学または宇宙の分野
においては不可能である。
【０００４】
【発明の概要】この発明の目的は集積回路に対する３Ｄ
カプセル封じであるが、このカプセル封じにより効率的
な熱消散が伝導に基づき可能であり同時に価格を低く押
さえることができる。
【０００５】この目的のため、それぞれの半導体チップ
のパッドは多くても半導体チップの３つの側面に向かい
接続の手段により広がっており、四番目の側面が自由に
されている。半導体チップは互いにスタックされ、四番
目の側面により熱消散手段に接続されているが、これに
より伝導に基づく冷却のプロセスが行なわれる。
【０００６】
【実施例】図１には半導体チップおよびその接続手段の
平面図を示している。
【０００７】この図は半導体チップ１を示しているが、
この半導体チップ内には電子的なコンポーネント、集積
回路またはセンサが形成されている。この半導体チップ
は例えば長方形であり、４つの側面にはそれぞれ11、12、
13、14の参照番号が付けられている。図で判るようにこ
の半導体チップの上側の面は半導体チップ内に含まれる
エレメント用の電気的な入力／出力パッド15を支えてい
る。これらのパッドは例えば半導体チップの４つの側面
の全ての上に置かれている。
【０００８】この発明によれば、パッド15のそれぞれは
接続手段に接続されているが、この接続手段によりこれ
らの接続は多くても半導体チップの３つの側面の方向に
向けられており、図１の例では側面11である四番目の側
面が自由にされている。接続手段は絶縁フィルム２から
成るが、このフィルムは薄いフィルムであることが好ま
しく例えばポリアミドまたはポリエステルから作られて
いる。この絶縁フィルム２内には切断23が作られてお
り、フレーム３とこのフレームに接続された中央部分４
は２つのタブにより離れている。例えば境界が２つのフ
レーム３の境界には例えば長方形の穴である穴21があ
り、この穴により案内され例えば自動ワイヤリングマシ
ーンの上にフィルム２を精密に置くことができる。フレ
ーム３には一組のパッド32があり、フレーム３の周囲の
近くに配置されているが、これらのパッド32はこの発明
によれば多くても３つの側面の上にあり、半導体チップ
１の側面11と同じ側面に位置したフレーム３の側面を自
由にしている。これらのパッド32はフィルム２の上に作
られた伝導性のスタックすなわちトラック31によりフレ
ーム３の内側の境界22に接続されている。パッド32は例
えばスタックを行う前に半導体チップの試験および焼き
付けに使用される。中央の部分４にも参照番号が41のト
ラックがあり、このトラックは直線であったり無かった
りする。
【０００９】半導体チップ１の側面12、13、14の上にある
パッド15は内側の境界22の近くで導体16によりフレーム
３のトラック31に直接接続されているが、この導体は図
に示すようにワイヤまたはストリップである。側面11の
上にあるパッド15は導体17（ワイヤまたはストリップ）
により中央部分４により支えられるトラック41の一方の
先端に接続されており、これらのトラックの他の先端は
導体18（ワイヤまたはストリップ）により例えば側面11
に向かいあったフレーム３の側面にあるトラック31に接
続されている。これらの操作は自動ワイヤリングマシー
ンにより典型的に行なわれるが、これは例えば半導体チ
ップをパック内で配線を行なうために使用される。
【００１０】半導体チップ１の側面の一方（側面11）に
よりあらゆる接続が自由にされることがわかる。自由に
されたこれらの側面は以下に示すように伝導により熱消
散を行なうため使用できる。対象とするこの目的に対
し、長方形の長い側面を自由にすることが好ましい。し
かし、使用目的に従って、１以上の側面を自由にするこ
とも勿論可能である。
【００１１】この発明によれば、多数のこの種の半導体
チップおよび接続手段は２つの半導体チップに対する図
２の分解図に図示するように他方の上に一方がスタック
されている。
【００１２】図２には更に半導体チップ１とその接続手
段を示しているが、これは絶縁フィルム２と伝導性のト
ラックとパッド31、41、32により形成されている。図２に
おいて、導体16、17、18は示していない。図には更に参照
番号が５の二番目の半導体チップを示しているが、これ
には接続手段があり、フレームおよび中央部分から成る
誘電体フィルムにより半導体チップ１の接続手段から同
様に成り、その上にトラックとパッドが配置されてい
る。エレメント1、2、5、6 は互いにスタックされ、半導体
チップ１と５は自由な側面（半導体チップ１に対しては
11、半導体チップ５に対しては51）がこのように形成さ
れたスタックの同じ側面に位置するように配置されてい
る。
【００１３】図3aにはこの発明によるスタックの断面を
示しているが、図１に図示した軸XXに沿い、半導体チッ
プの側面12と14に直角に構成している。
【００１４】図3aには更に接続手段、すなわちトラック
（31と41）とパッド(32)と導体(16)がある半導体チップ
１を示している。この組み立ては例えば５つの半導体チ
ップのスタックに対する上側の層と参照番号が5、51、52
の他の半導体チップとから成り、他の半導体チップには
絶縁フィルム（6、61、62、63）により支えられる接続手段
がある。組み立ては例えばエポキシ樹脂のような絶縁材
料７により固定して結合される。図を明確にするため、
絶縁材料(7、3、6、61、62、63)は断面に示すように、ハッチ
をしていない。
【００１５】スタックは中央部分４とフレーム３の間で
切断23を通してスライスされている。切断すなわちスラ
イスラインは図3aのZZで示してある。この結果、フレー
ム３は除去され導体16はスタックの面と同一平面にな
る。
【００１６】図3bは図3aと同様の断面であるが図１の軸
YYに沿い、半導体チップの側面12と14に直角に描いてい
る。この図により半導体チップの側面11が自由になるこ
とを示すことができる。
【００１７】この図において、半導体チップ１の側面11
と13は目視できるが、絶縁フィルムの中央部分４で覆わ
れ更にこれと同じフィルムのフレーム３により囲まれて
いる。側面11の上にある半導体チップのパッド15は中央
部分４により支えられたトラック41に導体17により接続
されている。これらのトラック41は他の先端が導体18に
よりフレーム３のトラック31に接続されている。ダッシ
ュは半導体チップの側面13の上にあるパッド15を示すの
に使用されており、これは導体16によりフレーム３のト
ラック31に直接接続されている。
【００１８】図には固定用材料７と図１のラインZZに対
応したスライスラインZZを示している。側面11の上で行
なうスライスZZは半導体チップ１のレベルかまたは図に
示すように切断23の中間で行なわれる。後者の場合、ス
タックはその後磨き上げられるがこれは導体による熱消
散を効率的に行なうため半導体チップのエッジをスタッ
クの面と同一平面にするためである。
【００１９】この他の実施例では、半導体チップのエッ
ジには絶縁材料７のある一定の厚さがあるがスタックと
同一平面を形成しない：この厚さは熱消散を妨害しない
ほど十分小さいがスタックに機械的な保護を与え、ある
分野における応用で必要な不浸透を行なうのに十分であ
る。
【００２０】図４には図１のラインZZに沿ってスライス
を行なった後のスタックの投影図を示している。
【００２１】スタックは誘電体材料７により形成された
ブロック70のように見え、導体16と18は面のある部分と
同一平面である。
【００２２】より詳細には、参照番号71は半導体チップ
１の側面11に対応したスタックの面を示すのに使用さ
れ、参照番号72は側面12に対応した面を示すのに使用さ
れ、更に参照番号74は側面14に対応した面を示すのに使
用される。導体16はスライスされる前にフレームのトラ
ック31に半導体チップのパッド15が直接接続されてお
り、この導体16は面74と同一平面にある（つまり同じ高
さである）。16のような導体はパッド15に接続され中央
部分４のトラック41により側面11の上に位置している18
のような導体と同じく半導体チップのパッドに直接接続
されているが、この導体は面73と同一平面にある。
【００２３】この図では導体16と18が等しい間隔で行お
よび列に配置されていることを示している：この配置は
勿論例示として示しているが、導体の分布には他の応用
を採用することができる。
【００２４】図５にはこの発明に基づく熱消散手段に接
続されたスタックの断面図を示している。
【００２５】この図の中でこの発明に基づくスタック70
は例えば１のような８個の半導体チップにより形成さ
れ、それぞれの半導体チップはフィルム２の中央部分４
を有する。半導体チップ１のパッドは導体16（ダッシュ
で示す）により直接スタックの面73に接続されるか、ま
たは導体17、18および中央部分４により間接的に同じ面7
3に接続されている。前述で説明のように、半導体チッ
プのパッドは更にスタックの面72と74にも接続されてい
るが、これらは図５の断面図では見ることができない。
【００２６】この発明に基づき、電気的な接続を含まず
更に半導体チップが同一平面にある面71は熱消散手段に
接続されている。図に示す実施例では、これらの手段は
例えばひれ状のまたはうねのあるラジエタタイプのヒー
トシンク９で構成されており、このヒートシンクの材料
は伝導が良好で電気的にかなり絶縁される。
【００２７】スタック70はその熱膨張係数とヒートシン
ク９の熱膨張係数が互いに十分近い時ヒートシンク９に
直接接続される。半導体チップ１が例えばシリコンで作
られていれば、ヒートシンク９は窒化アルミニウム、ケ
イ素カーバイドまたはダイヤモンドにより作られてい
る。そうでなければ、スタック70は図５に示すように層
８によりヒートシンク９に接続されており、この層８は
必要な熱−機械順応を与え更に例えば前述の材料の一つ
で作られている。スタック70、９更に可能であれば８も
必要に応じ非常に薄いボンドの層により互いに固定され
ている。
【００２８】図６にはこの発明に基づく幾つかのスタッ
クを支える印刷回路の部分的な投影図を示している。
【００２９】印刷回路80は例えば参照番号が82、83、84、8
5の４つのスタックを支えるように示してある。スタッ
クのそれぞれは面73により印刷回路の上に配置されてい
るが、これは図５に図示のように熱消散手段（図示して
いない）に面71を接続できるようにするためである。半
導体チップのパッドに接続された導体の先端はブロック
のそれぞれの面72、73、74と同一平面にある。
【００３０】図７にはスタック70を形成する半導体チッ
プの中間接続の実施例を示すが、この中間接続はスタッ
クの側面の表面に形成されている。
【００３１】この図には面72と73から成るスタック70も
示しているが、ここにある導体は半導体チップのパッド
に直接的にまたは他の方法で接続されており、同一平面
にある。この図では、半導体チップ自体が同一平面にあ
る平面71の下に置かれている。面72または73と同一平面
にある導体は区別の無い参照番号Ｆが付けられている
が、これらは導体16または前述の図の導体18に対応して
いる。スタック70にはスタックパッドと呼ばれるパッド
81があり、これにより外部回路に接続されている。導体
Ｆは必要があれば互いに接続されており、同時に必要が
あれば接続Ｃによりスタックパッド81に接続されてい
る。例として、スタックパッド81は面71の近くで半導体
チップ１に平行な面の上に示されているが、面71の上を
除いてスタックの面の上のあらゆる位置を占有すること
が明らかに可能である。
【００３２】接続Ｃのそれぞれは次のように作られる：
スタック70の全ての面には金属がかぶせられ更に接続Ｃ
は絶縁層に対し部分的に金属層を取り去る２つのレーザ
エッチング操作により形成されるが、これにより金属層
の残りの部分から接続Ｃの電気的な絶縁が行なわれる。
スタックパッド81は同様のレーザエッチング技術で製造
することが好都合である。
【００３３】接続Ｃを作る他の方法には一番目には接続
Ｃのため選択した設計に基づきスタック内に溝を作るこ
とから成り、導体Ｆはこれらの導体の先端を表わすため
同一平面にある。電気的な（例えば金属の）導電層はス
タックの全て、面および溝の上にある。導電層はスタッ
クの平らな表面から（例えばポリッシュまたレーザによ
り）取り去られるが、これは所要の接続がある溝の上に
のみ残るようにするためである。
【００３４】図８にはこの発明に基づく装置に使用され
る半導体チップの接続手段に対する他の実施例を示して
いる。
【００３５】この図には中央部分４とフレーム３から成
る絶縁フィルムにより支えられる半導体チップ１および
接続手段の部分的な平面図を示している。この実施例で
は、接続手段はもはや単一の絶縁フィルムではなく多層
フィルムにより支えられており、絶縁層により分離され
た電気的な多数の（例えば２つの）導電層により形成さ
れているが、これは中央部分のトラックの道を定めるこ
とに関して自由度を多くするためである。
【００３６】より詳細には、部分的な図によりパッド15
がある半導体チップ１と同じくトラック31のあるフレー
ム３が示されているが、この図はタブ24と25によりフレ
ーム３に接続された中央の部分４で覆われている。これ
らのタブは数として２つ必要ではないが、同じ幅が必要
であり互いに面が合うように配置することが不可欠であ
る。
【００３７】中央部分４を多層的に構成することにより
中央部分で支えられるトラックが相互接続されるが、こ
れは半導体チップの側面11のパッド15をフレーム３の他
の側面のいずれか１つに接続するためである。例えば、
図には中央部分４の上に３つの直線で囲まれたトラック
41を示しているが、これによりパッド15はスタックの面
73の上の導体17と18を経由して出ている。トラック42に
は部分４に対し２つのパッド43がダッシュで示されてい
るが、これは接続を行なう伝導性の低い層内に形成する
ためであり、この２つのパッドは上側の層に形成されて
おり更に既知の手段で（例えば絶縁的な中央の層を通る
穴を経由して）トラック42に接続されている。パッド43
の一方は部分４の左の下にあり、パッド15に接続されて
いる。他のパッド43はこの同じ部分４の右の上にあり、
トラック31に接続されている。中央部４のパッドとトラ
ックは伝導層の一方に形成されており、層の他の部分か
ら絶縁されている。
【００３８】図9aと図9bは半導体チップの接続手段に対
する他の実施例を示している。
【００３９】図9aはこの発明によるスタックの部分的な
断面図であり、１つの半導体チップと接続手段のみが示
されており、絶縁材料７の中にコーテングされている。
図を明確にするため、ハッチングはしていないが、断面
として示している。
【００４０】この実施例によれば、スタックは前述のよ
うに作られるが、接続手段と対応する半導体チップの相
対的な位置に関しては異なっている：フィルム、とりわ
け参照番号が40の中央部分は半導体チップ１の下に位置
しており、接続パッド15を有さない裏面19に位置してい
る。半導体チップ１は必要があれば絶縁ボンド(bonder)
により中央部分40に固定されている。前述のように、パ
ッド15のある部分は（導体16により）スタックの面に、
例えば図の面73に直接接続されている。対照的に半導体
チップの側面11にあるパッド15は中央部分により更に導
体17と18とにより支えられたトラックで同じ面に間接的
に接続されているが、このトラックは参照番号が44であ
り絶縁層49の上に位置している。前述のように面71には
それ故接続がない。次に、中央部分40には更に層48があ
るが、この層の材料は例えば銅のように熱伝導が良くト
ラック44に向かいあっている。
【００４１】この実施例では、面71と同一平面にあるの
は中央部分40と伝導層48であり側面11は直接ないが、こ
れは導体17があるからである。しかし、寸法と同様に部
分40を構成する材料に適当な選択が行なわれれば、効率
的な熱消散が行なわれるが、これは熱的なパラメータに
単独に左右される。
【００４２】図9bは図9aと同様な図であり、前述の図に
対し他の実施例を示しているが、中央部分は多層であ
り、図８に記載と同様な方法のものである。
【００４３】より詳細には、部分40には４つの層があ
る：絶縁層46と伝導層48により分離された２つの伝導層
45と46。伝導層の一方、例えば層45は半導体チップの面
16の上にあり、更に例えば絶縁ボンドにより固定されて
いる。導体17と18は層45に形成されたパッドに接続され
ている。図８の記載と同様な方法で、層45のパッドのあ
る部分は層45に形成されたトラックにより互いに接続さ
れており、パッドの他の部分は層47の中に形成され、更
に例えば穴を通してあらゆる既知の手段により層46を通
してこの層47に接続されている。熱的な伝導層48は必要
があれば絶縁ボンド50により層47に固定されている。
【００４４】図9aと図9bに示す変形例において、良好な
熱導体材料で作られた伝導熱ドレインを加えることがで
きるが、これは層48と後方の面19との間の層を通ってお
り、事情によりこれらの層から電気的に絶縁され、部分
40を通して熱的な伝導が改善され熱が除去される。
【００４５】半導体チップに対する3Dカプセル封じと相
互接続の装置の記載を行なうが、この装置により伝導に
よる冷却と低価格がもたらされる。
【００４６】実際、熱消散に関しては、これは半導体チ
ップのエッジにより（長方形の長い側面が好ましい）、
または半導体チップの接続手段により直接行なわれる
が、この大きさと構成材料により熱的な機能が与えられ
るが、これらの構成材料には電気的な接続システムに関
して制限が部分的にない。
【００４７】製造コストに関しては低価格であるが、こ
れはこの発明では標準的な半導体チップ、半導体チップ
カプセル封じ技術に一般に使用されるフィルム、更には
自動ワイヤリングマシーンを使用しているからであり、
ブロックを構成するのに必要な操作のトータル数は非常
に制限されている。
【図面の簡単な説明】
【図１】この発明に基づく装置の構成を示す半導体チッ
プおよびその接続手段の正面図
【図２】この発明に基づく装置の分解および部分的な図
【図３ａ】この発明に基づく装置の断面図
【図３ｂ】この発明に基づく装置の他の断面図
【図４】この発明に基づき製造されたスタックの投影
【図５】熱消散手段に接続されたこの発明に基づく装置
の断面図
【図６】この発明に基づくいくつかの装置を支える印刷
回路の部分的な投影
【図７】半導体チップの相互接続に対する例示としての
実施例
【図８】この発明に基づく装置に使用された半導体チッ
プに対する接続手段の他の実施例
【図９ａ】半導体チップの接続手段に対する他の実施例
【図９ｂ】半導体チップの接続手段に対する他の実施例
【符号の説明】
１ 半導体チップ ２ 絶縁フィルム ３ フレーム ４ 中央部分 ５ 二番目の半導体チップ ６ 誘電体フィルム ７ 絶縁材料 ９ ヒートシンク 11、12、13、14 側面 15 入力／出力パッド 16、17、18 導体 19 後方の面 22 内側のボンド 23 切断 24、25 タブ 31 トラック 32 パッド 40 中央部分 41、42 トラック 43 パッド 44 中央の部分 45、47、48 伝導層 46、49 絶縁層 50 絶縁ボンド 51、52、53 半導体チップ 61、62、63 絶縁フィルム 70、82、83、84、85 スタック 71、72、73、74 面 80 印刷回路 81 スタックパッド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−61416（ＪＰ，Ａ) 特開 平３−64934（ＪＰ，Ａ) 特開 平１−123427（ＪＰ，Ａ) 特開 平６−37250（ＪＰ，Ａ) 特許2982182（ＪＰ，Ｂ２) 特表 平５−505067（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】 下面とその反対側の上面と４つの側面を
    有し、接続パッド（15）をふくむ半導体チップ（１）の
    相互接続方法において、 （ａ）各半導体チップの接続パッド（15）を絶縁フィル
    ム（２）の上にあって導体（16，17，18）により該パッ
    ドに接続される導電トラック（41，31）による接続手段
    により延長する第１段階と、 （ｂ）該半導体チップ（１）を積み重ねてスタック（7
    0）とし、該半導体チップと導体を電気絶縁材料（７）
    の中に固定する第２段階と、 （ｃ）該スタック（70）の側面で導体の電気接続（Ｃ）
    を形成する第３段階とを有し、 （ｄ）各半導体チップに対し前記導体（16，17，18）と
    絶縁フィルム（２）による接続手段がもうけられ、該絶
    縁フィルムはフレーム（３）と中央部（４）を有し、該
    中央部（４）の面積は半導体チップの面積と同様であ
    り、前記第１段階では、半導体チップを該中央部の中に
    置き、各半導体チップのパッド（15）を導体（16）によ
    り前記３つの側面（12，13，14）に各々対応する前記フ
    レームの３つの側辺のひとつに位置する導電トラック
    （31）に接続し、第４の側面（11）のパッド（15）は導
    体（17）により前記中央部に位置する前記導電トラック
    （41）に接続し次いで別の導体（18）によりフレームの
    ３つの側辺のひとつの上の導電トラック（31）に接続
    し、 （ｅ）前記第２段階では、前記スタック（70）を前記中
    央部（４）と前記フレーム（３）の間で切断し、該フレ
    ーム（３）を除去し、前記３つまでの側面以外の、半導
    体チップの前記導体が存在しない第４の側面（11）に位
    置する前記スタックの側面（71）以外で、前記導体（1
    6，17，18）はスタックの側面と同じ平面にあり、 （ｆ）前記第３段階では、前記電気接続（Ｃ）は前記ス
    タックの前記第４の側面以外の側面に形成され、該第４
    の前記側面は熱放散手段に接続されることを特徴とす
    る、半導体チップの相互接続方法。
  2. 【請求項２】 前記中央部（４）のサイズは半導体チッ
    プ（１）より小さく、該中央部は半導体チップのパッド
    （15）を有する面に置かれる請求項１記載の相互接続方
    法。
  3. 【請求項３】 前記中央部（４）のサイズは半導体チッ
    プ（１）より大きく、該中央部は半導体チップのパッド
    （15）を有さない面に置かれる請求項１記載の相互接続
    方法。
  4. 【請求項４】 前記中央部は、絶縁層で分離された複数
    の電気導電層を有する多層構造である請求項１−３のひ
    とつに記載の相互接続方法。
  5. 【請求項５】 半導体チップ（１）の第４の側面（11）
    がスタック（70）の側面（71）と同じ平面になるように
    切断が行われる請求項１又は２に記載の相互接続方法。
  6. 【請求項６】 前記第３段階は、（ｃ１）スタック（7
    0）の全表面に導電層を付着させる第１サブステップと
    （ｃ２）該導電層をレーザエッチングして、前記導体
    （16，18）の前記スタック（70）と同じ平面の上の導体
    （Ｆ）を前記電気接続（Ｃ）に結合する第２サブステッ
    プとを有する前記請求項１−５のひとつに記載の相互接
    続方法。
  7. 【請求項７】 前記第３段階は、電気接続（Ｃ）の所望
    のパターンでスタックに溝を形成し、溝を有するスタッ
    クの全面に導電層を付着させ、溝の中以外の導電層をス
    タックの表面から除去するサブステップを有する請求項
    １−６のひとつに記載の相互接続方法。
  8. 【請求項８】 前記第３段階で、外部回路との接続のた
    めのスタックパッド（81）が形成され、前記電気接続
    （Ｃ）により該スタックパッド（81）と前記スタック
    （70）の切断された表面の前記導体（Ｆ）とを接続する
    前記請求項６−７のひとつに記載の相互接続方法。
  9. 【請求項９】 下面とその反対側の上面と４つの側面を
    有し、接続パッド（15）をふくむ半導体チップ（１）の
    カプセル封止装置において、 該装置は各半導体チップのための絶縁フィルムの上に導
    電トラックを有する接続手段を有し、 該導電トラックは導体（16，17，18）により前記パッド
    に接続されてパッドの延長を半導体チップの側面に提供
    し、 前記半導体チップとその接続手段は電気絶縁材料（７）
    により固定されてスタック（70）を形成し、該スタック
    （70）は切断（ZZ）されて、前記導体がスタックの切断
    された側面と同じ平面にあってスタックの側面の電気接
    続（Ｃ）によって接続され、 前記接続手段は前記パッドの延長を半導体チップの３つ
    までの側面（12，13，14）に提供し、 前記導体は半導体チップの前記の３つまでの側面以外の
    第４の側面（11）に対応するスタックの第４側面（71）
    以外の側面ではスタックの側面と同じ平面にあり、 スタックの前記第４側面以外の側面で前記導体の接続が
    行われ、 前記第４側面は熱放散手段に結合されることを特徴とす
    る半導体チップのカプセル封止装置。
  10. 【請求項１０】 前記スタックの前記第４側面（71）は
    前記導体を有さず、前記スタックは前記第４側面（71）
    以外の少なくともひとつの側面に外部回路との接続のた
    めのスタックパッド（81）を有し、前記電気接続（Ｃ）
    はいくつかの前記導体を該スタックパッド（81）に接続
    する、請求項９記載の装置。
  11. 【請求項１１】 前記熱放散手段が熱の良導体によるヒ
    ートシンク（９）を有する請求項９又は１０記載の装
    置。
  12. 【請求項１２】 前記導体（16，17，18）はワイヤ又は
    ストリップである請求項９−１１のひとつに記載の装
    置。
JP07502193A 1992-03-10 1993-03-10 半導体チップに対する３ｄカプセル封じの方法および装置 Expired - Lifetime JP3326858B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9202846 1992-03-10
FR9202846A FR2688629A1 (fr) 1992-03-10 1992-03-10 Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.

Publications (2)

Publication Number Publication Date
JPH06132471A JPH06132471A (ja) 1994-05-13
JP3326858B2 true JP3326858B2 (ja) 2002-09-24

Family

ID=9427538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07502193A Expired - Lifetime JP3326858B2 (ja) 1992-03-10 1993-03-10 半導体チップに対する３ｄカプセル封じの方法および装置

Country Status (5)

Country Link
US (1) US5400218A (ja)
EP (1) EP0565391B1 (ja)
JP (1) JP3326858B2 (ja)
DE (1) DE69321864T2 (ja)
FR (1) FR2688629A1 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2220792B (en) * 1988-07-13 1991-12-18 Seikosha Kk Silicon thin film transistor and method for producing the same
US5221631A (en) * 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US5721452A (en) * 1995-08-16 1998-02-24 Micron Technology, Inc. Angularly offset stacked die multichip device and method of manufacture
US5917236A (en) * 1995-12-08 1999-06-29 Hewlett-Packard Company Packaging system for field effects transistors
FR2745973B1 (fr) * 1996-03-08 1998-04-03 Thomson Csf Memoire de masse et procede de fabrication de memoire de masse
JP3466394B2 (ja) 1996-10-31 2003-11-10 太陽誘電株式会社 チップ部品及びその製造方法
FR2756133B1 (fr) * 1996-11-21 1999-06-11 Alsthom Cge Alcatel Assemblage de modules electroniques multi-niveaux
FR2759527B1 (fr) 1997-02-10 2002-07-19 Alsthom Cge Alkatel Structure monobloc de composants empiles
US5903057A (en) * 1997-11-07 1999-05-11 Intel Corporation Semiconductor device that compensates for package induced delay
JP3304921B2 (ja) * 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
US6300695B1 (en) 1999-07-29 2001-10-09 Encap Motor Corporation High speed spindle motor with hydrodynamic bearings
US6501616B1 (en) 1999-07-29 2002-12-31 Encap Motor Corporation Hard disc drive with base incorporating a spindle motor stator
US6437464B1 (en) 1999-07-29 2002-08-20 Encap Motor Corporation Motor and disc assembly for computer hard drive
US6617721B1 (en) 1999-07-29 2003-09-09 Encap Motor Corporation High speed spindle motor
US6362554B1 (en) 1999-07-29 2002-03-26 Encap Motor Corporation Stator assembly
US6753628B1 (en) * 1999-07-29 2004-06-22 Encap Motor Corporation High speed spindle motor for disc drive
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
WO2001045233A1 (en) 1999-12-17 2001-06-21 Encap Motor Corporation Spindle motor with encapsulated stator and method of making same
FR2805082B1 (fr) * 2000-02-11 2003-01-31 3D Plus Sa Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
US6426559B1 (en) 2000-06-29 2002-07-30 National Semiconductor Corporation Miniature 3D multi-chip module
US6892439B1 (en) 2001-02-01 2005-05-17 Encap Motor Corporation Motor with stator made from linear core preform
US7036207B2 (en) * 2001-03-02 2006-05-02 Encap Motor Corporation Stator assembly made from a plurality of toroidal core segments and motor using same
FR2832136B1 (fr) * 2001-11-09 2005-02-18 3D Plus Sa Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte
US6806559B2 (en) * 2002-04-22 2004-10-19 Irvine Sensors Corporation Method and apparatus for connecting vertically stacked integrated circuit chips
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
FR2884049B1 (fr) * 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2902927B1 (fr) * 2006-06-27 2008-12-19 Commissariat Energie Atomique Dispositif electronique tridimensionnel.
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
FR2923081B1 (fr) * 2007-10-26 2009-12-11 3D Plus Procede d'interconnexion verticale de modules electroniques 3d par des vias.
US8461542B2 (en) 2008-09-08 2013-06-11 Koninklijke Philips Electronics N.V. Radiation detector with a stack of converter plates and interconnect layers
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671812A (en) * 1970-07-01 1972-06-20 Martin Marietta Corp High density packaging of electronic components in three-dimensional modules
US4017963A (en) * 1973-02-26 1977-04-19 Signetics Corporation Semiconductor assembly and method
FR2456388A1 (fr) * 1979-05-10 1980-12-05 Thomson Brandt Microboitier de circuit electronique, et circuit hybride comportant un tel microboitier
FR2485262A1 (fr) * 1980-06-19 1981-12-24 Thomson Csf Boitier d'encapsulation resistant a de fortes pressions externes
FR2485796A1 (fr) * 1980-06-24 1981-12-31 Thomson Csf Resistance electrique chauffante et tete d'imprimante thermique comportant de telles resistances chauffantes
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
FR2527039A1 (fr) * 1982-05-14 1983-11-18 Inf Milit Spatiale Aeronaut Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
FR2538618B1 (fr) * 1982-12-28 1986-03-07 Inf Milit Spatiale Aeronaut Boitier pour composant electronique comportant un element fixant l'humidite
FR2547113B1 (fr) * 1983-06-03 1986-11-07 Inf Milit Spatiale Aeronaut Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
US4953005A (en) * 1987-04-17 1990-08-28 Xoc Devices, Inc. Packaging system for stacking integrated circuits
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
JPH01123427A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 樹脂封止形の半導体装置
US4953060A (en) * 1989-05-05 1990-08-28 Ncr Corporation Stackable integrated circuit chip package with improved heat removal
JP2982182B2 (ja) * 1989-08-02 1999-11-22 日本電気株式会社 樹脂封止型半導体装置
JP2918574B2 (ja) * 1989-09-29 1999-07-12 株式会社日立製作所 半導体装置
FR2670323B1 (fr) * 1990-12-11 1997-12-12 Thomson Csf Procede et dispositif d'interconnexion de circuits integres en trois dimensions.
US5199164A (en) * 1991-03-30 1993-04-06 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor package
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same

Also Published As

Publication number Publication date
DE69321864D1 (de) 1998-12-10
FR2688629A1 (fr) 1993-09-17
EP0565391A1 (fr) 1993-10-13
DE69321864T2 (de) 1999-04-01
JPH06132471A (ja) 1994-05-13
EP0565391B1 (fr) 1998-11-04
US5400218A (en) 1995-03-21

Similar Documents

Publication Publication Date Title
JP3326858B2 (ja) 半導体チップに対する３ｄカプセル封じの方法および装置
JP3138383B2 (ja) マルチチップモジュール
US7535109B2 (en) Die assembly having electrical interconnect
US5448511A (en) Memory stack with an integrated interconnect and mounting structure
US5343366A (en) Packages for stacked integrated circuit chip cubes
US5182632A (en) High density multichip package with interconnect structure and heatsink
US6555902B2 (en) Multiple stacked-chip packaging structure
US5484959A (en) High density lead-on-package fabrication method and apparatus
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
US5885850A (en) Method for the 3D interconnection of packages of electronic components, and device obtained by this method
EP0596075B1 (en) Non-conductive end layer for integrated stack of ic chips
US4983533A (en) High-density electronic modules - process and product
US4459607A (en) Tape automated wire bonded integrated circuit chip assembly
US5654221A (en) Method for forming semiconductor chip and electronic module with integrated surface interconnects/components
JP3483280B2 (ja) 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント
US5751554A (en) Testable chip carrier
JPH01166543A (ja) Ｖｌｓｉのパッケージ
JP2000012606A (ja) 半導体装置及びその製造方法
JPH02152245A (ja) 多数の回路要素を取り付けうる両面回路板
WO1998010630A1 (en) An integrated circuit package
EP0795906A2 (en) An electronic-circuit assembly and its manufacturing method
JPH01258458A (ja) ウェーハ集積型集積回路
KR19980058412A (ko) 적층형 멀티 칩 모듈 반도체 장치 및 그 제조방법
JPS63261738A (ja) 集積回路担持用電気的構成要素
JPS629222B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020611

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070712

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080712

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090712

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100712

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110712

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120712

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130712

Year of fee payment: 11

EXPY Cancellation because of completion of term