JPH01123427A - 樹脂封止形の半導体装置 - Google Patents

樹脂封止形の半導体装置

Info

Publication number
JPH01123427A
JPH01123427A JP28161087A JP28161087A JPH01123427A JP H01123427 A JPH01123427 A JP H01123427A JP 28161087 A JP28161087 A JP 28161087A JP 28161087 A JP28161087 A JP 28161087A JP H01123427 A JPH01123427 A JP H01123427A
Authority
JP
Japan
Prior art keywords
leads
insulating substrate
semiconductor device
semiconductor element
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28161087A
Other languages
English (en)
Inventor
Kazunari Michii
一成 道井
Katsunao Takehara
克尚 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP28161087A priority Critical patent/JPH01123427A/ja
Publication of JPH01123427A publication Critical patent/JPH01123427A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子等を樹脂封止する樹脂封止形の半
導体装置に関する。
〔従来の技術〕
従来、この種樹脂封止形の半導体装置は第２図に示すよ
うに構成されている。これを同図に基づいて概略説明す
ると、同図において、符号１で示すものはアイランド２
上に接合されその縁部に多数の電極３を有する半導体素
子、４はこの半導体素子１の周囲に設けられ例えばＡｕ
等のワイヤ５によって前記電極３に接続する外部リード
、６はこの外部リード４の一部、前記ワイヤ５．前記ア
イランド２および前記半導体素子１を樹脂封止するパッ
ケージ本体である。
ところで、このよう・に構成された樹脂封止形の半導体
装置においては、半導体素子１の取付時のずれを考慮す
るとアイランド２のサイズをチップサイズより０．２　
ｔｍ以上大きい寸法に設定する必要があり、また外部リ
ード４の先端とアイランド２間の距離をリードフレーム
の製作加工上リード厚と同等か、あるいはそれ以上の寸
法に設定する必要があり、さらにはリード抜は止め、ワ
イヤリング性、この他外部リード４の周囲から浸入する
湿気によって起こる耐湿性低下の防止すること等を考慮
するとパッケージ本体６内の外部リード４の長さを０．
６５１１以上の寸法に設定する必要がある。
したがって、通常この種樹脂封止形の半導体装置に用い
られる外部リード４の厚さは０．２５ｆｌであるから、
パッケージ本体６内に収納可能なチップサイズの最大幅
方向寸法はパッケージ本体６の幅方向寸法から２鶴程度
差し引いた寸法となる。
〔発明が解決しようとする問題点〕
ところが、従来の樹脂封止形の半導体装置においては、
近年の半導体素子１の高機能化および高集積度化に伴い
、チップサイズが大きくなる傾向がある。このため、同
一の機能をもつ半導体装置（例えばＤＩＰｒデュアル・
インライン・パフケージＪ、ＺＩＰｒジクザグ・インラ
イン・パッケージ」形の半導体装置）であっても、外部
リードの導出方向が異なると、各内部電極の配列を変更
しない限りパッケージ本体６の外形寸法が大きくなって
半導体装置が大型化するという問題があった。すなわち
、例えば外部リードの導出方向が一方側のみに突出する
半導体装置である場合には、リードを半導体素子１の周
囲に引き回す必要が生じるからである。
本発明はこのような事情に鑑みなされたもので、外部リ
ードの導出方向が一方側のみに突出する場合にパッケー
ジ本体の幅方向寸法を小さい寸法に設定することができ
、もって装置の小型化を図ることができる樹脂封止形の
半導体装置を提供するものである。
〔問題点を解決するための手段〕
本発明に係る樹脂封止形の半導体装置は、パッケージ本
体によって封止され多数の電極を有する半導体素子と、
この半導体素子上に設けられた絶縁基板と、この絶縁基
板上に設けられ前記電極に接続する多数のリードとを備
え、これらリードのうち一部のリードを前記絶縁基板の
表裏両面側に位置する２つのリードによって構成し、こ
れら両リードを接続子によって接続したものである。
〔作　用〕
本発明においては、絶縁基板を介してリードを交差させ
ることができる。
〔実施例〕
第１図（ａ）および（ｂ）は本発明に係る樹脂封止形の
半導体装置を示す平面図と断面図で、同図において第２
図と同一の部材については同一の符号を付し、詳細な説
明は省略する。同図において、符号１１は矩形状の絶縁
基板で、例えばポリイミド系の有機材料からなり、前記
電極３の内側に位置し前記半導体素子１の面上に例えば
エポキシ系接着剤１２によって設けられている。１３は
チップ表面保護用の被膜で、１μｍ以上の厚さを有する
ポリイミド系の有機材料からなり、前記半導体素子１上
に形成されている。１４は前記電極３および外部リード
１５に接続する内部リードで、前記絶縁基板１１にエポ
キシ系接着剤１６によって設けられている。これら内部
リード１４のうち一部の内部リード１４は前記絶縁基板
１１の表裏両面側に位置する２つの内部リード１４ａ、
１４ｂによって構成されており、これら側内部リードは
前記絶縁基板１１を挿通する接続子１７によって接続さ
れている。なお、１８は前記絶縁基板１１に前記半導体
素子１を接合するエポキシ系接着剤である。
このように構成された樹脂封止形の半導体装置において
は、絶縁基板１１を介して多数の内部リード１４を交差
させることができる。
したがって、外部リード１５の導出方向が一方側のみに
突出する半導体装置であっても、外部リード１５を半導
体素子１の周囲に引き回す必要がな（なり、パッケージ
本体６のリード並列方向を小さい寸法に設定することが
できる。
また、半導体素子１上の被膜１３によってチップ取付時
に半導体素子１と絶縁基板１１との間に生じる空洞によ
って起きる耐湿性劣化を防止することもできる。
さらに、本発明においては、絶縁基板１１上に内部リー
ド１４の一部を取り付けるものであるため、ワイヤボン
ディング時の衝撃によるチップへの損傷を防止すること
ができる。
なお、本実施例においては、内部リード１４と電極３を
ワイヤ５によって接続する例を示したが、本発明はこれ
に限定されるものではなく、電極３に内部リード１４を
直接接続するものでも実施例と同様の効果を奏する。
〔発明の効果〕
以上説明したように本発明によれば、パッケージ本体に
よって封止され多数の電極を有する半導体素子と、この
半導体素子上に設けられた絶縁基板と、この絶縁基板上
に設けられ電極に接続する多数のリードとを備え、これ
らリードのうち一部のリードを絶縁基板ｐ表裏両面側に
位置する２つのリードによって構成し、これら両リード
を接続子によって接続したので、絶縁基板を介してリー
ドを交差させることができる。したがって、外部リード
の導出方向が一方側のみに突出する半導体装置であって
も、外部リードを半導体素子の周囲に引き回す必要がな
くなるから、パッケージ本体のリード並列方向を小さい
寸法に設定することができ、装置の小型化を図ることが
できる。
【図面の簡単な説明】
第１図（ａ）および世）は本発明に係る樹脂封止形の半
導体装置を示す平面図と断面図、第２図は従来の樹脂封
止形の半導体装置を示す平面図である。 １・・・・半導体素子、３・・・・電極、５・・・・ワ
イヤ、６・・・・パッケージ本体、１１・・・・絶縁基
板、１４．１４ａ、１４ｂ・・・・内部リード、１５・
　・　・　・外部リード、１７　・・・・接続子。 代　　理　　人　　大　岩　増　雄 第１図 （ｂ） 第２図

Claims (1)

    【特許請求の範囲】
  1. 　パッケージ本体によって封止され多数の電極を有する
    半導体素子と、この半導体素子上に設けられた絶縁基板
    と、この絶縁基板上に設けられ前記電極に接続する多数
    のリードとを備え、これらリードのうち一部のリードを
    前記絶縁基板の表裏両面側に位置する２つのリードによ
    って構成し、これら両リードを接続子によって接続した
    ことを特徴とする樹脂封止形の半導体装置。
JP28161087A 1987-11-06 1987-11-06 樹脂封止形の半導体装置 Pending JPH01123427A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28161087A JPH01123427A (ja) 1987-11-06 1987-11-06 樹脂封止形の半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28161087A JPH01123427A (ja) 1987-11-06 1987-11-06 樹脂封止形の半導体装置

Publications (1)

Publication Number Publication Date
JPH01123427A true JPH01123427A (ja) 1989-05-16

Family

ID=17641535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28161087A Pending JPH01123427A (ja) 1987-11-06 1987-11-06 樹脂封止形の半導体装置

Country Status (1)

Country Link
JP (1) JPH01123427A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198883A (en) * 1988-08-06 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor device having an improved lead arrangement and method for manufacturing the same
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk
US5327009A (en) * 1992-05-22 1994-07-05 Nec Corporation Miniaturized integrated circuit package
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198883A (en) * 1988-08-06 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor device having an improved lead arrangement and method for manufacturing the same
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
EP0503201A3 (ja) * 1990-12-20 1994-03-16 Toshiba Kk
US5473514A (en) * 1990-12-20 1995-12-05 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5613295A (en) * 1990-12-20 1997-03-25 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board and method for manufacturing same
US5646830A (en) * 1990-12-20 1997-07-08 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
US5715147A (en) * 1990-12-20 1998-02-03 Kabushiki Kaisha Toshiba Semiconductor device having an interconnecting circuit board
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
US5400218A (en) * 1992-03-10 1995-03-21 Thomson-Csf Device for the 3D encapsulation of semiconductor chips
US5327009A (en) * 1992-05-22 1994-07-05 Nec Corporation Miniaturized integrated circuit package

Similar Documents

Publication Publication Date Title
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
JP2001156251A (ja) 半導体装置
JPH01123427A (ja) 樹脂封止形の半導体装置
KR20010036142A (ko) 다층 리드를 갖는 반도체 칩 패키지
JPH0661289A (ja) 半導体パッケージ及びこれを用いた半導体モジュール
JPS62296528A (ja) 樹脂封止型半導体装置
JPH04142073A (ja) 半導体装置
KR100635386B1 (ko) 고속 신호 처리가 가능한 반도체 칩 패키지
JPS6366959A (ja) 多重リ−ドフレ−ム
JP3218724B2 (ja) 半導体素子実装体及びその製造方法
JPH01123428A (ja) 半導体装置
JPH02153557A (ja) 樹脂封止型半導体装置
JPS62296541A (ja) 樹脂封止型半導体装置
JPH0199245A (ja) Ｉｃパッケージ
JPH0513654A (ja) 半導体集積回路装置
JP2629461B2 (ja) 樹脂封止形半導体装置
KR0134759B1 (ko) 반도체 장치
KR100206975B1 (ko) 반도체 패키지
JPH02132848A (ja) 半導体装置
JPS62122253A (ja) 半導体装置
JPH01128440A (ja) 樹脂封止型半導体装置
JPH065641A (ja) チップキャリア型半導体装置
JPH0637234A (ja) 半導体装置
JPH04186755A (ja) リードフレーム
JP3009440B2 (ja) 半導体装置