JPS62122253A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62122253A JPS62122253A JP60261147A JP26114785A JPS62122253A JP S62122253 A JPS62122253 A JP S62122253A JP 60261147 A JP60261147 A JP 60261147A JP 26114785 A JP26114785 A JP 26114785A JP S62122253 A JPS62122253 A JP S62122253A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- leads
- electrode pads
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置の外部端子に適用して有効な技術
に関する。
に関する。
半導体装置は、一般に半導体ペレットを樹脂またはセラ
ミック等からなるパッケージに収納して形成される。
ミック等からなるパッケージに収納して形成される。
たとえば、いわゆるＤ−ＲＡＭの半導体ペレットは、そ
の集積度の向上に伴い長大化の傾向にある。このように
、半導体ペレットが長大化すると、それに対応させてそ
のパッケージをも長大化する必要が生じる。ところが、
パッケージ巾は規格による制約があるため、ペレット巾
が拡大されればそれだけパッケージ巾のマージンが少な
くなる。
の集積度の向上に伴い長大化の傾向にある。このように
、半導体ペレットが長大化すると、それに対応させてそ
のパッケージをも長大化する必要が生じる。ところが、
パッケージ巾は規格による制約があるため、ペレット巾
が拡大されればそれだけパッケージ巾のマージンが少な
くなる。
ところで、パッケージが長方形である場合は、通常対向
する２つの長辺側のパッケージ部から外部端子である外
部リードが引き出されている。そのため、半導体ペレッ
トの電極パッドがその短辺側に形成されている場合には
、該電極パッドと外部端子との位置の整合を図るため、
内側に位置する外部端子について、そのパンケージ内部
に内部リードを引き回す必要が生じる。
する２つの長辺側のパッケージ部から外部端子である外
部リードが引き出されている。そのため、半導体ペレッ
トの電極パッドがその短辺側に形成されている場合には
、該電極パッドと外部端子との位置の整合を図るため、
内側に位置する外部端子について、そのパンケージ内部
に内部リードを引き回す必要が生じる。
ところが、前記の如く、パッケージのマージン、すなわ
ちパッケージ側端から半導体ペレット側端までの長さが
十分でない場合がある。この場合、該パッケージ内部に
内部リードを引き回すと、該内部リード形成面における
パッケージの接合面積がさらに縮小され、そのリード形
成面におけるパノケージの接合強度の低下を来すことに
なる。
ちパッケージ側端から半導体ペレット側端までの長さが
十分でない場合がある。この場合、該パッケージ内部に
内部リードを引き回すと、該内部リード形成面における
パッケージの接合面積がさらに縮小され、そのリード形
成面におけるパノケージの接合強度の低下を来すことに
なる。
その結果、上記リード形成面でパッケージ剥がれが生じ
、半導体装置の耐湿性等の信頼性低下を来すという問題
があることが本発明者により見い出された。
、半導体装置の耐湿性等の信頼性低下を来すという問題
があることが本発明者により見い出された。
なお、種々の半導体装置のパンケージ構造については、
１９８４年６月１１日、日経マグロウヒル社発行、別冊
「マイクロデバイセズ」嵐２、Ｐ１２９以下に詳細に説
明されている。
１９８４年６月１１日、日経マグロウヒル社発行、別冊
「マイクロデバイセズ」嵐２、Ｐ１２９以下に詳細に説
明されている。
本発明の目的は、半導体装置のパッケージについて、そ
の剥がれを防止することができる技術を提供することに
ある。
の剥がれを防止することができる技術を提供することに
ある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
〔発明の概要〕
本題において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、パッケージが長方形であり、搭載されている
半導体ペレットの電極パッドが、パンケージの長さ方向
のパッケージ短辺に近い位置に配設されている半導体装
置について、外部リードを上記パンケージの短辺側のパ
ッケージ部に設けることにより、長辺側に設ける場合の
ように内部リードをマージンの少ないパンケージ内部を
引き回すことなく、該内部リードを上記電極パッドに近
接配置できることにより、上記長辺側のパッケージにつ
いてリード形成面におけるパッケージの接合面積を拡大
することができ、上記目的が達成される。
半導体ペレットの電極パッドが、パンケージの長さ方向
のパッケージ短辺に近い位置に配設されている半導体装
置について、外部リードを上記パンケージの短辺側のパ
ッケージ部に設けることにより、長辺側に設ける場合の
ように内部リードをマージンの少ないパンケージ内部を
引き回すことなく、該内部リードを上記電極パッドに近
接配置できることにより、上記長辺側のパッケージにつ
いてリード形成面におけるパッケージの接合面積を拡大
することができ、上記目的が達成される。
第１図は本発明による一実施例である半導体装置におけ
るリードと半導体ペレットとの関係を示す概略説明図、 第２図は上記半導体装置の第１図における■−■断面図
である。
るリードと半導体ペレットとの関係を示す概略説明図、 第２図は上記半導体装置の第１図における■−■断面図
である。
本実施例の半導体装置は、いわゆる樹脂でモーぼ中央に
は、ペレット取付部であるタブ２に金−シリコン共晶等
の接合材（図示せず）を介して半導体ペレット３が取付
けられている。そして、その半導体ペレット３は、その
電極パッド（図示せず）と外部端子であるリード４の内
端部との間が金等のワイヤ５を介して接続された状態で
、エポキシ樹脂等のパッケージ樹脂により封止されてい
る。
は、ペレット取付部であるタブ２に金−シリコン共晶等
の接合材（図示せず）を介して半導体ペレット３が取付
けられている。そして、その半導体ペレット３は、その
電極パッド（図示せず）と外部端子であるリード４の内
端部との間が金等のワイヤ５を介して接続された状態で
、エポキシ樹脂等のパッケージ樹脂により封止されてい
る。
また、前記リード４のうちパッケージ１の外部に位置す
る外部リード４ａは、該パッケージ１の裏側に折り曲げ
られ、その先端部は凹部１ａに挿入されている。そして
、上記半導体装置は、上記外部リードの先端部を配線基
板の電極に接触・固定することにより、その実装が行わ
れるものである。なお、上記半導体装置は、リードフレ
ームを用いて製造されるため、パッケージ１内部に位置
する内部リード４ｂはほぼ同一面上に形成されている。
る外部リード４ａは、該パッケージ１の裏側に折り曲げ
られ、その先端部は凹部１ａに挿入されている。そして
、上記半導体装置は、上記外部リードの先端部を配線基
板の電極に接触・固定することにより、その実装が行わ
れるものである。なお、上記半導体装置は、リードフレ
ームを用いて製造されるため、パッケージ１内部に位置
する内部リード４ｂはほぼ同一面上に形成されている。
本実施例の半導体装置は、第１図に示すようにパッケー
ジ１が図中左右方向に長い長方形であり、前記外部リー
ド４ａが該パッケージ１の短辺側に形成されている。ま
た、搭載されている半導体ペレット３も、長方形であり
その短辺に沿って電極パッド６が配設されている。それ
故に、上記半導体装置においては、内部リード４ｂを該
パンケージの側端からそのまま延長するだけでリードの
内端部を各電極パッドに近接させることができる。
ジ１が図中左右方向に長い長方形であり、前記外部リー
ド４ａが該パッケージ１の短辺側に形成されている。ま
た、搭載されている半導体ペレット３も、長方形であり
その短辺に沿って電極パッド６が配設されている。それ
故に、上記半導体装置においては、内部リード４ｂを該
パンケージの側端からそのまま延長するだけでリードの
内端部を各電極パッドに近接させることができる。
したがって、長辺側のパッケージ部に外部リードが形成
されている場合のように、パッケージ側端からペレット
側端までの狭いパッケージ部に内部リードを引き回す必
要がない。そのため、特にそのマージンが少ない上記長
辺例のパンケージ部において、リード形成面におけるパ
ンケージ樹脂の接合を十分に図ることができる。したが
って、上記パッケージ部におけるパッケージ樹脂の剥が
れの発生を防止でき、ひいては半導体装置の耐湿性等の
向上を達成できる。
されている場合のように、パッケージ側端からペレット
側端までの狭いパッケージ部に内部リードを引き回す必
要がない。そのため、特にそのマージンが少ない上記長
辺例のパンケージ部において、リード形成面におけるパ
ンケージ樹脂の接合を十分に図ることができる。したが
って、上記パッケージ部におけるパッケージ樹脂の剥が
れの発生を防止でき、ひいては半導体装置の耐湿性等の
向上を達成できる。
（１）、パッケージが長方形であり、搭載されている半
導体ペレットの電極パッドが、パッケージの長さ方向側
に配設されている半導体装置の外部リードを上記パッケ
ージの短辺側のパッケージ部に設けることにより、長辺
側に設ける場合のようにマージンの少ないパンケージ内
部を引き回すことなく該内部リードを上記電極パッドに
近接配置することができるので、上記長辺側のパッケー
ジについてリード形成面におけるパッケージの接合面積
を拡大することができる。
導体ペレットの電極パッドが、パッケージの長さ方向側
に配設されている半導体装置の外部リードを上記パッケ
ージの短辺側のパッケージ部に設けることにより、長辺
側に設ける場合のようにマージンの少ないパンケージ内
部を引き回すことなく該内部リードを上記電極パッドに
近接配置することができるので、上記長辺側のパッケー
ジについてリード形成面におけるパッケージの接合面積
を拡大することができる。
（２）、前記（１）により、リード形成面においてパッ
ケージが剥がれることを防止できるので、半導体装置の
耐湿性等の向上を達成できる。
ケージが剥がれることを防止できるので、半導体装置の
耐湿性等の向上を達成できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、内部リードの形状が直線状のものについて説
明したが、これに限るものでない。
明したが、これに限るものでない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるいわゆるＳＯＪ型半
導体装置に適用した場合について説明したが、それに限
定されるものではなく、たとえば、外部リードが対向す
る２辺に沿って形成されている半導体装置であれば、Ｓ
Ｏ２型またはＤＩＰ型等のいかなるものについても適用
でき、そのパッケージ形成材料も樹脂またはセラミック
等のいずれであっても有効に適用できるものである。
をその背景となった利用分野であるいわゆるＳＯＪ型半
導体装置に適用した場合について説明したが、それに限
定されるものではなく、たとえば、外部リードが対向す
る２辺に沿って形成されている半導体装置であれば、Ｓ
Ｏ２型またはＤＩＰ型等のいかなるものについても適用
でき、そのパッケージ形成材料も樹脂またはセラミック
等のいずれであっても有効に適用できるものである。
第１図は本発明による一実施例である半導体装置におけ
るリードと半導体ペレットとの関係を示す概略説明図、 第２図は上記半導体装置の第１図におけるｎ−■断面図
である。
るリードと半導体ペレットとの関係を示す概略説明図、 第２図は上記半導体装置の第１図におけるｎ−■断面図
である。
Claims (1)
- 【特許請求の範囲】 １、パッケージが長方形であり、該パッケージに収納さ
れている半導体ペレットの電極パッドが上記パッケージ
の短辺側に配設され、上記パッケージの短辺側に外部リ
ードが設けられてなる半導体装置。 ２、半導体装置がＳＯＪ型半導体装置であることを特徴
とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261147A JPS62122253A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60261147A JPS62122253A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62122253A true JPS62122253A (ja) | 1987-06-03 |
Family
ID=17357753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60261147A Pending JPS62122253A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62122253A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63134553U (ja) * | 1987-02-25 | 1988-09-02 | ||
| JPS63244658A (ja) * | 1987-03-30 | 1988-10-12 | Mitsubishi Electric Corp | 半導体装置 |
-
1985
- 1985-11-22 JP JP60261147A patent/JPS62122253A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63134553U (ja) * | 1987-02-25 | 1988-09-02 | ||
| JPS63244658A (ja) * | 1987-03-30 | 1988-10-12 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| US5121300A (en) | Lead frame and electronic device employing the same | |
| JPS60167454A (ja) | 半導体装置 | |
| JPS61236130A (ja) | 半導体装置 | |
| JP2902919B2 (ja) | 表面実装型半導体装置 | |
| JPS62122253A (ja) | 半導体装置 | |
| JPH0546098B2 (ja) | ||
| JPS62296528A (ja) | 樹脂封止型半導体装置 | |
| JPH0821668B2 (ja) | 立設実装形半導体装置 | |
| KR0142756B1 (ko) | 칩홀딩 리드 온 칩타입 반도체 패키지 | |
| JP2941479B2 (ja) | 半導体装置 | |
| KR0167281B1 (ko) | 비엘피 패키지 | |
| KR200154809Y1 (ko) | 표면탄성파 필터의 리드프레임 | |
| JPH01206652A (ja) | 半導体装置 | |
| JP3009440B2 (ja) | 半導体装置 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPS63107147A (ja) | 半導体装置 | |
| JPH03169057A (ja) | 半導体装置 | |
| JPH03231435A (ja) | 半導体集積回路装置 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPH0574832A (ja) | 半導体装置 | |
| KR20010045680A (ko) | 리드 온 칩형 반도체 칩 패키지 | |
| JPH05291460A (ja) | 樹脂封止型半導体フラットパッケージ | |
| JPS63126257A (ja) | 半導体装置 | |
| JPH03192736A (ja) | 半導体装置及びその製造方法 |