KR200154809Y1 - 표면탄성파 필터의 리드프레임 - Google Patents
표면탄성파 필터의 리드프레임 Download PDFInfo
- Publication number
- KR200154809Y1 KR200154809Y1 KR2019960068178U KR19960068178U KR200154809Y1 KR 200154809 Y1 KR200154809 Y1 KR 200154809Y1 KR 2019960068178 U KR2019960068178 U KR 2019960068178U KR 19960068178 U KR19960068178 U KR 19960068178U KR 200154809 Y1 KR200154809 Y1 KR 200154809Y1
- Authority
- KR
- South Korea
- Prior art keywords
- surface acoustic
- acoustic wave
- wave filter
- lead frame
- chip
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
본 고안은 표면탄성파필터의 리드프레임에 관한 것으로, 표면탄성파 필터칩(10)이 부착되는 패드(12)와, 도전성와이어(16)에 의해 상기 칩(10)을 외부회로에 연결시켜 주게 된 다수개의 리드(18)로 이루어진 표면탄성파필터의 리드프레임에 있어서, 상기 패드(12)가 양측단부에 소정의 절결부(22)가 형성되고, 이 절결부(22) 측에 리드의 전극패드(24)가 연장되어 설치된 구조로 되어, 와이어본딩작업을 용이하게 해줄 뿐아니라 칩설계의 자유도를 높여주는 효과가 있다.
Description
본 고안은 표면탄성파필터의 리드프레임에 관한 것으로, 특히 플라스틱패키지의 표면탄성파 필터와 함게 사용하여 본딩패드의 위치를 칩의 전극과 근접하게 위치시키므로써 와이어본딩작업을 용이하게 해주게 된 표면탄성파필터의 리드프레임에 관한 것이다.
일반적으로 표면탄성파 필터의 리드프레임은 도 1에 도시된 바와같이, 표면탄성파필터 칩(10)이 부착되는 장방형 패드(12)와, 상기 패드(12)의 측면으로 부터 뻗어나와 외부패키지에 유동없이 고정시켜 주게 된 앵커리드(14), 상기 도전성와이어(16)에 의해 상기 칩(10)을 외부회로에 연결시켜 주게 된 다수개의 리드(18)들 및, 상기 리드(18) 들을 지지하여 주기 위한 댐퍼(20)로 이루어져 있다.
이러한 구조로 된 리드프레임은 플라스틱 패키지의 베이스에 부착시키고, 상기 장방형 패드(12)위에 표면탄성파 필터칩(10)을 부착하고, 상기 칩(10)의 전극 과 상기 리드(18)간에 도전성 와이어(16)로 본딩한 뒤, 캡으로 밀봉시킨 상태에서 상기 댐퍼(20)를 분리하여 상기 리드(18)들을 인쇄회로기판에 삽입하여 용융납땜조를 통과시킴으로써 인쇄회로기판에 접착하도록 되어 있다.
그러나 상기한 종래의 표면탄성파 필터의 리드프레임은 리드(18)의 선단부가 칩(10)에 대해 한쪽방향으로 모두 나란하게 정열되도록 위치하고 있어, 이 리드(18)에 도전성 와이어로 연결되는 칩(10)의 본딩패드는 상기한 리드(18)에 가까운 곳에 위치시켜야 되는 관계로 상기 칩(10)의 설계 및 전극배치에 대한 자유도가 상당히 제한받게 된다는 문제점이 있다.
이에 본 고안은 상기한 문제점을 해결하기 위해 안출된 것으로, 표면탄성파 필터칩이 부착되는 패드와, 도전성와이어에 의해 상기 칩을 외부회로에 연결시켜 주게 된 다수개의 리드로 이루어진 표면탄성파필터의 리드프레임에 있어서, 상기 패드가 양측단부에 소정의 절결부가 형성되고, 이 절결부 측에 리드의 전극패드가 연장되어 설치되게 된 것을 특징으로 한다.
상기한 구조로 된 본 고안에 따르면, 상기 리드프레임을 베이스에설치하고, 칩을 장착하여 도전성와이어로 전극패드를 와이어본딩할 때, 상기한 리드의 선단부가 칩의 측면에 근접하게 위치되어져 와이어본딩 거리가 가깝게 되고, 또한 이에 따른 칩내의 전극배치를 자유롭게 할 수 있게 되는 효과가 있다.
도 1 은 종래의 표면탄성파 필터의 리드프레임을 도시한 사시도,
도 2는 본 고안에 따른 표면탄성파 필터의 리드프레임을 도시한 사시도,
도 3은 본 고안에 따른 표면탄성파 필터의 리드프레임의 사용상태를 도시한 사시도이다.
*도면의 주요부분에 대한 부호의 설명 *
10 : 칩 12 : 패드
14 : 앵커리드 16 : 도전성와이어
18 : 리드 20 : 댐퍼
22 : 절결부 24 : 전극패드
이하, 본 고안의 실시예를 첨부한 예시도면을 참조하여 상세히 설명한다.
도 2는 본 고안에 따른 표면탄성파 필터의 리드프레임의 사시도 이고, 도 3은 본 고안에 따른 표면탄성파필터의 리드프레임의 설치상태를 도시한 사시도로서, 표면탄성파필터 칩(10)이 부착되는 패드(12)와, 상기 도전성와이어(16)에 의해 상기 칩(10)을 외부회로에 연결시켜 주게 된 다수개의 리드 (18) 및, 상기 리드(18)를 지지하여주기 위한 댐퍼(20)로 구성되어 있다.
그리고 상기 패드(10)는 양측단부에 소정의 절결부(22)가 형성되어져, 이 절결부(22)에 상기 리드(18)로 부터 연장된 전극패드(24)가 각각 위치하도록 되어 있다.
이러한 구성으로 된 본 고안의 표면탄성파 필터의 리드프레임에 따르면, 표면탄성파 필터 칩(10)이 패드(12)에 장착된 리드프레임을 베이스(26)에 설치하고, 상기 절결부(22)에 위치한 전극패드(24)에 상기 칩의 전극을 인접한 위치에서 와이어 본딩할 수 있게 되어 와이어 본딩작업이 용이하고, 이에 따른 칩설계의 자유도도 증가시켜 주게 되는 효과가 있다.
Claims (1)
- 표면탄성파 필터칩(10)이 부착되는 패드(12)와, 도전성와이어(16)에 의해 상기 칩(10)을 외부회로에 연결시켜 주게 된 다수개의 리드(18)로 이루어진 표면탄성파필터의 리드프레임에 있어서, 상기 패드(12)가 양측단부에 소정의 절결부(22)가 형성되고, 이 절결부(22) 측에 리드의 전극패드(24)가 연장 설치되게 된 것을 특징으로 하는 표면탄성파필터의 리드프레임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960068178U KR200154809Y1 (ko) | 1996-12-31 | 1996-12-31 | 표면탄성파 필터의 리드프레임 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019960068178U KR200154809Y1 (ko) | 1996-12-31 | 1996-12-31 | 표면탄성파 필터의 리드프레임 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980054979U KR19980054979U (ko) | 1998-10-07 |
KR200154809Y1 true KR200154809Y1 (ko) | 1999-08-16 |
Family
ID=19489393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019960068178U KR200154809Y1 (ko) | 1996-12-31 | 1996-12-31 | 표면탄성파 필터의 리드프레임 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR200154809Y1 (ko) |
-
1996
- 1996-12-31 KR KR2019960068178U patent/KR200154809Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980054979U (ko) | 1998-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6313520B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
KR970013236A (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
US6329710B1 (en) | Integrated circuit package electrical enhancement | |
EP0447922B1 (en) | Resin seal type semiconductor device | |
KR0169272B1 (ko) | 반도체장치 | |
KR200154809Y1 (ko) | 표면탄성파 필터의 리드프레임 | |
JPH0582582A (ja) | 半導体装置 | |
JP3942495B2 (ja) | 半導体装置 | |
JP3825196B2 (ja) | 電子回路装置 | |
KR100226773B1 (ko) | 반도체 소자의 패키지 | |
KR200169730Y1 (ko) | 반도체 패키지의 리드프레임 | |
KR930002033Y1 (ko) | 리드 프레임 | |
KR100206975B1 (ko) | 반도체 패키지 | |
KR970001890B1 (ko) | 상호연결회로기판을 갖춘 반도체장치 | |
KR100206973B1 (ko) | 칩 사이즈 패키지 | |
JP3248117B2 (ja) | 半導体装置 | |
JPS62122253A (ja) | 半導体装置 | |
JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
JPH0738007A (ja) | 半導体装置 | |
JP2575904B2 (ja) | 半導体装置 | |
KR920018913A (ko) | 반도체 장치 및 그의 제조 방법 | |
KR19980025797U (ko) | 반도체 패키지 | |
KR940010291A (ko) | 다핀용 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20020517 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |