KR19980025797U - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR19980025797U
KR19980025797U KR2019960038632U KR19960038632U KR19980025797U KR 19980025797 U KR19980025797 U KR 19980025797U KR 2019960038632 U KR2019960038632 U KR 2019960038632U KR 19960038632 U KR19960038632 U KR 19960038632U KR 19980025797 U KR19980025797 U KR 19980025797U
Authority
KR
South Korea
Prior art keywords
semiconductor chip
semiconductor package
paddle
lead
pads
Prior art date
Application number
KR2019960038632U
Other languages
English (en)
Inventor
이준우
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR2019960038632U priority Critical patent/KR19980025797U/ko
Publication of KR19980025797U publication Critical patent/KR19980025797U/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 반도체 패캐지에 관한 것으로, 아래 도면에 도시된 바와 같이 패들과, 다수개의 패드가 형성되어 상기 패들의 상부에 접착고정되는 상부 반도체 칩과, 다수개의 패드가 형성되어 상기 패들의 하부에 접착고정되는 하부 반도체 칩과, 상기 상부 반도체 칩과 하부 반도체 칩의 패드를 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결하는 리드와, 그 리드와 상기 상부 반도체 칩과 하부 반도체 칩의 패드를 전기적으로 통할 수 있도록 연결하는 와이어와, 그 와이어와 상기 상부 반도체 칩과 하부 반도체 칩을 보호할 수 있는 몰드물로 몰드된 몸체를 구비하여 구성된 반도체 패키지로서, 상기 반도체 칩의 공통된 패드 즉, GND나 VCC 그리고 CLOCK 패드를 하나의 리드에 연결하게 하여 상기 리드의 수를 절감함과 아울러 상기 반도체 패키지를 고집적화 할 수 있게 되고, 또 상기 반도체 패키지의 리드의 수가 절감되게 되어 그 반도체 패키지를 설치하는 피시비의 라인수가 절감되게 되는 효과가 있다.

Description

반도체 패키지
본 고안은 반도체 패키지에 관한 것으로, 특히 패들의 상.하부에 각각 반도체 칩을 접착고정하고 그 반도체 칩의 공통적인 패드를 하나의 리드에 연결하므로써, 상기 반도체 패키지의 고집적화와 함께 그 반도체 패키지를 설치하는 피시비의 라인수를 절감할 수 있도록 한 반도체 패키지에 관한 것이다.
일반적으로, 종래 기술에 의한 반도체 패키지는 도 1에 도시된 바와 같이, 상기 반도체 패키지(1)내에 실장되어 있는 반도체 칩(2)이 있고, 그 반도체 칩(2)을 외부의 회로와 전기적으로 연결고정하기 위한 리드프레임(3)이 설치되어 있으며, 그 리드프레임(3)은 상기 반도체 칩(2)이 접착부재(4)에 의하여 고정되는 패들(3a)이 형성되어 있고, 그 접착고정된 반도체 칩(2)과 전기적으로 연결하기 위한 다수개의 인너리드(3b)가 형성되어 있으며, 그 인너리드(3b)를 연장하여 외부의 회로와 연결고정하기 위한 아웃리드(3c)가 형성되어 있고, 또 상기 반도체 칩(2)과 인너리드(3b)는 상호 전기적으로 통할 수 있게 와이어(5)에 의하여 연결되어 있으며, 그리고 또 상기와 같이 리드프레임(3)의 패들(3a)에 고정된 반도체 칩(2)을 외부의 충격이나 다른 파손인자들로부터 보호하기 위하여 에폭시 콤파운드와 같은 물질로 몰딩된 몸체(6)가 형성되어 있다.
그러나, 상기와 같이 구성된 반도체 패키지는 패드의 수의 증가에 따른 상기 리드의 수를 증가시키는데 한계가 있어 그 반도체 패키지를 고집적화 하는데 난이하였고, 또 상기 반도체 패키지의 리드의 증가에 따라 그 바도체 패키지를 설치하는 피시비의 라인수가 증가하게 되는 문제점이 있었다.
따라서, 본 고안의 목적은 상기의 문제점을 해결하여 반도체 패키지를 고집적화 함과 아울러 그 반도체 패키지를 설치하는 피시비의 라인수를 절감할 수 있도록 한 반도체 패키지를 제공함에 있다.
도 1은 종래 기술에 의한 반도체 패키지의 구조를 보인 단면도.
도 2은 본 고안에 의한 반도체 패키지의 구조를 보인 단면도.
도 3은 본 고안에 의한 반도체 패키지의 내부 구조를 보인 평면도.
도 4는 본 고안에 의한 반도체 패키지의 내부 구조를 보인 배면도.
*도면의 주요부분에 대한 부호의 설명*
11:반도체 패키지12:외부리드
13:내부리드14:리드
15:패들16:상부 반도체 칩
17,17':접착제18:하부 반도체 칩
19,19':와이어20:몸체
본 고안의 목적은 패들과, 다수개의 패드가 형성되어 상기 패들의 상부에 접착고정되는 상부 반도체 칩과, 다수개의 패드가 형성되어 상기 패들의 하부에 접착고정되는 하부 반도체 칩과, 상기 상부 반도체 칩과 하부 반도체 칩의 패드를 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결하는 리드와, 그 리드와 상기 상부 반도체 칩과 하부 반도체 칩의 패드를 전기적으로 통할 수 있도록 연결하는 와이어와, 그 와이어와 상기 상부 반도체 칩과 하부 반도체 칩을 보호할 수 있는 몰드물로 몰드된 몸체를 구비하여 구성된 것을 특징으로 하는 반도체 패키지에 의하여 달성된다.
다음은, 본 고안에 의한 반도체 패키지의 일실시예를 첨부된 도면에 의거하여 상세하게 설명한다.
도 2는 본 고안에 의한 반도체 패키지의 구조를 보인 단면도이고, 도 3은 본 고안에 의한 반도체 패키지의 내부 구조를 보인 평면도이며, 도 4는 본 고안에 의한 반도체 패키지의 내부 구조를 보인 배면도이다.
상기 도 2에 도시된 바와 같이, 본 고안에 의한 반도체 패키지(11)는 외부의 전기적인 회로 즉, 피시비의 라인과 연결하는 다수개의 외부리드(12)와, 그 외부리드(12)가 연장되어 절곡형성된 내부리드(13)로 구성된 리드(14)가 설치되고, 또 소정의 크기를 갖는 패들(15)이 설치되어 있다.
상기 패들(15)의 상부에는 다수개의 패드(16a,16b,16c)가 형성된 상부 반도체 칩(16)이 접착부재인 접착제(17)에 의하여 접착고정되어 있고, 상기 패들(15)의 하부에는 다수개의 패드(18a,18b,18c)가 형성된 하부 반도체 칩(18)이 접착부재인 접착제(17')에 의하여 접착고정되어 있으며, 상기 상부 반도체 칩(16)과 하부 반도체 칩(18)의 패드(16a,16b,16c,18a,18b,18c)는 상기 내부리드(13)와 전기적으로 통할 수 있도록 와이어(19,19')로 용접연결되어 있다.
그리고, 상기 패들(15)의 상.하부에 잡착고정된 상부 반도체 칩(16)과 하부 반도체 칩(18)의 공통된 패드(16a,16b,16c,18a,18b,18c) 즉, GND(16a,18a)나 VCC(16b,18b) 그리고 CLOCK(16c,18c) 패드는 상기 도 3과 도 4에 도시된 바와 같이 하나의 내부리드(15a,15b,15c)에 와이어(19a,19b,19c,19'a,19'b,19'c)로 용접연결되어 있다.
그리고 또, 상기와 같이 패들(15)에 접착고정된 상부 반도체 칩(16)과 하부 반도체 칩(18) 그리고 와이어(19a,19b,19c,19'a,19'b,19'c)를 외부의 충격이나 다른 파손인자들로 부터 보호할 수 있도록 에폭시 수지와 같은 몰드물로 몰드된 몸체(20)가 형성되어 있다.
상기와 같이 패들의 상하부에 각각 반도체 칩을 접착고정하여 그 반도체 칩의 공통된 패드 즉, GND나 VCC 그리고 CLOCK 패드를 하나의 리드에 연결하므로써, 상기 리드의 수를 절감함과 아울러 상기 반도체 패키지를 고집적화 할 수 있게 되고, 또 상기 반도체 패키지의 리드의 수가 절감되게 되어 그 반도체 패키지를 설치하는 피시비의 라인수가 절감되게 되는 효과가 있다.

Claims (2)

  1. 패들과, 다수개의 패드가 형성되어 상기 패들의 상부에 접착고정되는 상부 반도체 칩과, 다수개의 패드가 형성되어 상기 패들의 하부에 접착고정되는 하부 반도체 칩과, 상기 상부 반도체 칩과 하부 반도체 칩의 패드를 외부의 전기적인 회로와 전기적으로 통할 수 있도록 연결하는 리드와, 그 리드와 상기 상부 반도체 칩과 하부 반도체 칩의 패드를 전기적으로 통할 수 있도록 연결하는 와이어와, 그 와이어와 상기 상부 반도체 칩과 하부 반도체 칩을 보호할 수 있는 몰드물로 몰드된 몸체를 구비하여 구성된 것을 특징으로 하는 반도체 패키지.
  2. 제1항에 있어서, 상기 상부 반도체 칩과 하부 반도체 칩의 공통된 패드는 하나의 내부리드와 상기 와이어로 연결된 것을 특징으로 하는 반도체 패키지.
KR2019960038632U 1996-11-06 1996-11-06 반도체 패키지 KR19980025797U (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960038632U KR19980025797U (ko) 1996-11-06 1996-11-06 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960038632U KR19980025797U (ko) 1996-11-06 1996-11-06 반도체 패키지

Publications (1)

Publication Number Publication Date
KR19980025797U true KR19980025797U (ko) 1998-08-05

Family

ID=53982394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960038632U KR19980025797U (ko) 1996-11-06 1996-11-06 반도체 패키지

Country Status (1)

Country Link
KR (1) KR19980025797U (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101865605B1 (ko) * 2017-09-08 2018-06-08 스케치온 주식회사 스킨 프린터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101865605B1 (ko) * 2017-09-08 2018-06-08 스케치온 주식회사 스킨 프린터
WO2019050087A1 (ko) * 2017-09-08 2019-03-14 스케치온 주식회사 스킨 프린터

Similar Documents

Publication Publication Date Title
KR960705357A (ko) 반도체 장치
US20060097372A1 (en) IC chip package with isolated vias
KR19980025797U (ko) 반도체 패키지
US20030038358A1 (en) Semiconductor package without outer leads
KR100337455B1 (ko) 반도체패키지
US20030081390A1 (en) IC chip package
KR200169730Y1 (ko) 반도체 패키지의 리드프레임
KR200156148Y1 (ko) 반도체 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR200154809Y1 (ko) 표면탄성파 필터의 리드프레임
KR100475340B1 (ko) 리드온칩패키지
KR100400827B1 (ko) 반도체패키지
KR200211272Y1 (ko) 칩 사이즈 패키지
KR200309900Y1 (ko) 버티컬칩사이즈패키지
KR0159965B1 (ko) 히트싱크가 내장된 반도체 패키지
KR200177297Y1 (ko) 반도체 패키지
KR100242981B1 (ko) 다핀형 버틈 리드 패키지
KR0185571B1 (ko) 내부리드 말단에 칩접착 단차부가 형성된 칩 온 리드용 리드프레임 및 그를 이용한 반도체 칩 패키지
KR200154510Y1 (ko) 리드 온 칩 패키지
KR200148626Y1 (ko) 반도체 패키지의 리드프레임
KR950013049B1 (ko) 다중-칩 리드온칩(loc) 구조를 갖는 반도체 패키지
KR20050079325A (ko) 반도체 패키지
KR19980064432U (ko) 캐패시터 내장형 반도체 패키지
KR100273226B1 (ko) 버텀리드패키지
KR100567045B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid