KR20050079325A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20050079325A
KR20050079325A KR1020040007506A KR20040007506A KR20050079325A KR 20050079325 A KR20050079325 A KR 20050079325A KR 1020040007506 A KR1020040007506 A KR 1020040007506A KR 20040007506 A KR20040007506 A KR 20040007506A KR 20050079325 A KR20050079325 A KR 20050079325A
Authority
KR
South Korea
Prior art keywords
chip
lead frame
circuit board
printed circuit
metal wire
Prior art date
Application number
KR1020040007506A
Other languages
English (en)
Inventor
홍준기
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040007506A priority Critical patent/KR20050079325A/ko
Publication of KR20050079325A publication Critical patent/KR20050079325A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지를 개시한다. 본 발명의 반도체 패키지는 리드 프레임과 연결 가능한 유효 거리보다 작은 크기의 칩을 패키징하기 위한 것으로서, 반도체 칩과, 상기 반도체 칩의 하부에 접착제를 이용하여 부착되며 금속 와이어를 통하여 상기 칩과 전기적으로 연결되는 내부회로를 구비한 인쇄 회로 기판과, 상기 인쇄 회로 기판의 하부에 접착제를 이용하여 부착되는 다이 패들과, 상기 다이 패들의 수평 연장 선상에 위치하며, 금속 와이어를 통하여 상기 인쇄 회로 기판의 내부회로와 전기적으로 연결되는 리드프레임과, 상기 반도체 칩, 인쇄 회로 기판, 다이 패들, 리드 프레임의 인너리드 부분 및 금속 와이어를 밀봉하는 봉지제를 포함한다. 본 발명에 따른 반도체 패키지는, 칩 크기가 리드 프레임과 연결 가능한 유효 거리보다 작은 칩을 인쇄회로기판의 내부배선을 통하여 리드프레임의 인너리드 부분과 칩의 패드를 연결할 수 있다.

Description

반도체 패키지{semiconductor package}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 패키지 사이즈 보다 작은 사이즈의 패키지를 실장시킬 수 있는 반도체 패키지에 관한 것이다.
종래 일반적으로 알려지고 있는 반도체 패키지의 전형적인 한 예가 도 1에 도시되어 있는 바, 이를 간단히 살펴보면 다음과 같다.
도 1은 종래의 기술에 따른 반도체 패키지를 도시한 단면도이다. 도면에서 도면 부호 11은 반도체 칩, 12는 다이 패들, 13은 리드 프레임, 14는 금속 와이어, 15는 접착제 및 16은 봉지제이다.
도시된 바와 같이, 상기 반도체 칩(11)은 다이 패들(12) 상에 접착제(15)에 의해 부착되어 있다. 상기 리드 프레임(13)은 다이 패들(12)의 양측에 배열되는 다수개의 인너리드(innerlead:13a)와 이 인너리드(13a)에 연장 상에 형성된 아우터리드(outerlead:13b)를 가지고 있으며, 상기 인너리드(13a)는 칩(11)의 외부연결단자와 금속 와이어(14)에 의해 전기적으로 연결되어 있다.
또한, 상기 봉지제(16)는 칩(11)과, 이 칩의 인너컨넥션 부분, 즉 금속 와이어(14)를 외부 환경으로부터 보호하기 위한 것으로, 칩(11), 금속 와이어(14) 및 리드 프레임(13)의 인너리드(13a)를 포함하는 일정 면적을 에폭시 몰딩 컴파운드 등과 같은 수지로 성형하는 것에 의하여 형성되어 있으며, 이와 같은 봉지제(16) 양측에는 리드 프레임(13)의 아우터리드(13b)가 돌설되어 기판(도시되지 않음)에 실장할 수 있도록 되어 있다.
그러나, 전술한 바와 같은 종래의 기술에 따른 반도체 패키지는 칩 크기가 리드 프레임과 연결 가능한 유효 거리보다 작아질 경우 연결할 수 없는 문제점이 있다. 즉, 리드프레임 제작상의 한계로 인하여 칩이 너무 작아지게 될 경우 칩의 패드와 인너리드의 연결이 불가능하게 된다.
따라서, 본 발명은 상기와 같은 종래의 기술에 따른 반도체 패키지의 문제점을 해결하기 위하여 안출된 것으로, 크기가 작은 칩을 연결할 수 있는 반도체 패키지를 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 패키지는, 리드 프레임과 연결 가능한 유효 거리보다 작은 크기의 칩을 패키징하기 위한 것으로서, 반도체 칩; 상기 반도체 칩의 하부에 접착제를 이용하여 부착되며 금속 와이어를 통하여 상기 칩과 전기적으로 연결되는 내부회로를 구비한 인쇄 회로 기판; 상기 인쇄 회로 기판의 하부에 접착제를 이용하여 부착되는 다이 패들; 상기 다이 패들의 수평 연장 선상에 위치하며, 금속 와이어를 통하여 상기 인쇄 회로 기판의 내부회로와 전기적으로 연결되는 리드프레임; 상기 반도체 칩, 인쇄 회로 기판, 다이 패들, 리드 프레임의 인너리드 부분 및 금속 와이어를 밀봉하는 봉지제를 포함하는 반도체 패키지를 제공한다.
여기서, 상기 인쇄 회로 기판의 내부 회로는 칩과 리드 프레임의 인너리드 부분을 연결시켜 리드 프레임과 연결 가능한 유효 거리보다 작은 크기의 칩을 연결시키는 매개체 역할을 한다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예에 따른 반도체 패키지를 설명하기로 한다.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 도시한 단면도이며, 이를 설명하면 다음과 같다.
도면에서 도면 부호 21은 반도체 칩, 22는 인쇄 회로 기판(Printed Circuit Board:PCB), 23은 다이 패들, 24는 리드 프레임, 25는 금속 와이어, 27은 봉지제, 및 30은 접착제이다.
상기 다이 패들(23) 상에 인쇄 회로 기판(22)이 접착제(30)에 의하여 부착되어 있다. 그리고, 상기 인쇄 회로 기판(22) 상에 반도체 칩(21)이 접착제(30)에 의해 부착되어 있다.
상기 리드 프레임(24)은 다이 패들(23)의 양측에 배열되는 복수의 인너리드(24a)와, 이 인너 리드의 연장 상에 형성된 아우터 리드(24b)를 가지고 있으며, 상기 인너 리드(2a)는 인쇄 회로 기판(22)의 내부 배선(40)의 아우터 패드(40a)와 금속 와이어(25)에 의해 전기적으로 연결되어 있으며, 또한, 상기 반도체 칩(21)은 인쇄 회로 기판(22)의 내부 배선(40)의 인너 패드(40b)와 금속 와이어(25)에 의해 전기적으로 연결되어 있다.
여기서, 상기 인쇄 회로 기판의 내부배선(40)은 리드 프레임의 인너리드 부분과 작은 크기의 칩에 연결 가능한 매개체 역할을 함으로써, 칩 크기가 리드 프레임과 연결 가능한 유효 거리보다 작아질 경우 칩과 리드프레임을 전기적으로 연결할 수 있도록 하였다. 즉, 리드프레임 제작상의 한계로 칩과 리드프레임을 직접 연결할 수 없을때, 칩의 패드와 인너리드의 연결을 가능하게 하는 매개체 역할을 한다.
상기 봉지제는 칩(21)과, 이 칩(21)의 인너커넥션 부분, 즉 금속 와이어(25)를 외부 환경으로부터 보호하기 위한 것으로, 칩(21), 금속 와이어(25) 및 리드 프레임(24)의 인너 리드를 포함하는 일정 면적을 에폭시 몰딩 컴파운드 등과 같은 수지로 성형하는 것에 의하여 형성되어 있으며, 이와 같이된 봉지제(27)의 양측에는 리드 프레임(24)의 아우터 리드(24b)가 돌설되어 기판(도시되지 않음)에 실장할 수 있도록 되어 있다.
여기까지에서, 본 발명에 따른 반도체 패키지는, 칩 크기가 리드 프레임과 연결 가능한 유효 거리보다 작은 칩을 인쇄회로기판의 내부배선을 통하여 리드프레임의 인너리드 부분과 칩의 패드를 연결할 수 있다.
따라서, 칩 크기에 상관 없이 반도체 칩을 패키징(packaging)하여 기판에 실장할 수 있다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형이 가능할 것이다.
도 1은 종래의 기술에 따른 반도체 소자의 패키지를 설명하기 위한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
21: 반도체 칩 22: 인쇄회로 기판
23: 다이 패들 24: 리드 프레임
24a: 인너 리드 24b: 아우터 리드
25: 금속 와이어 30: 접착제
40: 내부 회로

Claims (1)

  1. 리드 프레임과 연결 가능한 유효 거리보다 작은 크기의 칩을 패키징한 반도체 패키지로서,
    반도체 칩;
    상기 반도체 칩의 하부에 접착제를 이용하여 부착되며 금속 와이어를 통하여 상기 칩과 전기적으로 연결되는 내부회로를 구비한 인쇄 회로 기판;
    상기 인쇄 회로 기판의 하부에 접착제를 이용하여 부착되는 다이 패들을 포함하며, 상기 다이 패들의 수평 연장 선상에 위치하고, 금속 와이어를 통하여 상기 인쇄 회로 기판의 내부회로와 전기적으로 연결되는 리드 프레임;
    상기 반도체 칩과 인쇄 회로 기판 및 금속 와이어를 밀봉하는 봉지제를 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020040007506A 2004-02-05 2004-02-05 반도체 패키지 KR20050079325A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040007506A KR20050079325A (ko) 2004-02-05 2004-02-05 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040007506A KR20050079325A (ko) 2004-02-05 2004-02-05 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20050079325A true KR20050079325A (ko) 2005-08-10

Family

ID=37266281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007506A KR20050079325A (ko) 2004-02-05 2004-02-05 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20050079325A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543931A (zh) * 2011-12-31 2012-07-04 天水华天科技股份有限公司 中心布线双圈排列单ic芯片封装件及其制备方法
US8791580B2 (en) 2011-12-30 2014-07-29 Samsung Electronics Co., Ltd. Integrated circuit packages having redistribution structures
US8823185B2 (en) 2010-12-31 2014-09-02 Samsung Electronics Co., Ltd. Semiconductor packages

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823185B2 (en) 2010-12-31 2014-09-02 Samsung Electronics Co., Ltd. Semiconductor packages
US8791580B2 (en) 2011-12-30 2014-07-29 Samsung Electronics Co., Ltd. Integrated circuit packages having redistribution structures
CN102543931A (zh) * 2011-12-31 2012-07-04 天水华天科技股份有限公司 中心布线双圈排列单ic芯片封装件及其制备方法

Similar Documents

Publication Publication Date Title
US8178961B2 (en) Semiconductor package structure and package process
KR960705357A (ko) 반도체 장치
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US20100102436A1 (en) Shrink package on board
US20040188818A1 (en) Multi-chips module package
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
KR20050079325A (ko) 반도체 패키지
US20060180906A1 (en) Chip package and producing method thereof
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
WO2005109498A3 (en) Cut-out heat slug for integrated circuit device packaging
KR20010073344A (ko) 멀티 칩 패키지
KR100708050B1 (ko) 반도체패키지
KR100567045B1 (ko) 반도체 패키지
US20040217449A1 (en) Electronic component packaging
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
KR20050102495A (ko) 반도체 패키지
KR20090103505A (ko) 반도체 패키지
KR0134816Y1 (ko) 다면 패키지
KR960000462Y1 (ko) 기판 반도체 장치
KR20040013736A (ko) 반도체 패키지 제조방법
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
KR101204741B1 (ko) 방열판을 포함하는 반도체 패키지 및 그 제조 방법
KR20070067383A (ko) 반도체 패키지
KR930009035A (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid