KR20150014282A - 반도체 칩 패키지 모듈 및 그 제조방법 - Google Patents

반도체 칩 패키지 모듈 및 그 제조방법 Download PDF

Info

Publication number
KR20150014282A
KR20150014282A KR1020130089759A KR20130089759A KR20150014282A KR 20150014282 A KR20150014282 A KR 20150014282A KR 1020130089759 A KR1020130089759 A KR 1020130089759A KR 20130089759 A KR20130089759 A KR 20130089759A KR 20150014282 A KR20150014282 A KR 20150014282A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip package
circuit board
printed circuit
dam
Prior art date
Application number
KR1020130089759A
Other languages
English (en)
Inventor
박대근
박종필
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130089759A priority Critical patent/KR20150014282A/ko
Publication of KR20150014282A publication Critical patent/KR20150014282A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩 패키지 모듈 및 그 제조방법에 관한 것이다.
또한, 본 발명에 따르면, 반도체 다이와, 상기 반도체 다이의 입출력 패드들과 전기적으로 각각 연결되며 일면에 일정규칙으로 복수개로 배열되는 입출력 본딩패드들을 구비하는 반도체 칩 패키지; 동일한 크기와 동일한 볼 피치로 상기 반도체 칩 패키지의 입출력 본딩패드들의 각각에 부착되는 복수개의 솔더볼; 상기 솔더볼이 부착되는 다수의 솔더 랜드를 구비하고 있으며, 상기 솔더볼을 사용하여 상기 반도체 칩 패키지가 실장되는 인쇄회로기판; 및 상기 반도체 칩 패키지를 둘러싸도록 형성되어 있는 몰딩부를 포함하는 반도체 칩 패키지 모듈 및 그 제조방법이 제공된다.

Description

반도체 칩 패키지 모듈 및 그 제조방법{Semiconductor chip package module and manufacturing method}
본 발명은 반도체 칩 패키지 모듈 및 그 제조방법에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다.
예컨데, 소형화에 대한 요구는 칩 크기에 근접한 반도체 칩 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 반도체 칩 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array: 이하 BGA) 패키지를 들 수 있다.
상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board)에의 실장 수단으로서, 솔더볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.
아울러, 최근에는 반도체 칩의 고집적화에 따른 신호/파워 입출력핀의 미세피치를 이루고, 실장 면적을 줄이면서 솔더볼에 의해 외부회로와의 전기적 연결이 이루어져 신호 전달 경로를 줄일 수 있는 장점을 가진 FBGA(fine pitch ball grid array) 패키지가 많이 사용되고 있다.
상기 FBGA 패키지는 기판 상에 하나의 반도체 칩이 실장되어 구성되거나 둘 이상의 반도체 칩이 실장되어 구성된다.
이와 같은 BGA를 포함한 제품을 몰딩(Mold) 진행 시, 종래 기술에 따르면 BGA 패키지의 아래면에도 몰딩재인 에폭시 몰딩 컴파운드(EMC)가 채워지게 진행된다.
이 경우에, BGA 패키지의 반도체칩과 EMC, 솔더볼, 인쇄회로기판의 CTE의 부조화로 인하여 반도체 칩과 EMC 사이 그리고 반도체 패키지의 아래면의 인쇄회로기판과 EMC 사이의 디라미네이션(delimenation)이 발생하는 문제가 있었다.
국내특허공개공보 2012-0055165호 국내특허공개공보 2012-0051062호
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 반도체 칩 패키지를 포함한 모듈의 몰딩시에 반도체 칩 패키지의 아래면에 몰딩재가 위치하지 않도록 한 반도체 칩 패키지 모듈 및 그 제조 방법을 제공하는 데 있다.
상기와 같은 문제점을 해결하기 위하여, 본 발명의 일측면은 반도체 다이와, 상기 반도체 다이의 입출력 패드들과 전기적으로 각각 연결되며 일면에 일정규칙으로 복수개로 배열되는 입출력 본딩패드들을 구비하는 반도체 칩 패키지; 동일한 크기와 동일한 볼 피치로 상기 반도체 칩 패키지의 입출력 본딩패드들의 각각에 부착되는 복수개의 솔더볼; 상기 솔더볼이 부착되는 다수의 솔더 랜드를 구비하고 있으며, 상기 솔더볼을 사용하여 상기 반도체 칩 패키지가 실장되는 인쇄회로기판; 및 상기 반도체 칩 패키지를 둘러싸도록 형성되어 있는 몰딩부를 포함한다.
또한, 본 발명의 일측면의 상기 반도체 칩 패키지는 볼 그리드 어레이 패키지 구조를 가짐을 특징으로 한다.
또한, 본 발명의 일측면은 상기 인쇄회로기판에 실장되는 전자소자를 더 포함한다.
또한, 본 발명의 일측면의 상기 전자소자들은 능동소자 또는/및 수동소자를 포함한다.
또한, 본 발명의 일측면의 상기 인쇄회로기판은 솔더 랜드를 둘러싸도록 형성되어 있는 댐을 포함하며, 상기 몰딩부는 상기 인쇄회로기판의 댐이 둘러싸고 있는 내부 영역에는 위치하지 않다.
또한, 본 발명의 일측면의 상기 댐은 상기 반도체 칩 패키지와 상기 인쇄회로기판 사이에 위치하며, 상기 몰딩부는 상기 인쇄회로기판과 상기 반도체 칩 패키지 사이의 댐이 둘러싸고 있는 영역에는 위치하지 않는다.
또한, 본 발명의 일측면의 상기 댐은 상기 반도체 칩 패키지의 둘레에 위치하며, 상기 몰딩부는 상기 인쇄회로기판의 댐이 둘러싸고 있는 내부 영역에는 위치하지 않는다.
또한, 본 발명의 일측면의 상기 인쇄회로기판은 일측면과 다른 측면 사이를 관통하는 비아홀을 더 포함하며, 상기 반도체 칩 패키지와 인쇄회로기판의 사이에는 위치하지 않는다.
한편, 본 발명의 다른 측면은 (A) 솔더볼이 부착되는 다수의 솔더 랜드를 구비하고 있는 인쇄회로기판을 준비하는 단계; (B) 상기 인쇄회로기판의 솔더 랜드에 반도체 칩 패키지의 본딩 패드에 부착된 솔더볼을 부착하여 반도체 칩 패키지를 인쇄회로기판에 실장하는 단계; 및 (C) 반도체 칩 패키지를 둘러싸도록 몰딩부를 형성하는 단계를 포함한다.
또한, 본 발명의 다른 측면의 상기 (A) 단계 이후에 (D) 상기 인쇄회로기판에 솔더 랜드를 둘러싸도록 댐을 형성하는 단계를 더 포함하며, 상기 (C) 단계는 상기 댐에 의해 상기 반도체 칩 패키지와 상기 인쇄회로기판 사이에 몰딩재가 주입되지 않아 몰딩부가 반도체 칩 패키지를 둘러싸도록 형성되는 것을 특징으로 한다.
또한, 본 발명의 다른 측면의 상기 반도체 칩 패키지은 볼 그리드 어레이 패키지 구조를 가짐을 특징으로 한다.
또한, 본 발명의 다른 측면의 상기 (A) 단계 이후에 (E) 상기 인쇄회로기판에 전자 소자를 실장하는 단계를 더 포함한다.
또한, 본 발명의 다른 측면의 상기 인쇄회로기판은 일측면과 다른 측면을 관통하는 비아홀을 더 포함하며, 상기 (B) 단계 이후에 (F) 상기 반도체 칩 패키지를 둘러싸도록 테이프를 형성하는 단계를 더 포함하며, 상기 (C) 단계 이후에 (G) 리플로우 공정에 의해 상기 테이프를 비아홀을 통하여 제거하는 단계를 더 포함한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
상기와 같은 본 발명에 따르면, 반도체 칩 패키지의 반도체 칩과 몰딩재의 CTE의 부조화로 인한 반도체 칩 패키지와 몰딩재 사이의 디라미네이션을 방지할 수 있다.
또한, 본 발명에 따르면, 반도체 칩 패키지의 아래면의 인쇄회로기판과 몰딩재의 CTE의 부조화로 인한 인쇄회로기판과 몰딩재 사이의 디라미네이션을 방지할 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 칩 패키지 모듈을 나타낸 개략도이다.
도 2는 도 1의 인쇄회로기판의 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 칩 패키지 모듈을 나타낸 개략도이다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 반도체 칩 패키지 모듈의 제조 방법의 흐름도이다.
도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 반도체 칩 패키지 모듈의 제조 방법의 흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 반도체 칩 패키지 모듈을 나타낸 개략도이다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 반도체 칩 패키지 모듈은 인쇄회로기판(110), 솔더볼들(130)이 부착된 반도체 칩 패키지(120), 전자소자(140), 몰딩부(150) 및 댐(160)을 구비한다.
상기 인쇄회로기판(110)은, 적어도 하나 이상의 반도체 칩 패키지가 장착되기 위한 회로패턴이 라우팅되어 있다.
그리고, 반도체 칩 패키지(120)가 실장되기 위한 실장위치에 각 솔더볼(130)에 대응하는 다수의 솔더 랜드(112)가 형성되어 있다.
상기 솔더 랜드(112)는 솔더볼(130)의 형상에 대응하여 원형으로 형성될 수 있다. 상기 솔더 랜드(112)는 상기 반도체 칩 패키지(120)의 입출력 본딩 패드들(122)에 대응되도록 동일한 개수로 형성되어 있다.
또한, 인쇄회로기판(110)에는 소자 본딩 패드들(113)이 형성되어 있다.
상기 소자 본딩 패드들(113)은 디커플링 소자를 포함하는 전자소자(140)들이 부착되기 위한 것이다.
여기서 디커플링 소자란, 반도체 소자의 파워 특성을 개선하기 위한 디커플링 커패시터, 레퍼런스 전압의 특성 개선 및 원활한 공급을 위해 구비되는 커패시터, 신호 특성 개선을 위해 구비되는 스터브 저항소자(stub resistor) 등을 포함하는 넓은 개념으로서 이해되어야 한다.
상기 소자 본딩 패드들(113)은 솔더 랜드(112)가 형성되는 상기 인쇄회로기판(110)의 일면에 형성된다. 예를 들어, 상기 솔더볼들(130)의 부착을 위한 솔더 랜드(112)가 구비되지 않는 공간인 상기 인쇄회로기판(110)의 일면의 에지 및 에지 인접부위에 형성된다.
상기 소자 본딩 패드들(113)에 부착되는 전자소자들(140)은 능동소자나 수동소자를 불문한다. 또한 커패시터 등과 같은 동일한 소자들이 각각의 소자 본딩패드들(113)에 부착될 수 있으며, 커패시터나 저항 등 서로 종류를 달리하여 각각의 소자 본딩패드들(113)에 부착될 수 있다.
또한, 인쇄회로기판(110)에는 댐(160)이 형성되어 있다. 상기 댐(160)은 반도체 칩 패키지(120)를 인쇄회로기판(110)에 실장하고 몰딩재를 사용하여 몰딩할 때에 몰딩재가 반도체 칩 패키지(120)의 아래면과 인쇄회로기판(110)의 사이에 형성되지 않도록 하기 위하여 구비되어 있다.
이러한 댐(160)은 반도체 칩 패키지(120)의 둘레를 에워싸도록 도 2의 (a)에 도시된 바와 같이 연속적으로 형성되거나, 도 2의 (b)에 도시된 바와 같이 단속적으로 형성될 수 있다.
그리고, 댐(160)의 위치는 반도체 칩 패키지(120)와 인쇄회로기판(110) 사이에 형성될 수 있다. 물론, 댐(160)은 반도체 칩 패키지(120)에 인접하게 형성될 수도 있다.
이와 같은 댐(160)의 높이는 반도체 칩 패키지(120) 보다 높지 않은 것이 바람직하며, 반도체 칩 패키지(120)와 인쇄회로기판 사이의 거리의 1/2 이상인 것이 바람직하다.
물론, 댐(160)이 반도체 칩 패키지(120)에 인접하게 형성되어 있는 경우에 반도체 칩 패키지(120)의 아래면 보다 높게 형성될 수 있다.
한편, 상기 반도체 칩 패키지(120)는 여러 가지 패키지 구조(예를 들면, QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등)를 가질 수 있으며, 바람직하게 BGA(Ball Grid Array)이다.
상기 반도체 칩 패키지(120)는 반도체 다이(die)(미도시)가 지지기판(substrate)(미도시)에 실장된 구조를 가진다.
여기서, 반도체 다이는 플라스틱, 에폭시, 또는 다른 물질로 보호되거나 패키징되지 않는 실리콘 메모리 디바이스와 같은 반도체 디바이스를 말한다.
상기 지지 기판의 일면에는 일정규칙으로 복수개로 배열되는 입출력 본딩패드들(122)이 구비된다.
상기 입출력 본딩패드들(122)은 상기 반도체 다이의 입출력 패드들과 전기적으로 각각 연결된다. 상기 지지기판은 회로패턴이 구비될 수 있고 세라믹이나 에폭시로 형성될 수 있다.
또한, 상기 반도체 칩 패키지(120)는 반도체 다이와 지지 기판을 전기적으로 연결하는 와이어를 포함할 수 있으며, 상기 반도체 칩 패키지(120)는 반도체 다이와 와이어를 외부의 산화 및 부식으로부터 보호하기 위한 수지덮개에 의해 둘러싸이는 구조를 가질 수 있다.
그리고, 상기 지지 기판의 하부면의 입출력 본딩패드들(122)에는 상기 본딩패드들(122)과 전기적으로 연결되는 솔더볼들(130)이 부착된다.
상기 반도체 칩 패키지는 이 솔더볼들(130)에 의해 인쇄회로기판(110)에 실장된다.
또한 상기 반도체 칩 패키지(120)는 반도체 다이가 상기 지지기판의 상부 중앙영역에 실장되는 COB(Chip On Board) 구조나 하부 영역에 실장되는 BOC(Board On Chip) 구조를 가질 수 있다.
이러한 반도체 칩 패키지의 내부 구조나 그 형성방법은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 잘 알려져 있으므로 더 이상의 설명을 생략한다.
한편, 몰딩부(150)는 인쇄회로기판(110)에 반도체 칩 패키지(120)를 둘러싸도록 형성되며, 몰딩재로는 에폭시 몰딩 컴파운드(EMC, Epoxy Mold Compound)가 사용된다.
이때, 몰딩부(150)는 반도체 칩 패키지(120)의 아래면과 인쇄회로기판(110) 사이에 형성되어 있지 않다.
이처럼 몰딩부(150)가 반도체 칩 패키지(120)의 아래면과 인쇄회로기판(110) 사이에 형성되어 있지 않으면, 종래 반도체 칩 패키지의 반도체 칩과, 몰딩부(150)의 CTE의 부조화로 인한 디라미네이션을 방지할 수 있다.
또한, 본 발명에 따르면, 반도체 칩 패키지의 아래면의 인쇄회로기판(110)과 몰딩부 사이의 디라미네이션을 방지할 수 있다.
도 3은 본 발명의 다른 실시예에 따른 반도체 칩 패키지 모듈을 나타낸 개략도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 반도체 칩 패키지 모듈은 인쇄회로기판(110), 솔더볼들(130)이 부착된 반도체 칩 패키지(120), 전자소자(140) 및 몰딩부(150)를 구비한다.
도 3의 반도체 칩 패키지 모듈은 도 1과 비교할 때에 댐(160)이 없으며 그 대신 인쇄회로기판(110)에 비아홀(170)이 구비되어 있는 점에서 차이가 있다.
이는 제조 공정에서 반도체 칩 패키지(120)를 둘러싸도록 테이프를 부착한 후에 몰딩부(150)를 형성하고 이후에 200~400도의 리플로우 공정에서 비아홀(170)을 통하여 테이프가 기화되어 제거되도록 하여 반도체 칩 패키지(120)와 인쇄회로기판(110) 사이에 몰딩부(150)가 형성되지 않도록 하고 있기 때문이다.
도 4a 내지 도 4d는 본 발명의 일실시예에 따른 반도체 칩 패키지 모듈의 제조 방법의 흐름도이다.
도 4a를 참조하면, 본 발명의 일실시예에 따른 반도체 칩 패키지 모듈의 제조 방법은 먼저 인쇄회로기판(110)을 준비한다.
상기 인쇄회로기판(110)에는 적어도 하나 이상의 반도체 칩 패키지가 장착되기 위한 회로패턴이 라우팅되어 있다.
그리고, 반도체 칩 패키지(120)가 실장되기 위한 실장위치에 각 솔더볼(130)에 대응하는 다수의 솔더 랜드(112)가 형성되어 있다.
상기 솔더 랜드(112)는 상기 반도체 칩 패키지(120)의 입출력 본딩패드들(122)에 대응되도록 동일한 개수로 형성되어 있다.
또한, 인쇄회로기판(110)에는 소자 본딩 패드들(113)이 형성되어 있다.
이후에, 도 4b에 도시된 바와 같이 인쇄회로기판(110)에 솔더 랜드(112)를 둘러싸도록 댐(160)을 형성한다.
이러한 댐(160)은 도 2의 (a)에 도시된 바와 같이 연속적으로 형성되거나, 도 2의 (b)에 도시된 바와 같이 단속적으로 형성될 수도 있다.
그리고, 댐(160)의 위치는 반도체 칩 패키지(120)와 인쇄회로기판(110) 사이에 형성될 수 있다. 물론, 댐(160)은 반도체 칩 패키지(120)에 인접하게 형성될 수도 있다.
이와 같은 댐(160)의 높이는 반도체 칩 패키지(120) 보다 높지 않은 것이 바람직하며, 반도체 칩 패키지(120)와 인쇄회로기판 사이의 거리의 1/2 이상인 것이 바람직하다.
물론, 댐(160)이 반도체 칩 패키지(120)에 인접하게 형성되어 있는 경우에 반도체 칩 패키지(120)의 아래면 보다 높게 형성될 수 있다.
다음에, 도 4c에 도시된 바와 같이 인쇄회로기판(110)에 반도체 칩 패키지(120)를 플립칩 본딩으로 실장하며, 이때 전자소자(140)도 실장한다.
그리고, 도 4d에 도시된 바와 같이 몰딩부(150)를 인쇄회로기판(110)에 반도체 칩 패키지(120)를 둘러싸도록 형성한다.
이때, 몰딩부(150)의 몰딩재로는 에폭시 몰딩 컴파운드(EMC, Epoxy Mold Compound)가 사용된다.
이때, 몰딩부(150)는 반도체 칩 패키지(120)의 아래면과 인쇄회로기판(110) 사이에 형성되어 있지 않다.
이처럼 몰딩부(150)가 반도체 칩 패키지(120)의 아래면과 인쇄회로기판(110) 사이에 형성되어 있지 않으면, 종래 반도체 칩 패키지의 반도체 칩과, 몰딩부(150)의 CTE의 부조화로 인한 디라미네이션을 방지할 수 있다.
또한, 본 발명에 따르면, 반도체 칩 패키지의 아래면의 인쇄회로기판(110)과 몰딩부 사이의 디라미네이션을 방지할 수 있다.
도 5a 내지 도 5e는 본 발명의 다른 실시예에 따른 반도체 칩 패키지 모듈의 제조 방법의 흐름도이다.
도 5a를 참조하면, 본 발명의 다른 실시예에 따른 반도체 칩 패키지 모듈의 제조 방법은 먼저 인쇄회로기판(110)을 준비한다.
상기 인쇄회로기판(110)에는 적어도 하나 이상의 반도체 칩 패키지가 장착되기 위한 회로패턴이 라우팅되어 있다.
그리고, 반도체 칩 패키지(120)가 실장되기 위한 실장위치에 각 솔더볼(130)에 대응하는 다수의 솔더 랜드(112)가 형성되어 있다. 또한, 인쇄회로기판(110)에는 소자 본딩 패드들(113)이 형성되어 있다.
또한, 인쇄회로기판(110)에는 솔더 랜드(112)의 사이에 관통하는 비아홀(170)을 구비하고 있다.
이후에, 도 5b에 도시된 바와 같이 인쇄회로기판(110)에 반도체 칩 패키지(120)를 플립칩 본딩으로 실장하며, 이때 전자소자(140)도 실장한다.
그리고, 도 5c에 도시된 바와 같이 반도체 칩 패키지(120)을 둘러싸도록 테이프(180)를 부착한다.
이러한 테이프(180)는 200~300도 사이의 온도에서 기화되는 특성을 가지고 있어야 한다.
그리고, 도 5d에 도시된 바와 같이 몰딩부(150)를 인쇄회로기판(110)에 반도체 칩 패키지(120)를 둘러싸도록 형성한다.
이때, 몰딩부(150)의 몰딩재로는 에폭시 몰딩 컴파운드(EMC, Epoxy Mold Compound)가 사용된다.
이때, 몰딩부(150)는 반도체 칩 패키지(120)를 둘러싸고 있는 테이프(180)로 인하여 반도체 칩 패키지(120)의 아래면과 인쇄회로기판(110) 사이에 형성되어 있지 않다.
이후에, 도 5e에 도시된 바와 같이 200~300도 사이에 온도로 리플로우 공정을 수행하며, 이때 테이프(180)는 기화되어 비아홀(170)을 통하여 외부로 배출된다.
이처럼 몰딩부(150)가 반도체 칩 패키지(120)의 아래면과 인쇄회로기판(110) 사이에 형성되어 있지 않으면, 종래 반도체 칩 패키지의 반도체 칩과, 몰딩부(150)의 CTE의 부조화로 인한 디라미네이션을 방지할 수 있다.
또한, 본 발명에 따르면, 반도체 칩 패키지의 아래면의 인쇄회로기판(110)과 몰딩부 사이의 디라미네이션을 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 : 인쇄회로기판 112 : 솔더랜드
113 : 소자 본딩 패드 130 : 솔더볼
140 : 전자소자 150 : 몰딩부
160 : 댐 170 : 비아홀
180 : 테이프

Claims (13)

  1. 반도체 다이와, 상기 반도체 다이의 입출력 패드들과 전기적으로 각각 연결되며 일면에 일정규칙으로 복수개로 배열되는 입출력 본딩패드들을 구비하는 반도체 칩 패키지;
    동일한 크기와 동일한 볼 피치로 상기 반도체 칩 패키지의 입출력 본딩패드들의 각각에 부착되는 복수개의 솔더볼;
    상기 솔더볼이 부착되는 다수의 솔더 랜드를 구비하고 있으며, 상기 솔더볼을 사용하여 상기 반도체 칩 패키지가 실장되는 인쇄회로기판; 및
    상기 반도체 칩 패키지를 둘러싸도록 형성되어 있는 몰딩부를 포함하는 반도체 칩 패키지 모듈.
  2. 청구항 1에 있어서,
    상기 반도체 칩 패키지는 볼 그리드 어레이 패키지 구조를 가짐을 특징으로 하는 반도체 칩 패키지 모듈.
  3. 청구항 1에 있어서,
    상기 인쇄회로기판에 실장되는 전자소자를 더 포함하는 반도체 칩 패키지 모듈.
  4. 청구항 3에 있어서,
    상기 전자소자들은 능동소자 또는/및 수동소자를 포함하는 반도체 칩 패키지 모듈.
  5. 청구항 1에 있어서,
    상기 인쇄회로기판은 솔더 랜드를 둘러싸도록 형성되어 있는 댐을 포함하며, 상기 몰딩부는 상기 인쇄회로기판의 댐이 둘러싸고 있는 내부 영역에는 위치하지 않는 반도체 칩 패키지 모듈.
  6. 청구항 5에 있어서,
    상기 댐은 상기 반도체 칩 패키지와 상기 인쇄회로기판 사이에 위치하며, 상기 몰딩부는 상기 인쇄회로기판과 상기 반도체 칩 패키지 사이의 댐이 둘러싸고 있는 영역에는 위치하지 않는 반도체 칩 패키지 모듈.
  7. 청구항 5에 있어서,
    상기 댐은 상기 반도체 칩 패키지의 둘레에 위치하며, 상기 몰딩부는 상기 인쇄회로기판의 댐이 둘러싸고 있는 내부 영역에는 위치하지 않는 반도체 칩 패키지 모듈.
  8. 청구항 1에 있어서,
    상기 인쇄회로기판은 일측면과 다른 측면 사이를 관통하는 비아홀을 더 포함하며, 상기 반도체 칩 패키지와 인쇄회로기판의 사이에는 위치하지 않는 반도체 칩 패키지 모듈.
  9. (A) 솔더볼이 부착되는 다수의 솔더 랜드를 구비하고 있는 인쇄회로기판을 준비하는 단계;
    (B) 상기 인쇄회로기판의 솔더 랜드에 반도체 칩 패키지의 본딩 패드에 부착된 솔더볼을 부착하여 반도체 칩 패키지를 인쇄회로기판에 실장하는 단계; 및
    (C) 반도체 칩 패키지를 둘러싸도록 몰딩부를 형성하는 단계를 포함하는 반도체 칩 패키지 모듈의 제조방법.
  10. 청구항 9에 있어서,
    상기 (A) 단계 이후에
    (D) 상기 인쇄회로기판에 솔더 랜드를 둘러싸도록 댐을 형성하는 단계를 더 포함하며,
    상기 (C) 단계는 상기 댐에 의해 상기 반도체 칩 패키지와 상기 인쇄회로기판 사이에 몰딩재가 주입되지 않아 몰딩부가 반도체 칩 패키지를 둘러싸도록 형성되는 것을 특징으로 하는 반도체 칩 패키지 모듈의 제조방법.
  11. 청구항 9에 있어서,
    상기 반도체 칩 패키지는 볼 그리드 어레이 패키지 구조를 가짐을 특징으로 하는 반도체 칩 패키지 모듈의 제조 방법.
  12. 청구항 9에 있어서,
    상기 (A) 단계 이후에
    (E) 상기 인쇄회로기판에 전자 소자를 실장하는 단계를 더 포함하는 반도체 칩 패키지 모듈의 제조 방법.
  13. 청구항 9에 있어서,
    상기 인쇄회로기판은 일측면과 다른 측면을 관통하는 비아홀을 더 포함하며,
    상기 (B) 단계 이후에
    (F) 상기 반도체 칩 패키지를 둘러싸도록 테이프를 형성하는 단계를 더 포함하며,
    상기 (C) 단계 이후에
    (G) 리플로우 공정에 의해 상기 테이프를 비아홀을 통하여 제거하는 단계를 더 포함하는 반도체 칩 패키지 모듈이 제조 방법.
KR1020130089759A 2013-07-29 2013-07-29 반도체 칩 패키지 모듈 및 그 제조방법 KR20150014282A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130089759A KR20150014282A (ko) 2013-07-29 2013-07-29 반도체 칩 패키지 모듈 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130089759A KR20150014282A (ko) 2013-07-29 2013-07-29 반도체 칩 패키지 모듈 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20150014282A true KR20150014282A (ko) 2015-02-06

Family

ID=52571181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130089759A KR20150014282A (ko) 2013-07-29 2013-07-29 반도체 칩 패키지 모듈 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20150014282A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078985A1 (en) * 2017-10-18 2019-04-25 Micron Technology, Inc. STRESSED STIFFENERS FOR CONTROLLING MICROELECTRONIC HOUSING LOCKOUT

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019078985A1 (en) * 2017-10-18 2019-04-25 Micron Technology, Inc. STRESSED STIFFENERS FOR CONTROLLING MICROELECTRONIC HOUSING LOCKOUT
US11581231B2 (en) 2017-10-18 2023-02-14 Micron Technology, Inc. Stress tuned stiffeners for micro electronics package warpage control

Similar Documents

Publication Publication Date Title
KR100621991B1 (ko) 칩 스케일 적층 패키지
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
TWI601247B (zh) 半導體封裝結構
US20050104196A1 (en) Semiconductor package
KR100842915B1 (ko) 스택 패키지 및 그의 제조 방법
US20100102436A1 (en) Shrink package on board
US20070052082A1 (en) Multi-chip package structure
US20120306064A1 (en) Chip package
US20180053753A1 (en) Stackable molded packages and methods of manufacture thereof
US10068841B2 (en) Apparatus and methods for multi-die packaging
EP3067928B1 (en) Semiconductor package assembly with passive device
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
JP2013106008A (ja) 半導体装置
CN107492527B (zh) 具有顺应性角的堆叠半导体封装体
KR100533761B1 (ko) 반도체패키지
CN112447690B (zh) 天线置顶的半导体封装结构
KR20080084075A (ko) 적층 반도체 패키지
KR100325450B1 (ko) 볼그리드어레이패키지
US20160104652A1 (en) Package structure and method of fabricating the same
KR20080051197A (ko) 반도체 패키지
KR100788340B1 (ko) 반도체 패키지
TWI571990B (zh) 半導體封裝
KR20130088924A (ko) 반도체 모듈
CN113421861A (zh) 一种基于多层凹嵌式基板的多器件封装单体化结构

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid