KR20130088924A - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR20130088924A
KR20130088924A KR1020120010132A KR20120010132A KR20130088924A KR 20130088924 A KR20130088924 A KR 20130088924A KR 1020120010132 A KR1020120010132 A KR 1020120010132A KR 20120010132 A KR20120010132 A KR 20120010132A KR 20130088924 A KR20130088924 A KR 20130088924A
Authority
KR
South Korea
Prior art keywords
semiconductor
package
motherboard
package substrate
semiconductor package
Prior art date
Application number
KR1020120010132A
Other languages
English (en)
Inventor
홍민기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120010132A priority Critical patent/KR20130088924A/ko
Publication of KR20130088924A publication Critical patent/KR20130088924A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 모듈은 반도체 패키지, 마더 보드 및 수동 소자를 포함한다. 마더 보드는 상기 반도체 패키지의 하부에 배치되어, 상기 반도체 패키지와 전기적으로 연결된다. 수동 소자는 상기 반도체 패키지와 상기 마더 보드 사이에 개재된다. 따라서, 수동 소자가 반도체 패키지와 마더 보드 사이에 개재되므로, 기판의 제조 원가가 상승되지 않고 라우팅에 제한이 없으면서 수동 소자의 실장 면적을 줄일 수가 있게 된다. 결과적으로, 반도체 모듈은 향상된 전기적 특성을 가지면서 작은 크기를 갖게 된다.

Description

반도체 모듈{SEMICONDUCTOR MODULE}
본 발명은 반도체 모듈에 관한 것으로서, 보다 구체적으로는 반도체 패키지와 수동 소자를 포함하는 반도체 모듈에 관한 것이다.
일반적으로, 반도체 기판에 여러 가지 반도체 공정들을 수행하여 복수개의 반도체 칩들을 형성한다. 그런 다음, 각 반도체 칩들을 마더 보드에 실장하기 위해서, 반도체 칩에 대해서 패키징 공정을 수행하여 반도체 패키지를 형성한다.
반도체 패키지를 마더 보드에 실장하여 반도체 모듈을 완성한다. 반도체 모듈은 캐패시터, 레지스터 등과 같은 수동 소자들을 포함한다. 수동 소자는 반도체 패키지의 패키지 기판 제조 중에 삽입하거나, 또는 패키지 기판에 실장하게 된다.
패키지 기판 제조 중에 수동 소자를 삽입하는 방식은 패키지 기판의 제조 원가를 상승시킨다. 수동 소자를 패키지 기판에 별도로 실장하는 방식은 수동 소자로 인해서 실장 면적이 증가하기 때문에 라우팅(routing)에 제한이 따르는 문제가 있다.
본 발명은 낮은 비용으로 제조할 수 있으면서 수동 소자의 실장 면적을 줄일 수 있는 반도체 모듈을 제공한다.
본 발명의 일 견지에 따른 반도체 모듈은 반도체 패키지, 마더 보드 및 수동 소자를 포함한다. 마더 보드는 상기 반도체 패키지의 하부에 배치되어, 상기 반도체 패키지와 전기적으로 연결된다. 수동 소자는 상기 반도체 패키지와 상기 마더 보드 사이에 개재된다.
예시적인 실시예들에 있어서, 상기 반도체 패키지는 상기 마더 보드의 상부에 배치된 패키지 기판, 및 상기 패키지 기판에 실장되어 상기 패키지 기판과 전기적으로 연결된 반도체 칩을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 패키지는 상기 패키지 기판과 상기 반도체 칩 사이에 개재되어 상기 패키지 기판과 상기 반도체 칩을 전기적으로 연결시키는 도전성 연결 부재들을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 패키지는 상기 패키지 기판의 상부면에 형성되어 상기 반도체 칩을 덮는 몰딩 부재를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 반도체 모듈은 상기 반도체 패키지와 상기 마더 보드 사이에 개재되어 상기 반도체 패키지와 상기 마더 보드를 전기적으로 연결시키는 외부접속단자들을 더 포함할 수 있다.
상기된 본 발명에 따르면, 수동 소자가 반도체 패키지와 마더 보드 사이에 개재되므로, 기판의 제조 원가가 상승되지 않고 라우팅에 제한이 없으면서 수동 소자의 실장 면적을 줄일 수가 있게 된다. 따라서, 반도체 모듈은 향상된 전기적 특성을 가지면서 작은 크기를 갖게 된다.
도 1은 본 발명의 일 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 2 내지 도 6은 도 1의 반도체 모듈을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 1을 참조하면, 본 실시예에 따른 반도체 모듈(100)은 반도체 패키지(110), 마더 보드(120) 및 수동 소자(130)들을 포함한다.
반도체 패키지(110)는 패키지 기판(111), 반도체 칩(112), 도전성 연결 부재(116) 및 몰딩 부재(118)를 포함한다.
본 실시예에서, 패키지 기판(111)은 마더 보드(120)의 상부에 배치된다. 패키지 기판(111)은 절연 기판, 및 절연 기판에 내장된 도전 패턴을 포함한다. 도전 패턴은 절연 기판의 상부면과 하부면을 통해 노출된다.
반도체 칩(112)은 패키지 기판(111)의 상부에 배치된다. 반도체 칩(112)은 본딩 패드(114)를 갖는다. 본 실시예에서, 본딩 패드(114)는 반도체 칩(112)의 하부면에 배열된다.
도전성 연결 부재(116)는 반도체 칩(112)과 패키지 기판(111) 사이의 공간에 개재되어, 반도체 칩(112)과 패키지 기판(111)을 전기적으로 연결시킨다. 즉, 도전성 연결 부재(116)는 반도체 칩(112)의 본딩 패드(114)와 패키지 기판(111)의 도전 패턴과 전기적으로 접촉한다. 본 실시예에서, 도전성 연결 부재(116)는 솔더 범프와 같은 도전성 범프를 포함할 수 있다.
몰딩 부재(118)는 패키지 기판(111)의 상부면에 형성되어 반도체 칩(112)을 덮는다. 몰딩 부재(118)는 외부 환경으로부터 반도체 칩(112)과 도전성 연결 부재(116)를 보호한다. 본 실시예에서, 몰딩 부재(118)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound: EMC)를 포함할 수 있다.
수동 소자(130)는 마더 보드(120)와 반도체 패키지(110) 사이에 개재된다. 즉, 수동 소자(130)는 마더 보드(120)의 상부면과 반도체 패키지(110)의 패키지 기판(111) 하부면과 접촉한다. 본 실시예에서, 수동 소자(130)는 마더 보드(120)와 반도체 패키지(110) 사이의 공간의 중앙부에 배치된다. 다른 실시예로서, 수동 소자(130)는 마더 보드(120)와 반도체 패키지(110) 사이의 공간의 가장자리에 배치될 수도 있다. 수동 소자(130)는 캐패시터, 레지스터 등을 포함할 수 있다.
본 실시예에서는, 수동 소자(130)가 마더 보드(120)와 반도체 패키지(110)에 직접 접촉하게 된다. 즉, 수동 소자(130)는 마더 보드(120)와 전기적으로 접촉하는 하단, 및 반도체 패키지(110)와 전기적으로 접촉하는 상단을 갖는다. 따라서, 라우팅에 제한이 따르지 않으면서 수동 소자(130)의 실장 면적을 대폭 줄일 수가 있게 된다. 또한, 수동 소자(130)가 마더 보드(120)의 상부면에 실장되는 방식이므로, 마더 보드(120)의 제조 원가가 상승되는 것을 방지할 수 있다.
외부접속단자(140)들은 반도체 패키지(110)와 마더 보드(120) 사이에 개재되어, 반도체 패키지(110)와 마더 보드(120)를 전기적으로 연결시킨다. 즉, 외부접속단자(140)들은 패키지 기판(110)의 도전 패턴과 마더 보드(120) 각각에 전기적으로 연결된다. 수동 소자(130)가 반도체 패키지(110)와 마더 보드(120) 사이의 공간 중앙부에 배치되어 있으므로, 외부접속단자(140)들은 반도체 패키지(110)와 마더 보드(120) 사이의 중앙 가장자리에 배치된다. 본 실시예에서, 외부접속단자(140)들은 솔더 볼을 포함할 수 있다.
도 2 내지 도 6은 도 1의 반도체 모듈을 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 2를 참조하면, 반도체 칩(112)을 패키지 기판(111)의 상부에 배치한다. 도전성 범프(116)를 반도체 칩(112)과 패키지 기판(111) 사이에 개재시키서, 반도체 칩(112)과 패키지 기판(111)을 도전성 범프(116)를 매개로 전기적으로 연결시킨다. 본 실시예에서, 도전성 범프(116)는 리플로우 공정을 통해 형성할 수 있다.
도 3을 참조하면, 몰딩 부재(118)를 패키지 기판(111)의 상부면에 형성하여, 반도체 칩(112)을 몰딩 부재(118)로 덮음으로써, 반도체 패키지(110)를 완성한다.
도 4를 참조하면, 수동 소자(130)를 마더 보드(120)의 상부면에 실장한다. 본 실시예에서, 수동 소자(130)는 마더 보드(120)의 상부면 중앙부에 배치될 수 있다.
도 5를 참조하면, 외부접속단자(140)들을 마더 보드(120)의 상부면 가장자리에 형성한다. 본 실시예에서, 외부접속단자(140)들은 리플로우 공정을 통해 형성할 수 있다.
도 6을 참조하면, 반도체 패키지(110)를 마더 보드(120)의 상부에 배치한다. 반도체 패키지(110)를 외부접속단자(140)와 수동 소자(130) 상에 실장함으로써, 도 1에 도시된 반도체 모듈(100)을 완성한다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체 모듈을 나타낸 단면도이다.
도 7을 참조하면, 본 실시예에 따른 반도체 모듈(200)은 반도체 패키지(210), 마더 보드(220) 및 수동 소자(230)들을 포함한다.
반도체 패키지(210)는 패키지 기판(211), 반도체 칩(212), 도전성 연결 부재(216) 및 몰딩 부재(218)를 포함한다.
본 실시예에서, 패키지 기판(211)은 도 1의 패키지 기판(111)과 실질적으로 동일한 구조를 갖는다. 따라서, 패키지 기판(211)에 대한 반복 설명은 생략한다.
반도체 칩(212)은 패키지 기판(211)의 상부에 배치된다. 반도체 칩(212)은 본딩 패드(214)를 갖는다. 본 실시예에서, 본딩 패드(214)는 반도체 칩(212)의 상부면에 배열된다.
도전성 연결 부재(216)는 반도체 칩(212)과 패키지 기판(211)을 전기적으로 연결시킨다. 본 실시예에서, 도전성 연결 부재(216)는 반도체 칩(212)의 본딩 패드(214)로부터 패키지 기판(211)까지 연장된 도전성 와이어를 포함할 수 있다.
몰딩 부재(218)는 패키지 기판(211)의 상부면에 형성되어 반도체 칩(212)과 도전성 와이어(216)를 덮는다.
수동 소자(230)는 마더 보드(220)와 반도체 패키지(210) 사이에 개재된다. 본 실시예에서, 수동 소자(230)의 위치와 배치는 도 1의 수동 소자(130)와 실질적으로 동일하므로, 그에 대한 반복 설명은 생략한다.
외부접속단자(240)들은 반도체 패키지(210)와 마더 보드(220) 사이에 개재되어, 반도체 패키지(210)와 마더 보드(220)를 전기적으로 연결시킨다. 본 실시예에서, 외부접속단자(240)들도 도 1의 외부접속단자(140)와 실질적으로 동일하므로, 외부접속단자(240)에 대한 반복 설명은 생략한다.
상술한 바와 같이 본 발명에 의하면, 수동 소자가 반도체 패키지와 마더 보드 사이에 개재되므로, 기판의 제조 원가가 상승되지 않고 라우팅에 제한이 없으면서 수동 소자의 실장 면적을 줄일 수가 있게 된다. 따라서, 반도체 모듈은 향상된 전기적 특성을 가지면서 작은 크기를 갖게 된다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 ; 반도체 패키지 111 ; 패키지 기판
112 ; 반도체 칩 114 ; 본딩 패드
116 ; 도전성 연결 부재 118 ; 몰딩 부재
120 ; 마더 보드 130 ; 수동 소자
140 ; 외부접속단자

Claims (5)

  1. 반도체 패키지;
    상기 반도체 패키지의 하부에 배치되어, 상기 반도체 패키지와 전기적으로 연결된 마더 보드; 및
    상기 반도체 패키지와 상기 마더 보드 사이에 개재된 수동 소자를 포함하는 반도체 모듈.
  2. 제 1 항에 있어서, 상기 반도체 패키지는
    상기 마더 보드의 상부에 배치된 패키지 기판; 및
    상기 패키지 기판에 실장되어, 상기 패키지 기판과 전기적으로 연결된 반도체 칩을 포함하는 반도체 모듈.
  3. 제 2 항에 있어서, 상기 반도체 패키지는 상기 패키지 기판과 상기 반도체 칩 사이에 개재되어 상기 패키지 기판과 상기 반도체 칩을 전기적으로 연결시키는 도전성 연결 부재들을 더 포함하는 반도체 모듈.
  4. 제 3 항에 있어서, 상기 반도체 패키지는 상기 패키지 기판의 상부면에 형성되어 상기 반도체 칩을 덮는 몰딩 부재를 더 포함하는 반도체 모듈.
  5. 제 1 항에 있어서, 상기 반도체 패키지와 상기 마더 보드 사이에 개재되어 상기 반도체 패키지와 상기 마더 보드를 전기적으로 연결시키는 외부접속단자들을 더 포함하는 반도체 패키지.
KR1020120010132A 2012-02-01 2012-02-01 반도체 모듈 KR20130088924A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120010132A KR20130088924A (ko) 2012-02-01 2012-02-01 반도체 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120010132A KR20130088924A (ko) 2012-02-01 2012-02-01 반도체 모듈

Publications (1)

Publication Number Publication Date
KR20130088924A true KR20130088924A (ko) 2013-08-09

Family

ID=49215027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120010132A KR20130088924A (ko) 2012-02-01 2012-02-01 반도체 모듈

Country Status (1)

Country Link
KR (1) KR20130088924A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10952327B2 (en) 2018-04-27 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10952327B2 (en) 2018-04-27 2021-03-16 Samsung Electronics Co., Ltd. Semiconductor module

Similar Documents

Publication Publication Date Title
US7550857B1 (en) Stacked redistribution layer (RDL) die assembly package
KR101076062B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
US9978729B2 (en) Semiconductor package assembly
US20190115330A1 (en) Method for fabricating electronic package
KR20080073677A (ko) 인터포저를 구비한 집적회로 패키징 시스템
US9331054B2 (en) Semiconductor package assembly with decoupling capacitor
CN102646663B (zh) 半导体封装件
KR20100112446A (ko) 적층형 반도체 패키지 및 그 제조 방법
US20170294407A1 (en) Passive element package and semiconductor module comprising the same
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
JP6358664B2 (ja) 回路アッセンブリ
EP3067928B1 (en) Semiconductor package assembly with passive device
KR101450758B1 (ko) 집적회로 패키지
US20050077607A1 (en) Small memory card
KR20130088924A (ko) 반도체 모듈
KR20060074146A (ko) 반도체 패키지 모듈
CN107492527B (zh) 具有顺应性角的堆叠半导体封装体
KR20110130017A (ko) 멀티-칩 패키지 및 그의 제조 방법
US9324639B2 (en) Electronic device comprising an improved lead frame
US9392696B2 (en) Semiconductor package
CN112447690B (zh) 天线置顶的半导体封装结构
KR20120078817A (ko) 플립 칩 패키지 및 그의 제조 방법
KR20080051197A (ko) 반도체 패키지
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
KR101261485B1 (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid