KR101261485B1 - 반도체 장치 및 이의 제조 방법 - Google Patents

Abstract

반도체 장치는 기판, 제1 반도체 칩, 전극 패드, 반도체부 및 도전성 부재를 포함한다. 제1 반도체 칩은 기판 상에 실장된다. 전극 패드는 기판 상에 형성되고, 제1 반도체 칩과 전기적으로 연결된다. 도전성 부재는 반도체부 상에 형성되고, 전극 패드와 전기적으로 연결된다. 따라서, 서로 전기적으로 연결된 복수의 반도체 칩들 또는 복수의 반도체 패키지들을 하나의 장치에 포함하여 소형화할 수 있다.

Description

반도체 장치 및 이의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 반도체 장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 플립칩을 포함하는 반도체 장치 및 이의 제조 방법에 관한 것이다.

최근에는 휴대용 전자 제품의 소형화로 인하여, 휴대용 전자 제품에 이용되는 반도체 장치의 크기 또한 점차 소형화, 박형화 및 경량화되는 추세로 발전하고 있다.

종래에는 전자 제품의 메인 인쇄 회로 기판에 하나의 기능을 가진 반도체 패키지들이 각각 별도로 실장되었으나, 휴대용 전자 제품의 소형화, 박형화 및 경량화를 실현하기 위해 하나의 반도체 장치에 복수의 반도체 패키지 또는 복수의 반도체 칩을 포함하는 기술이 요구된다.

이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 복수의 반도체 패키지 또는 복수의 반도체 칩을 포함하는 반도체 장치를 제공하는 것이다.

본 발명의 다른 목적은 상기 반도체 장치의 제조 방법을 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 반도체 장치는 기판, 제1 반도체 칩, 전극 패드, 반도체부 및 도전성 부재를 포함한다. 상기 제1 반도체 칩은 상기 기판 상에 실장된다. 상기 전극 패드는 상기 기판 상에 형성되고, 상기 제1 반도체 칩과 전기적으로 연결된다. 상기 도전성 부재는 상기 반도체부 상에 형성되고, 상기 전극 패드와 전기적으로 연결된다.

본 발명의 일 실시예에서, 상기 도전성 부재는 구리 필러 및 솔더부를 포함할 수 있다.

본 발명의 일 실시예에서, 상기 반도체부는 제2 반도체 칩일 수 있다.

본 발명의 일 실시예에서, 상기 반도체부는 반도체 패키지일 수 있다.

본 발명의 일 실시예에서, 상기 반도체 장치는 상기 제1 반도체 칩을 수용하는 제1 홈을 가지는 몰딩부를 더 포함할 수 있다.

본 발명의 일 실시예에서, 상기 반도체 장치는 상기 전극 패드를 수용하는 제2 홈을 가지는 몰딩부를 더 포함할 수 있다.

상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 반도체 장치의 제조 방법에서, 기판 상에 제1 반도체 칩이 실장된다. 상기 기판 상에 상기 제1 반도체 칩과 전기적으로 연결되는 전극 패드가 형성된다. 반도체부 상에 도전성 부재가 형성된다. 상기 전극 패드 및 상기 도전성 부재가 전기적으로 연결된다.

본 발명의 일 실시예에서, 상기 도전성 부재는 구리 필러 및 솔더부를 포함할 수 있다.

본 발명의 일 실시예에서, 상기 반도체부는 제2 반도체 칩일 수 있다.

본 발명의 일 실시예에서, 상기 반도체부는 반도체 패키지일 수 있다.

상기한 본 발명의 목적을 실현하기 위한 또 다른 실시예에 따른 반도체 장치의 제조 방법에서, 도전층을 포함한 기판 상에 몰딩부가 형성된다. 상기 몰딩부에 상기 도전층이 노출되는 제1 홈 및 제2 홈이 형성된다. 상기 제1 홈에 제1 반도체 칩이 실장된다. 상기 제2 홈에 전극 패드가 형성된다. 반도체부 상에 도전성 부재가 형성된다. 상기 전극 패드 및 상기 도전성 부재가 전기적으로 연결된다.

본 발명의 일 실시예에서, 상기 도전성 부재는 구리 필러 및 솔더부를 포함할 수 있다.

본 발명의 일 실시예에서, 상기 반도체부는 제2 반도체 칩일 수 있다.

본 발명의 일 실시예에서, 상기 반도체부는 반도체 패키지일 수 있다.

이와 같은 반도체 패키지 및 이의 제조 방법에 따르면, 서로 전기적으로 연결된 복수의 반도체 칩들 또는 복수의 반도체 패키지들을 하나의 장치에 포함하여 소형화할 수 있다.

도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 단면도이다.
도 2a 내지 2c는 도 1에 도시된 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다.
도 4a 내지 4d는 도 3에 도시된 반도체 장치의 제조 방법을 나타내는 단면도들이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 일 실시예에 따른 반도체 장치를 나타내는 단면도이다.

도 1을 참조하면, 본 실시예에 따른 반도체 장치(100)는 기판(110), 제1 반도체 칩(130), 전극 패드(150), 도전성 부재(160) 및 반도체부(170)를 포함한다.

상기 기판(110)은 상면에 도전층(120)을 포함한다.

상기 제1 반도체 칩(130)은 상기 기판(110) 상에 실장된다. 예를 들면, 상기 제1 반도체 칩(130)은 플립칩(flip chip)일 수 있고, 솔더 범프(140)를 통해 상기 기판(110) 상에 실장될 수 있다.

상기 전극 패드(150)는 상기 기판(110) 상에 마련된 상기 도전층(120)에 형성되고, 상기 제1 반도체 칩(130)의 양측에 배치된다. 상기 제1 반도체 칩(130) 및 상기 전극 패드(150)는 상기 도전층(120)을 통해 서로 전기적으로 연결된다.

상기 도전성 부재(160)는 상기 반도체부(170) 상에 형성되고, 상기 전극 패드(150)와 전기적으로 연결된다. 상기 도전성 부재(160)는 상기 반도체부(170)와 접촉하는 구리 필러(cu pillar, 164) 및 상기 구리 필러(164) 상에 형성되어 상기 전극 패드(150)와 전기적으로 연결되는 솔더부(162)를 포함할 수 있다.

상기 반도체부(170)는 플립칩과 같은 제2 반도체 칩일 수 있다. 실시예에 따라, 상기 반도체부(170)는 기판 상에 반도체 칩이 실장된 반도체 패키지일 수 있다. 상기 반도체부(170)에 포함된 상기 제2 반도체 칩 또는 상기 반도체 패키지는 상기 제1 반도체 칩(130)의 기능과 같은 기능을 가질 수도 있고 다른 기능을 가질 수도 있다.

도 2a 내지 2c는 도 1에 도시된 반도체 장치(100)의 제조 방법을 나타내는 단면도들이다.

도 2a를 참조하면, 상기 기판(110)의 상기 도전층(120) 상에 상기 제1 반도체 칩(130)을 실장하고, 상기 전극 패드(150)를 형성한다. 구체적으로, 상기 솔더 범프(140)를 통해 상기 제1 반도체 칩(130)을 상기 기판(110) 상에 실장하고, 상기 제1 반도체 칩(130)의 양측에 상기 전극 패드(150)를 형성한다.

도 2b를 참조하면, 상기 반도체부(170) 상에 상기 도전성 부재(160)를 형성한다. 상기 도전성 부재(160)는 상기 반도체부(170)와 접촉하는 구리 필러(164) 및 상기 구리 필러(164) 상에 형성된 솔더부(162)를 포함할 수 있다. 상기 반도체부(170)는 플립칩과 같은 제2 반도체 칩 또는 기판 상에 반도체 칩이 실장된 반도체 패키지일 수 있다.

도 2c를 참조하면, 상기 반도체부(170) 상에 형성된 상기 도전성 부재(160) 및 상기 전극 패드(150)를 전기적으로 연결시킨다.

본 실시예에 따르면, 상기 도전성 부재(160)를 통해 복수의 반도체 칩들을 전기적으로 연결할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 반도체 장치를 나타내는 단면도이다.

본 실시예에 따른 반도체 장치(200)는 도 1에 도시된 반도체 장치(100)와 비교하여 몰딩부(210)를 제외하고는 도 1에 도시된 반도체 장치(100)와 실질적으로 동일하다. 따라서, 도 1과 동일한 부재는 동일한 참조 부호로 나타내고, 중복되는 상세한 설명은 생략될 수 있다.

도 3을 참조하면, 상기 반도체 장치(200)는 기판(110), 몰딩부(210), 제1 반도체 칩(130), 전극 패드(150), 도전성 부재(160) 및 반도체부(170)를 포함한다.

상기 기판(110)은 상면에 도전층(120)을 포함한다.

상기 몰딩부(210)는 상기 기판(110) 상에 형성되고, 상기 도전층(120)을 노출하며 상기 제1 반도체 칩(130)이 수용되는 제1 홈, 및 상기 도전층(120)을 노출하며 상기 전극 패드(150)가 수용되는 제2 홈을 포함한다. 예를 들면, 상기 제1 홈은 마주하는 상기 제2 홈의 사이에 형성될 수 있다. 또한, 상기 몰딩부(210)는 에폭시(epoxy) 물질을 포함할 수 있다.

상기 제1 반도체 칩(130)은 상기 기판(110) 상에 실장된다. 구체적으로, 상기 제1 반도체 칩(130)은 상기 도전층(120)이 노출된 상기 제1 홈에 수용된다. 예를 들면, 상기 제1 반도체 칩(130)은 플립칩(flip chip)일 수 있고, 솔더 범프(140)를 통해 상기 기판(110) 상에 실장될 수 있다.

상기 전극 패드(150)는 상기 기판(110) 상에 마련된 상기 도전층(120)에 형성되고, 상기 제1 반도체 칩(130)의 양측에 배치된다. 즉, 상기 전극 패드(150)는 상기 제2 홈에 수용된다. 상기 제1 반도체 칩(130) 및 상기 전극 패드(150)는 상기 도전층(120)을 통해 서로 전기적으로 연결된다.

상기 도전성 부재(160)는 상기 반도체부(170) 상에 형성되고, 상기 전극 패드(150)와 전기적으로 연결된다. 상기 도전성 부재(160)는 상기 반도체부(170)와 접촉하는 구리 필러(164) 및 상기 구리 필러(164) 상에 형성되어 상기 전극 패드(150)와 전기적으로 연결되는 솔더부(162)를 포함할 수 있다.

상기 반도체부(170)는 플립칩과 같은 제2 반도체 칩일 수 있다. 실시예에 따라, 상기 반도체부(170)는 기판 상에 반도체 칩이 실장된 반도체 패키지일 수 있다. 상기 반도체부(170)에 포함된 상기 제2 반도체 칩 또는 상기 반도체 패키지는 상기 제1 반도체 칩(130)의 기능과 같은 기능을 가질 수도 있고 다른 기능을 가질 수도 있다.

도 4a 내지 4d는 도 3에 도시된 반도체 장치(200)의 제조 방법을 나타내는 단면도들이다.

도 4a를 참조하면, 상기 도전층(120)이 포함된 상기 기판(210) 상에 상기 몰딩부(210)를 형성하고, 상기 몰딩부(210)에 상기 제1 홈(212) 및 상기 제2 홈(214)을 형성하여 상기 도전층(120)을 노출한다. 예를 들면, 상기 제1 홈(212) 및 상기 제2 홈(214)에 대응하여 패턴이 형성된 마스크를 이용한 식각 공정으로 상기 몰딩부(210)에 상기 제1 홈(212) 및 상기 제2 홈(214)을 형성할 수 있다.

도 4b를 참조하면, 상기 제1 홈(212)에 상기 제1 반도체 칩(130)을 실장하고, 상기 제2 홈(214)에 상기 전극 패드(150)를 형성한다. 구체적으로, 상기 솔더 범프(140)를 통해 상기 제1 반도체 칩(130)을 상기 기판(110) 상에 실장하고, 상기 제1 반도체 칩(130)의 양측에 상기 전극 패드(150)를 형성한다.

도 4c를 참조하면, 상기 반도체부(170) 상에 상기 도전성 부재(160)를 형성한다. 상기 도전성 부재(160)는 상기 반도체부(170)와 접촉하는 구리 필러(164) 및 상기 구리 필러(164) 상에 형성된 솔더부(162)를 포함할 수 있다. 상기 반도체부(170)는 플립칩과 같은 제2 반도체 칩 또는 기판 상에 반도체 칩이 실장된 반도체 패키지일 수 있다.

도 4d를 참조하면, 상기 반도체부(170) 상에 형성된 상기 도전성 부재(160) 및 상기 전극 패드(150)를 전기적으로 연결시킨다.

본 실시예에 따르면, 상기 몰딩부(210)가 상기 제1 반도체 칩(130)의 측면 및 상기 전극 패드(150)의 측면을 감싸고 있으므로, 상기 제1 반도체 칩(130) 및 상기 전극 패드(150)를 보호할 수 있다.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

본 발명에 따른 반도체 장치 및 이의 제조 방법은 서로 전기적으로 연결된 복수의 반도체 칩들 또는 복수의 반도체 패키지들을 하나의 장치에 포함하여 소형화할 수 있고, 이에 따라, 휴대용 전자 제품의 소형화, 박형화 및 경량화를 실현할 수 있다.

100, 200: 반도체 장치 110: 기판
120: 도전층 130: 반도체 칩
140: 솔더 범프 150: 전극 패드
160: 도전성 부재 162: 솔더부
164: 구리 필러 170: 반도체부
210: 몰딩부

Claims (14)

1. 기판;
   상기 기판 상에 실장된 제1 반도체 칩;
   상기 기판 상에 형성되고, 상기 제1 반도체 칩과 전기적으로 연결되는 전극 패드;
   반도체부;
   상기 반도체부 상에 형성되고, 상기 전극 패드와 전기적으로 연결되는 도전성 부재;
   상기 제1 반도체 칩을 수용하는 제1 홈을 가지는 몰딩부; 및
   상기 전극 패드를 수용하는 제2 홈을 가지는 몰딩부를 포함하고,
   상기 도전성 부재는 구리 필러 및 솔더부를 포함하는 것을 특징으로 하는 반도체 장치.
2. 삭제
3. 제1항에 있어서, 상기 반도체부는 제2 반도체 칩인 것을 특징으로 하는 반도체 장치.
4. 제1항에 있어서, 상기 반도체부는 반도체 패키지인 것을 특징으로 하는 반도체 장치.
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 도전층을 포함한 기판 상에 몰딩부를 형성하는 단계;
    상기 몰딩부에 상기 도전층이 노출되는 제1 홈 및 제2 홈을 형성하는 단계
    상기 제1 홈에 제1 반도체 칩을 실장하는 단계;
    상기 제2 홈에 전극 패드를 형성하는 단계;
    반도체부 상에 도전성 부재를 형성하는 단계; 및
    상기 전극 패드 및 상기 도전성 부재를 전기적으로 연결하는 단계를 포함하는 반도체 장치의 제조 방법.
12. 제11항에 있어서, 상기 도전성 부재는 구리 필러 및 솔더부를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
13. 제11항에 있어서, 상기 반도체부는 제2 반도체 칩인 것을 특징으로 하는 반도체 장치의 제조 방법.
14. 제11항에 있어서, 상기 반도체부는 반도체 패키지인 것을 특징으로 하는 반도체 장치의 제조 방법.

Images