JP2012089898A - 半田ボール及び半導体パッケージ - Google Patents
半田ボール及び半導体パッケージ Download PDFInfo
- Publication number
- JP2012089898A JP2012089898A JP2012024479A JP2012024479A JP2012089898A JP 2012089898 A JP2012089898 A JP 2012089898A JP 2012024479 A JP2012024479 A JP 2012024479A JP 2012024479 A JP2012024479 A JP 2012024479A JP 2012089898 A JP2012089898 A JP 2012089898A
- Authority
- JP
- Japan
- Prior art keywords
- underfill
- solder ball
- substrate
- semiconductor chip
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】半導体チップ110を基板部120に電気的に接続する半田ボール130において、半田ボール130は、半導体チップ110と基板部120を電気的に導通させるためのコア部132と、コア部132の外側を覆うようにコア部132にコーティングされ、コア部132の半導体チップ110と基板部120への接触時にコア部132の周囲を保護するためのアンダーフィル部134とを含む。
【選択図】図1
Description
また、本発明による半田ボールのアンダーフィル部は、導電性フィラーを含む導電層と、前記導電層を覆うように形成される非導電層とを含むことを特徴としてもよい。
また、本発明による半田ボールのアンダーフィル部は、熱硬化性樹脂、熱可塑性樹脂、又はこれらの混合物からいずれか1つを選択的に使用することを特徴としてもよい。
また、本発明による半田ボールのコア部は、前記中心部と前記外郭部との間に位置する銅(Cu)材質の内側導電層をさらに含むことを特徴としてもよい。
また、本発明による半導体パッケージのアンダーフィル部は、導電性フィラーを含む導電層と、前記導電層を覆うように形成される非導電層とを含むことを特徴としてもよい。
また、本発明による半導体パッケージのコア部は、前記中心部と前記外郭部との間に位置する銅(Cu)材質の内側導電層をさらに含むことを特徴としてもよい。
また、本発明による半田ボール及び半導体パッケージは、各コア部にそれぞれアンダーフィル部が形成されるため、基板部の内部に装着されるコア部の周囲にもアンダーフィル層を形成することが容易であり、これにより、基板部の内側で電気的な接続が不安定になることを防止するという効果がある。
しなくてもその間を導電性フィラー236が埋めるため、より電気的な接続性に優れるという効果がある。
120、220 基板部
130、230 半田部
132、232 コア部
134、234 アンダーフィル部
140、240 半田レジスト層
しかし、前記のように、外側でアンダーフィル層を形成するためのリフロー工程を行った場合、半導体チップ及び基板部の内側には半田ボールの周囲にアンダーフィル層が正しく形成されないことがあり、この場合、電気的な接続が不安定になる。従って、このような問題を解決する技術が要求されている。
また、本発明による半田ボールのアンダーフィル部は、導電性フィラーを含む導電層と、前記導電層を覆うように形成される非導電層とを含むことを特徴としてもよい。
また、本発明による半田ボールのアンダーフィル部は、熱硬化性樹脂、熱可塑性樹脂、又はこれらの混合物からいずれか1つを選択的に使用することを特徴としてもよい。
また、本発明による半田ボールのコア部は、前記中心部と前記外郭部との間に位置する銅(Cu)材質の内側導電層をさらに含むことを特徴としてもよい。
また、本発明による半導体パッケージのアンダーフィル部は、導電性フィラーを含む導電層と、前記導電層を覆うように形成される非導電層とを含むことを特徴としてもよい。
また、本発明による半導体パッケージのコア部は、前記中心部と前記外郭部との間に位置する銅(Cu)材質の内側導電層をさらに含むことを特徴としてもよい。
また、本発明による半田ボール及び半導体パッケージは、各コア部にそれぞれアンダーフィル部が形成されるため、基板部の内部に装着されるコア部の周囲にもアンダーフィル層を形成することが容易であり、これにより、基板部の内側で電気的な接続が不安定になることを防止するという効果がある。
しなくてもその間を導電性フィラー236が埋めるため、より電気的な接続性に優れるという効果がある。
120、220 基板部
130、230 半田部
132、232 コア部
134、234 アンダーフィル部
140、240 半田レジスト層
Claims (12)
- 半導体チップを基板部に電気的に接続する半田ボールにおいて、
前記半導体チップと前記基板部を電気的に導通させるためのコア部と、
前記コア部の外側を覆うように前記コア部にコーティングされ、前記コア部の前記半導体チップと前記基板部への接触時に前記コア部の周囲を保護するためのアンダーフィル部と、
を含むことを特徴とする半田ボール。 - 前記アンダーフィル部は、内部に複数の導電性フィラーを含むことを特徴とする請求項1に記載の半田ボール。
- 前記アンダーフィル部は、
内部に複数の導電性フィラーを含む導電層と、
前記導電層を覆うように形成される非導電層と、
を含むことを特徴とする請求項1に記載の半田ボール。 - 前記アンダーフィル部は、熱硬化性樹脂、熱可塑性樹脂、又はこれらの混合物からいずれか1つを選択的に使用することを特徴とする請求項1に記載の半田ボール。
- 前記コア部は、
中心に位置する非導電性材質の中心部と、
前記中心部を覆うように形成される金属材質の外郭部と、
を含むことを特徴とする請求項1に記載の半田ボール。 - 前記コア部は、
前記中心部と前記外郭部との間に位置する銅(Cu)材質の内側導電層をさらに含むことを特徴とする請求項5に記載の半田ボール。 - 一面に電極部が形成される半導体チップと、
前記半導体チップと電気的に接続される基板部と、
前記半導体チップと前記基板部を電気的に導通させるためのコア部、及び前記コア部の外側を覆うように前記コア部に形成され、前記コア部の前記半導体チップと前記基板部への接触時に前記コア部の周囲を保護するためのアンダーフィル部を備える半田ボールと、
を含むことを特徴とする半導体パッケージ。 - 前記アンダーフィル部は、内部に複数の導電性フィラーを含むことを特徴とする請求項7に記載の半導体パッケージ。
- 前記アンダーフィル部は、
内部に複数の導電性フィラーを含む導電層と、
前記導電層を覆うように形成される非導電層と、
を含むことを特徴とする請求項7に記載の半導体パッケージ。 - 前記アンダーフィル部は、熱硬化性樹脂、熱可塑性樹脂、又はこれらの混合物からいずれか1つを選択的に使用することを特徴とする請求項7に記載の半導体パッケージ。
- 前記コア部は、
非導電性材質の中心部と、
前記中心部を覆うように形成される金属材質の外郭部と、
を含むことを特徴とする請求項7に記載の半導体パッケージ。 - 前記コア部は、
前記中心部と前記外郭部との間に位置する銅(Cu)材質の内側導電層をさらに含むことを特徴とする請求項11に記載の半導体パッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0086585 | 2009-09-14 | ||
KR1020090086585A KR101101550B1 (ko) | 2009-09-14 | 2009-09-14 | 솔더 볼 및 반도체 패키지 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009272223A Division JP5159750B2 (ja) | 2009-09-14 | 2009-11-30 | 半田ボール及び半導体パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012089898A true JP2012089898A (ja) | 2012-05-10 |
Family
ID=43934981
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009272223A Expired - Fee Related JP5159750B2 (ja) | 2009-09-14 | 2009-11-30 | 半田ボール及び半導体パッケージ |
JP2012024479A Pending JP2012089898A (ja) | 2009-09-14 | 2012-02-07 | 半田ボール及び半導体パッケージ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009272223A Expired - Fee Related JP5159750B2 (ja) | 2009-09-14 | 2009-11-30 | 半田ボール及び半導体パッケージ |
Country Status (2)
Country | Link |
---|---|
JP (2) | JP5159750B2 (ja) |
KR (1) | KR101101550B1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101101550B1 (ko) * | 2009-09-14 | 2012-01-02 | 삼성전기주식회사 | 솔더 볼 및 반도체 패키지 |
KR102026227B1 (ko) * | 2012-12-13 | 2019-11-04 | 엘지이노텍 주식회사 | 패키지 온 패키지형 반도체 패키지 및 그 제조방법 |
KR102134019B1 (ko) | 2013-11-25 | 2020-07-14 | 에스케이하이닉스 주식회사 | 볼 랜드를 포함하는 기판 및 반도체 패키지와, 그 제조방법 |
CN115579300B (zh) * | 2022-11-24 | 2023-03-28 | 河北北芯半导体科技有限公司 | 一种倒装芯片封装堆叠方法 |
CN115513147B (zh) * | 2022-11-24 | 2023-03-24 | 河北北芯半导体科技有限公司 | 一种部分填充底填料的倒装芯片封装结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62176139A (ja) * | 1986-01-29 | 1987-08-01 | Fuji Xerox Co Ltd | 異方導電材料およびこれを用いた半導体装置の実装方法 |
JPS63237372A (ja) * | 1987-03-25 | 1988-10-03 | 日立化成工業株式会社 | 回路の接続部材およびその製造方法 |
JPH1050886A (ja) * | 1996-04-16 | 1998-02-20 | Lsi Logic Corp | グリッドアレイ半導体パッケージへの導電ポリマボールの接着 |
JP2003158440A (ja) * | 2001-11-19 | 2003-05-30 | Daishinku Corp | 接合部材および当該接合部材を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法 |
JP2007305774A (ja) * | 2006-05-11 | 2007-11-22 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法 |
JP5159750B2 (ja) * | 2009-09-14 | 2013-03-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 半田ボール及び半導体パッケージ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970017898A (ko) * | 1995-09-30 | 1997-04-30 | 김광호 | 칩 온 글래스(Chip On Glass) 접합방법 |
JP2004247358A (ja) * | 2003-02-10 | 2004-09-02 | Sony Corp | 半導体装置と、その製造方法と、それに用いるはんだボール |
JP3924552B2 (ja) * | 2003-06-16 | 2007-06-06 | シャープ株式会社 | 導電性ボールおよびそれを用いた電子部品の外部電極形成方法 |
KR20060097308A (ko) * | 2005-03-05 | 2006-09-14 | 삼성전자주식회사 | 실장용 솔더를 구비하는 반도체 패키지 |
JP4137112B2 (ja) * | 2005-10-20 | 2008-08-20 | 日本テキサス・インスツルメンツ株式会社 | 電子部品の製造方法 |
JP2007115857A (ja) * | 2005-10-20 | 2007-05-10 | Nippon Steel Chem Co Ltd | マイクロボール |
-
2009
- 2009-09-14 KR KR1020090086585A patent/KR101101550B1/ko not_active IP Right Cessation
- 2009-11-30 JP JP2009272223A patent/JP5159750B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-07 JP JP2012024479A patent/JP2012089898A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62176139A (ja) * | 1986-01-29 | 1987-08-01 | Fuji Xerox Co Ltd | 異方導電材料およびこれを用いた半導体装置の実装方法 |
JPS63237372A (ja) * | 1987-03-25 | 1988-10-03 | 日立化成工業株式会社 | 回路の接続部材およびその製造方法 |
JPH1050886A (ja) * | 1996-04-16 | 1998-02-20 | Lsi Logic Corp | グリッドアレイ半導体パッケージへの導電ポリマボールの接着 |
JP2003158440A (ja) * | 2001-11-19 | 2003-05-30 | Daishinku Corp | 接合部材および当該接合部材を用いた圧電振動デバイスおよび圧電振動デバイスの製造方法 |
JP2007305774A (ja) * | 2006-05-11 | 2007-11-22 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板及びその製造方法 |
JP5159750B2 (ja) * | 2009-09-14 | 2013-03-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 半田ボール及び半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP5159750B2 (ja) | 2013-03-13 |
KR101101550B1 (ko) | 2012-01-02 |
KR20110028939A (ko) | 2011-03-22 |
JP2011061175A (ja) | 2011-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6734557B2 (en) | Semiconductor device | |
JP4312766B2 (ja) | 半導体装置 | |
KR101829392B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US8471154B1 (en) | Stackable variable height via package and method | |
JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
JP2008091714A (ja) | 半導体装置 | |
JP4534927B2 (ja) | 半導体装置 | |
JP2010103244A (ja) | 半導体装置及びその製造方法 | |
TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
KR20080057174A (ko) | 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법 | |
KR100826988B1 (ko) | 인쇄회로기판 및 이를 이용한 플립 칩 패키지 | |
JP5159750B2 (ja) | 半田ボール及び半導体パッケージ | |
KR20120101965A (ko) | 반도체 패키지 및 그의 제조 방법 | |
JPWO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
EP3319120A1 (en) | Semiconductor device | |
JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3695458B2 (ja) | 半導体装置、回路基板並びに電子機器 | |
CN105244327A (zh) | 电子装置模块及其制造方法 | |
US7830024B2 (en) | Package and fabricating method thereof | |
JP2013211497A (ja) | 部品接合構造 | |
JP5267540B2 (ja) | 半導体装置 | |
JP2009123781A (ja) | 回路モジュール | |
JP2006210796A (ja) | 回路装置およびその製造方法 | |
KR20110108222A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140805 |