CN115513147B - 一种部分填充底填料的倒装芯片封装结构 - Google Patents
一种部分填充底填料的倒装芯片封装结构 Download PDFInfo
- Publication number
- CN115513147B CN115513147B CN202211478793.9A CN202211478793A CN115513147B CN 115513147 B CN115513147 B CN 115513147B CN 202211478793 A CN202211478793 A CN 202211478793A CN 115513147 B CN115513147 B CN 115513147B
- Authority
- CN
- China
- Prior art keywords
- solder balls
- chip
- substrate
- filling
- filling material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 36
- 229910000679 solder Inorganic materials 0.000 claims abstract description 166
- 239000000463 material Substances 0.000 claims abstract description 126
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000945 filler Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 21
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 17
- 238000001723 curing Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000003466 welding Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000000930 thermomechanical effect Effects 0.000 description 2
- 229910001297 Zn alloy Inorganic materials 0.000 description 1
- PQIJHIWFHSVPMH-UHFFFAOYSA-N [Cu].[Ag].[Sn] Chemical compound [Cu].[Ag].[Sn] PQIJHIWFHSVPMH-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011236 particulate material Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 1
- 229910000969 tin-silver-copper Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本申请适用于半导体技术领域，提供了一种部分填充底填料的倒装芯片封装结构，该结构包括：层叠的基板和芯片；多个焊球，呈阵列分布在基板和芯片之间，通过焊球使得芯片与基板电连接，且多个焊球中的至少部分焊球被填充材料包覆，且被包覆填充材料的焊球之间具有间隔。本申请有利于实现在提高半导体封装结构的可靠性的同时，提高半导体封装结构的高频信号的电气性能。
Description
技术领域
本申请属于半导体技术领域，尤其涉及一种部分填充底填料的倒装芯片封装结构。
背景技术
倒装芯片是在芯片上植球，然后将芯片翻转，通过表面安装技术放置于基板上，利用加热过程熔融焊球，使之与基板形成互连的封装技术，有利于实现芯片的高密度封装。由于焊球、芯片材料与基板的材料特性差异，产品服役过程中焊球处会产生较大的热机械应力，导致封装的可靠性较低，因此，通常会在焊球和基板之间的空隙中填充底部填充料，用于提高焊球的疲劳寿命和可靠性。
然而，目前对具有高频通讯要求的器件，在采用倒装芯片技术对半导体结构进行封装时，存在在填充底填料，即提高半导体封装结构的可靠性的同时，会降低半导体封装结构的电性能的问题。
发明内容
本申请实施例提供了一种部分填充底填料的倒装芯片封装结构，以同时提高半导体封装结构的可靠性和半导体封装结构的高频信号的电气性能。
本申请是通过如下技术方案实现的：
第一方面，本申请实施例提供了一种部分填充底填料的倒装芯片封装结构，包括：
层叠的基板和芯片；
多个焊球，呈阵列分布在基板和芯片之间，通过焊球使得芯片与基板电连接，且多个焊球中的至少部分焊球被填充材料包覆，且被包覆填充材料的焊球之间具有间隔。
芯片和基板之间的预设区域填充有填充材料，使芯片和基板之间的中部形成空气腔体，预设区域为最外围的焊球与芯片的边界之间的区域。
空气腔体的形成过程为：
将填充模板放置于基板上，填充模板上设置有预设图案的通孔，预设图案中包括预设区域。
将填充材料填充至填充模板的通孔中，当填充材料成型后，取下填充模板。
将带有焊球的芯片放置到成型好填充材料的基板上，使焊球中的至少部分焊球被填充材料包覆。
将芯片与基板通过焊球连接并固化填充材料，且被包覆填充材料的焊球之间具有空气间隔，得到空气腔体。
结合第一方面，在一些可能的实现方式中，多个焊球中的所有焊球被填充材料包覆。
结合第一方面，在一些可能的实现方式中，多个焊球中的外围焊球被填充材料包覆。
结合第一方面，在一些可能的实现方式中，填充材料的厚度小于等于两相邻焊球球心之间的距离与焊球直径差值的一半。
结合第一方面，在一些可能的实现方式中，填充材料全包覆焊球，或者填充材料包覆焊球的部分表面。
结合第一方面，在一些可能的实现方式中，填充材料和焊球紧密贴合无缝隙。
结合第一方面，在一些可能的实现方式中，由芯片的外围到中部，焊球的填充材料的厚度均匀变小。
结合第一方面，在一些可能的实现方式中，位于芯片外围的焊球的填充材料的厚度，大于位于芯片中部的焊球的填充材料的厚度。
结合第一方面，在一些可能的实现方式中，所述填充材料为环氧化树脂、二氧化硅、氧化铝、固化剂和促进剂的混合物。
第一方面的有益效果为：部分填充底填料的倒装芯片封装结构中多个焊球中的至少部分焊球被填充材料包覆，使得中部焊球周围的空气得以流通，提高了中部焊球的散热性，在提高半导体封装结构的可靠性的同时，提高了半导体封装结构的高频信号的电气性能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种倒装芯片封装方法的流程示意图；
图2是本申请一实施例提供的一种倒装芯片封装方法的部分步骤示意图；
图3是本申请一实施例提供的一种倒装芯片封装方法的部分步骤示意图；
图4是本申请一实施例提供的一种倒装芯片封装方法的部分步骤示意图；
图5是本申请一实施例提供的芯片正面焊球包覆状态的示意图；
图6是本申请另一实施例提供的芯片正面焊球包覆状态的示意图；
图7是本申请另一实施例提供的芯片正面焊球包覆状态的示意图；
图8是本申请另一实施例提供的芯片正面焊球包覆状态的示意图；
图9是本申请另一实施例提供的芯片正面焊球包覆状态的示意图；
图10是本申请另一实施例提供的芯片正面焊球包覆状态的示意图；
图11是本申请另一实施例提供的一种倒装芯片封装方法的流程示意图；
图12是本申请另一实施例提供的芯片正面焊球包覆状态的示意图；
图13是本申请另一实施例提供的一种倒装芯片封装方法的流程示意图；
图14是本申请另一实施例提供的一种倒装芯片封装方法的步骤示意图；
图15是本申请另一实施例提供的芯片正面焊球包覆状态和基板上焊点包覆状态的示意图；
图16是本申请另一实施例提供的芯片正面焊球包覆状态和基板上焊点包覆状态的示意图；
图17是本申请另一实施例提供的芯片正面焊球包覆状态和基板上焊点包覆状态的示意图；
图18是本申请另一实施例提供的芯片正面焊球包覆状态和基板上焊点包覆状态的示意图；
图19是本申请一实施例提供的两相邻焊球之间填充材料厚度示意图；
图20是本申请一实施例提供的焊球包覆的示意图；
图21是本申请另一实施例提供的焊球包覆的示意图；
图22是本申请另一实施例提供的多层封装堆叠结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
图1是本申请一实施例提供的倒装芯片封装方法的示意性流程图，参照图1，对该倒装芯片封装方法的详述如下：
步骤A1，将填充模板放置于基板上，填充模板上设置有预设图案的通孔。
如图2所示，填充模板201上设置有预设图案的通孔202，通孔202的截面形状根据需要设定。将填充模板201放置于基板100上。
步骤A2，将填充材料填充至填充模板的通孔中，当填充材料成型后，取下填充模板。
如图3中的上图所示，将填充材料103填充至填充模板201的通孔202中；当填充材料成型后，取下填充模板201，如图3中的下图所示，得到带有填充材料103的基板100。
步骤A3，将带有焊球的芯片放置到成型好填充材料的基板上，使焊球中的至少部分焊球被填充材料包覆。
如图4中的上图所示，将带有焊球10的芯片101放置到带有填充材料103的基板100上，如图4中的下图所示，得到放置好的芯片101和基板100。此时填充材料103与焊球10之间还有空隙，使用回流焊工艺焊接基板100和焊球10时，填充材料103将会和焊球10紧密贴合。
示例性的，在一些可能的实现方式中，如图5所示，芯片101上的所有焊球10均被填充材料103包覆。
示例性的，在一些可能的实现方式中，如图6所示，由芯片101的外围到中部，焊球10的填充材料103的厚度均匀变小。
示例性的，在一些可能的实现方式中，如图7所示，位于芯片101外围的焊球10的填充材料103的厚度，大于位于芯片101中部的焊球10的填充材料103的厚度。
示例性的，在一些可能的实现方式中，如图8所示，芯片101上外围的焊球10被填充材料103包覆，中部的焊球10不被填充材料103包覆。
步骤A4，将芯片与基板通过焊球连接并固化填充材料，且被包覆填充材料的焊球之间具有空气间隔。
示例性的，如图9和图10所示，在芯片101与基板100通过焊球10完成连接之后，上述倒装芯片封装方法还包括：
对芯片101和基板100之间的预设区域104填充填充材料103，使芯片101和基板100之间的中部形成空气腔体105，预设区域104为最外围的焊球10与芯片101的边界之间的区域。
空气腔体的形成过程为：
将填充模板放置于基板上，填充模板上设置有预设图案的通孔，预设图案中包括预设区域。
将填充材料填充至填充模板的通孔中，当填充材料成型后，取下填充模板。
将带有焊球的芯片放置到成型好填充材料的基板上，使焊球中的至少部分焊球被填充材料包覆。
将芯片与基板通过焊球连接并固化填充材料，且被包覆填充材料的焊球之间具有空气间隔，得到空气腔体。
可选的，上述基板100可以是硬质封装基板，如聚合物基板、金属基板、复合基板或者陶瓷基板中的任一种。在另一些实施例中，基板100也可以是柔性封装基板，柔性封装基板的材料可以是PI（聚酰亚胺）树脂或者PE（聚酯）树脂中的任一者。
可选的，填充材料103能够把焊球10所承受的热机械应力分散到填充材料103的表面，从而降低了集中在焊球10上的热机械应力，同时为焊球10提供了额外的保护，从而增加了焊球10的可靠性。
具体地，在一些实施例中，填充材料103的材料可以为环氧树脂基体混合增强颗粒（颗粒材料为二氧化硅、氧化铝等）、固化剂、促进剂等其他添加剂组成的聚合物复合材料；焊球10的材料可以为锡铅合金、铜锌合金、锡银铜合金等，除此之外，填充材料在可以根据不同的需求，在同一产品上使用不同的填充材料。
具体的，填充材料组成成分之间的占比会在一定程度上影响器件的高频特性，所以在实际生产中，在设计部分填充底填料的倒装芯片封装结构的同时，填充材料的多少、形状以及各成分之间的配比就已经固定，便于生产得到设计相对应的频段的产品。
具体的，填充材料103可以包覆每一焊球10，且相邻的焊球10对应的填充材料103之间具有间隔。设置填充材料103包覆每一焊球10，可以使得填充材料103对每一焊球10进行保护，降低焊球10脱落或断裂的风险，从而可以改善位于芯片101与基板100之间的焊球10的整体可靠性。同时，位于相邻的焊球10的填充材料103之间留有一定的空气间隙，即相邻的焊球10的填充材料103之间不存在连续的填充材料103，使得芯片101与基板100之间的空气与外界环境相连通，不仅可以降低每一焊球10在传输信号时的RC延迟，即对每一个焊球10传输信号的性能进行改善，从而可以满足所有焊球10都需要进行高频通信的通信需求，同时，还有利于半导体封装结构整体在热环境下运行时的热量散发，具有良好的散热性。
具体的，对于具有较低失效风险的中部的焊球10而言，可以使焊球10直接与空气相接触。由于位于中部的焊球10不设置填充材料103，可以使得位于中部的焊球10可以较好的实现高频通信，因此，在一些实施例中，可以将对高频传输性能要求较高的焊球10设置在中部，从而使得中部的焊球10可以发挥较好的高频通信效果。
具体的，填充材料103截面的形状为圆形，这样使得半导体封装结构处于热环境下时，焊球10的热机械应力可以均匀分散至填充材料103边缘，降低了应力集中对焊球10的影响。可以理解的是，在另一些实施例中，填充材料103截面的形状也可以为其它形状，例如可以为矩形或者其它多边形。
图11是本申请另一实施例提供的倒装芯片封装方法的示意性流程图，参照图11，对该倒装芯片封装方法的详述如下：
步骤B1，将预设形状的堤坝放置于基板上。
步骤B2，将芯片与基板通过芯片上的焊球连接，芯片上外围的焊球位于堤坝围成的区域之外，芯片上中部的焊球位于堤坝围成的区域之内，芯片上的各个焊球之间具有间隔。
步骤B3，将填充材料填充到芯片和基板之间的预设区域，预设区域为堤坝外部的区域。
步骤B4，加热固化填充材料。
示例性的，如图12所示，因为存在堤坝106在使用流动性好的填充材料103进行填充时，填充材料103会充满堤坝106外部的区域，形成空气腔体105。
图13是本申请另一实施例提供的倒装芯片封装方法的示意性流程图，参照图13，对该倒装芯片封装方法的详述如下：
步骤C1，在基板的预设位置焊接用于与焊球键合的焊点。
步骤C2，在芯片上的至少部分焊球周围和基板上的至少部分焊点周围均匀涂敷填充材料。
如图14中的上图所示，芯片101上的至少部分焊球10周围和基板100上的至少部分焊点20周围均匀涂敷填充材料103。
示例性的，在一些可能的实现方式中，如图15所示，芯片101上的所有焊球10以及基板100上的所有焊点20均匀涂敷填充材料103。
示例性的，在一些可能的实现方式中，如图16所示，芯片101上的最外围的焊球10和基板100上的最外围的焊点20均匀涂敷填充材料103，芯片101上中部的焊球10和基板100上中部的焊点20不涂敷填充材料103。
示例性的，如图17和图18所示，在加热固化填充材料103之后，倒装芯片封装方法，还包括：对芯片101和基板100之间的预设区域104填充填充材料103，使芯片101和基板100之间的中部形成空气腔体105，预设区域104为最外围的焊球10与芯片101的边界之间的区域。
步骤C3，将焊点和焊球键合，使得至少部分焊球被填充材料包覆，且被包覆填充材料的焊球之间具有间隔。
如图14中的下图所示，焊点20和焊球10键合，得到如图14中的下图的结构。在键合过程中，填充材料103会将焊球10与填充材料103之间的空隙填满，使填充材料103和焊球10紧紧贴合。
步骤C4，加热固化填充材料。
上述倒装芯片封装方法，均在提高半导体封装结构的可靠性的同时，提高了半导体封装结构的高频信号的电气性能，满足了不同环境下对半导体封装结构的苛刻要求，实现了可靠性和电气性能的平衡，使半导体封装结构更能经受住实际生产生活中使用的考验。
结合以上内容，本申请的实施例还提供了一种部分填充底填料的倒装芯片封装结构，包括：基板100、芯片101和多个焊球10。
基板100和芯片101为层叠结构。多个焊球10呈阵列分布在基板100和芯片101之间，通过焊球10使得芯片101与基板100电连接，且多个焊球10中的至少部分焊球10被填充材料103包覆，且被包覆填充材料103的焊球10之间具有间隔。
示例性的，在一些可能的实现方式中，多个焊球10中的所有焊球10被填充材料103包覆。
示例性的，在一些可能的实现方式中，多个焊球10中的外围焊球10被填充材料103包覆。
示例性的，在一些可能的实现方式中，芯片101和基板100之间的预设区域104填充有填充材料103，使芯片101和基板100之间的中部形成空气腔体105，预设区域104为最外围的焊球10与芯片101的边界之间的区域。
示例性的，在一些可能的实现方式中，填充材料103的厚度小于等于两相邻焊球球心之间的距离与焊球直径差值的一半。
具体的，如图19所示，填充材料103的厚度为W，两相邻焊球球心即O1和O2之间的距
离为O1O2，焊球直径为D，即
。
具体的，填充材料103的厚度W越小则相邻填充材料103之间的间隙越大，即空气流通空间较大，可以提高焊球10的信号传输性能。填充材料103的厚度W越小对焊球10的保护效果也随之对应的减小，在实际生产生活中，可以根据半导体封装结构的具体应用场景对填充材料103的厚度W进行适当的调整，以便半导体封装结构使用效果更好。
示例性的，在一些可能的实现方式中，填充材料103全包覆焊球10，或者如图20和图21所示，根据实际生产生活的需要填充材料103包覆焊球10的部分表面，同时提高半导体封装结构的可靠性和半导体封装结构的高频信号的电气性能。
示例性的，在一些可能的实现方式中，如图20和图21所示，包覆在焊球10周围的填充材料103在某些情况下可以进行部分表面包覆，如图20所示的包覆情况，该焊球10位于芯片的中部；如图21所示的包覆情况，该焊球10位于芯片的最外围，焊球上未包覆填充材料103的部分远离芯片边缘。
示例性的，在一些可能的实现方式中，填充材料103和焊球10紧密贴合无缝隙，在实际生产过程中，在加热固化中填充材料103会将填充材料103与焊球10之间的细小间隔填满，使得填充材料103和焊球10紧密贴合。
示例性的，上述的方法得到的仅为一层基板100和一层芯片101的封装结构，在实际的生产生活中，可以根据上述三种方法中的任意一种方法得到多层的芯片101与一层基板100层叠的封装结构，即最下层为基板100，基板100的上层为多层层叠的芯片101。
具体的，如图22所示，中间层的芯片101在使用上述三种方法中的任一一种方法与基板100连接以后，还可以在中间层的芯片层101上同样使用上述三种方法中的任一一种方法将另一芯片1011与中间层的芯片101连接，但在实际生产中考虑实现的难易程度，一般选择B1至B4的步骤将另一芯片1011与中间层的芯片101连接。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。
Claims (9)
1.一种部分填充底填料的倒装芯片封装结构，其特征在于，包括：
层叠的基板和芯片；
多个焊球，呈阵列分布在所述基板和所述芯片之间，通过所述焊球使得所述芯片与所述基板电连接，且所述多个焊球中的至少部分焊球被填充材料包覆，且被包覆填充材料的焊球之间具有间隔；
所述芯片和所述基板之间的预设区域填充有填充材料，使所述芯片和所述基板之间的中部形成空气腔体，所述预设区域为最外围的焊球与所述芯片的边界之间的区域；
所述空气腔体的形成过程为：
将填充模板放置于基板上，填充模板上设置有预设图案的通孔，所述预设图案中包括预设区域；
将填充材料填充至填充模板的通孔中，当填充材料成型后，取下填充模板；
将带有焊球的芯片放置到成型好填充材料的基板上，使焊球中的至少部分焊球被填充材料包覆；
将芯片与基板通过焊球连接并固化填充材料，且被包覆填充材料的焊球之间具有空气间隔，得到空气腔体。
2.如权利要求1所述的部分填充底填料的倒装芯片封装结构，其特征在于，所述多个焊球中的所有焊球被填充材料包覆。
3.如权利要求1所述的部分填充底填料的倒装芯片封装结构，其特征在于，所述多个焊球中的外围焊球被填充材料包覆，所述多个焊球中的中部焊球不被所述填充材料包覆。
4.如权利要求1所述的部分填充底填料的倒装芯片封装结构，其特征在于，所述填充材料的厚度小于等于两相邻焊球球心之间的距离与焊球直径差值的一半。
5.如权利要求1所述的部分填充底填料的倒装芯片封装结构，其特征在于，所述填充材料全包覆所述焊球，或者所述填料材料包覆所述焊球的部分表面。
6.如权利要求1所述的部分填充底填料的倒装芯片封装结构，其特征在于，所述填充材料和所述焊球紧密贴合无缝隙。
7.如权利要求1所述的部分填充底填料的倒装芯片封装结构，其特征在于，由所述芯片的外围到中部，所述焊球的填充材料的厚度均匀变小。
8.如权利要求1所述的部分填充底填料的倒装芯片封装结构，其特征在于，位于所述芯片外围的焊球的填充材料的厚度，大于位于所述芯片中部的焊球的填充材料的厚度。
9.如权利要求1所述的部分填充底填料的倒装芯片封装结构，其特征在于，所述填充材料为环氧化树脂、二氧化硅、氧化铝、固化剂和促进剂的混合物。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211478793.9A CN115513147B (zh) | 2022-11-24 | 2022-11-24 | 一种部分填充底填料的倒装芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211478793.9A CN115513147B (zh) | 2022-11-24 | 2022-11-24 | 一种部分填充底填料的倒装芯片封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115513147A CN115513147A (zh) | 2022-12-23 |
| CN115513147B true CN115513147B (zh) | 2023-03-24 |
Family
ID=84513639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211478793.9A Active CN115513147B (zh) | 2022-11-24 | 2022-11-24 | 一种部分填充底填料的倒装芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115513147B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1627885A (zh) * | 2003-12-10 | 2005-06-15 | 财团法人汉城大学校产学协力财团 | 半导体封装及在印刷电路板上应用的焊锡填料及制造方法 |
| CN101007935A (zh) * | 2006-01-18 | 2007-08-01 | 国家淀粉及化学投资控股公司 | 发泡性底部填充包封剂 |
| JP2011061175A (ja) * | 2009-09-14 | 2011-03-24 | Samsung Electro-Mechanics Co Ltd | 半田ボール及び半導体パッケージ |
| CN203573966U (zh) * | 2013-10-24 | 2014-04-30 | 天水华天科技股份有限公司 | 一种带焊球面阵列四面扁平无引脚封装件 |
| CN207765435U (zh) * | 2018-01-17 | 2018-08-24 | 无锡中微高科电子有限公司 | 一种倒装焊芯片的封装结构 |
| JP2020149993A (ja) * | 2019-03-11 | 2020-09-17 | 浜松ホトニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN112382618A (zh) * | 2020-11-09 | 2021-02-19 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6821878B2 (en) * | 2003-02-27 | 2004-11-23 | Freescale Semiconductor, Inc. | Area-array device assembly with pre-applied underfill layers on printed wiring board |
| US20040235996A1 (en) * | 2003-05-23 | 2004-11-25 | Jayesh Shah | Foamable underfill encapsulant |
| TWI361482B (en) * | 2007-05-10 | 2012-04-01 | Siliconware Precision Industries Co Ltd | Flip-chip semiconductor package structure and package substrate applicable thereto |
-
2022
- 2022-11-24 CN CN202211478793.9A patent/CN115513147B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1627885A (zh) * | 2003-12-10 | 2005-06-15 | 财团法人汉城大学校产学协力财团 | 半导体封装及在印刷电路板上应用的焊锡填料及制造方法 |
| CN101007935A (zh) * | 2006-01-18 | 2007-08-01 | 国家淀粉及化学投资控股公司 | 发泡性底部填充包封剂 |
| JP2011061175A (ja) * | 2009-09-14 | 2011-03-24 | Samsung Electro-Mechanics Co Ltd | 半田ボール及び半導体パッケージ |
| CN203573966U (zh) * | 2013-10-24 | 2014-04-30 | 天水华天科技股份有限公司 | 一种带焊球面阵列四面扁平无引脚封装件 |
| CN207765435U (zh) * | 2018-01-17 | 2018-08-24 | 无锡中微高科电子有限公司 | 一种倒装焊芯片的封装结构 |
| JP2020149993A (ja) * | 2019-03-11 | 2020-09-17 | 浜松ホトニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN112382618A (zh) * | 2020-11-09 | 2021-02-19 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115513147A (zh) | 2022-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7239164B2 (en) | Stack type semiconductor apparatus package and manufacturing method thereof | |
| TWI482261B (zh) | 三維系統級封裝堆疊式封裝結構 | |
| US6324069B1 (en) | Chip package with molded underfill | |
| US6049122A (en) | Flip chip mounting substrate with resin filled between substrate and semiconductor chip | |
| US6791195B2 (en) | Semiconductor device and manufacturing method of the same | |
| US7633144B1 (en) | Semiconductor package | |
| US20150228553A1 (en) | Hybrid thermal interface material for ic packages with integrated heat spreader | |
| US20090294978A1 (en) | Semiconductor device, and manufacturing method therefor | |
| US20120267782A1 (en) | Package-on-package semiconductor device | |
| US20070085218A1 (en) | Flip chip package | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| JPH09129670A (ja) | フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ | |
| US20070166879A1 (en) | Multi-chip stack package and fabricating method thereof | |
| CN102543935A (zh) | 用于半导体封装的印刷电路板和具有其的半导体封装 | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| US7791195B2 (en) | Ball grid array (BGA) package and method thereof | |
| US20090017582A1 (en) | Method for manufacturing semiconductor device | |
| US5895976A (en) | Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same | |
| JP4422411B2 (ja) | ダイ支持を有するマイクロエレクトロニック・アセンブリを形成する方法 | |
| TWI825418B (zh) | 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案 | |
| CN115513147B (zh) | 一种部分填充底填料的倒装芯片封装结构 | |
| US6806119B2 (en) | Method of balanced coefficient of thermal expansion for flip chip ball grid array | |
| CN115579300B (zh) | 一种倒装芯片封装堆叠方法 | |
| JP2010147225A (ja) | 半導体装置及びその製造方法 | |
| WO2022140980A1 (zh) | 封装芯片及芯片的封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |