CN1627885A - 半导体封装及在印刷电路板上应用的焊锡填料及制造方法 - Google Patents

半导体封装及在印刷电路板上应用的焊锡填料及制造方法 Download PDF

Info

Publication number
CN1627885A
CN1627885A CN 200310121974 CN200310121974A CN1627885A CN 1627885 A CN1627885 A CN 1627885A CN 200310121974 CN200310121974 CN 200310121974 CN 200310121974 A CN200310121974 A CN 200310121974A CN 1627885 A CN1627885 A CN 1627885A
Authority
CN
China
Prior art keywords
semiconductor chip
solder filler
mentioned
pcb
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200310121974
Other languages
English (en)
Inventor
李浩荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PRODUCTION AND TEACHING FINANCIAL GROUP OF SEOUL UNIV
Original Assignee
PRODUCTION AND TEACHING FINANCIAL GROUP OF SEOUL UNIV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PRODUCTION AND TEACHING FINANCIAL GROUP OF SEOUL UNIV filed Critical PRODUCTION AND TEACHING FINANCIAL GROUP OF SEOUL UNIV
Priority to CN 200310121974 priority Critical patent/CN1627885A/zh
Publication of CN1627885A publication Critical patent/CN1627885A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

将半导体芯片安装在印刷电路板上焊锡填料的构成：填充半导体芯片和印刷电路板间缝隙的底部填充材料；锡球材料，构成一组点状或盘状，和上述底部填料的经过处理的内里，其厚度应与半导体垫片和印刷电路板的连接图案一致。制造焊锡填料过程：排列一组线型或盘型焊球材料；将液态的底部填料注入容器中；将固化的底部材料和焊球材料切割成均衡的厚度。运用焊锡填料安装半导体芯片的过程：一在有效区域不会形成焊球的半导体芯片和一印刷电路板；将焊锡填料排列于合适位置，将上述半导体芯片安装在印刷电路板上；将半导体芯片放置于放好的焊锡填料上方，符合半导体芯片和印刷电路板上的连接图案。对排好半导体芯片和焊锡填料的印刷电路板进行养护。

Description

半导体封装及在印刷电路板上应用的焊锡填料及制造方法
技术领域
本发明有关焊锡填料及其在安装半导体封装方面的用途和制造方法。更具体地说，焊锡填料被用于将半导体芯片安装在基板或印刷电路板上。
背景技术
通常说来，半导体封装的作用不仅是为了保护半导体芯片不受周围物体的侵害，同时也是为了将半导体芯片与基板相互连接起来。
为了实现降低成本、缩小尺寸、增强功能和可靠性的目的，分区阵列的电气互联技术，如倒装芯片、芯片级封装、球栅阵列，主要是为半导体封装而开发。在这些应用于半导体封装的不同的分区阵列电气互联技术中，倒装芯片是一种正面朝下进行联结的技术，即带有印刷电路的塑料基板的表面连接半导体芯片的表面，从而构成一个微电路。
倒装芯片技术最令人感兴趣之处在于半导体芯片和印刷电路联结处的热机械疲劳的寿命。在二十世纪八十年代以前，热机械疲劳被认为是一个问题，原因在于倒装芯片技术是使用硅基板或陶瓷基板，当时半导体芯片的体积比今天要小得多。然而，二十世纪八十年代末之后，半导体芯片的体积明显增大。通常，人们使用的是具有2.5ppm/oc热膨胀系数的半导体芯片：同时，人们在印刷电路板上使用的是热膨胀系数为16ppm/oc的FR4有机基板或热膨胀系数为45ppm/oc的聚酰胺。热膨胀系数方面的巨大差异导致半导体芯片和印刷电路板连接处的焊锡的热机械疲劳出现了问题。
为了解决焊锡连接处的热机械疲劳问题，人们引进了一种注入底部填料的技术。底部填料是一种化合物，即将诸如环氧这样具有高度粘连性的高分子材料与SiO2进行结合，以接近焊锡的热膨胀系数。该化合物填入半导体芯片与印刷电路板之间的缝隙。倒装芯片工艺使用底部填料已经证明可以使焊锡连接处的热机械疲劳提高10至100倍，同时焊锡变形减少了0.10-0.25％。
图1-5是剖面图，展示的是传统的底部填料技术如何将底部填料填入安装在基板的半导体芯片中。
见图1，一把捡拾工具30将一半导体芯片10捡起，该半导体芯片由锡球12构成，以便在基板20上排出合适的位置。基板20由有机材料制成，构成了一组连接点22，连接点用铜料制成，将锡球12与半导体芯片10连接起来。
见图2，装有半导体芯片10的基板20被放入一个回焊炉，以熔化半导体芯片10的锡球12，以便连接基板20的连接点22。
见图3与4，装在调合器50内的底部填料40被注入半导体芯片10与基板20之间的缝隙。此时，由于底部填料40的高粘稠度，很难快速地注入半导体芯片10与基板20之间的缝隙。因此，底部填料40被缓慢地注入，以便能渗入半导体芯片10与基板20之间的缝隙，并将半导体芯片包围住，达到一定的高度。
见图5，底部填料40完全填入缝隙之后，进行养护，以使液态的底部填料40硬化，并使之牢固地粘住半导体芯片10与基板20。
然后，上面描述的传统的半导体安装技术有其不足之处，如下所述：
首先，在制造半导体芯片的过程中，必须进行两次独立的热处理，以熔化连接半导体芯片与基板的焊锡，并使液态的底部填料变硬。此时，填充过程复杂、缓慢，因为高度粘稠的底部填料渗入狭小的缝隙极其缓慢。
第二，很难为包住半导体芯片的底部填充材料保持一个均衡地高度。
第三，由于半导体芯片和基板的热膨胀系数差别极大，半导体芯片和锡球在热处理过程中承受极大的机械和物理应力。如此，半导体封装的可靠性就下降了。
第四，在制造晶片的过程中，在半导体芯片上增加焊锡缓冲器，是很不方便的，而且会增加生产成本。
发明内容
为了解决上述不足之处，本发明的目的在于提供一个制造半导体封装的焊锡填料。
用于在基板上安装半导体芯片的焊锡填料由以下部分构成：填入半导体芯片和基板的间缝隙的底部填料，构成许多点状或盘状的锡球材料，其厚度应与半导体垫片的连接图案和以及底部填料的经过处理的内里的厚度一致。
为了实现本发明的目的，制造用于生产半导体封装的焊锡填料的工艺被开发出来。
制造焊锡填料的过程如下：将一组线形或杆形的锡球材料放入一容器中，其连接图案必须与半导体芯片和基板一致：将液体的底部填充材料注入容器中，使容器中的底部填充材料固化，然后再将其取出，切割成厚度一样的固化锡球材料和底部填料。
本发明的另一个目的是为在基板上安装半导体芯片这一过程提供一个焊锡填料的应用之处，以提高半导体封装的可靠性，并克服上述不足之处。
应用焊锡填料安装半导体芯片这一过程包括以下步骤：准备好印刷电路板，以便安装半导体芯片；将焊锡填料置于合适位置，以便将半导体芯片安装在印刷电路板上；将半导体芯片置于定好位置的焊锡填料的上方，回焊或养护已置好焊锡填料和半导体芯片的印刷电路板。
为了实现本发明的另一个目的，还有一种通过应用焊锡填料和粘连方式安装半导体芯片的工序。这一工序包括以下步骤：准备好印刷电路板，以便安装半导体芯片；将焊锡填料置于一合适位置，使半导体芯片可以用胶带或粘合剂安装在印刷电路板上；将半导体芯片置于连接印刷电路板上的焊锡填料的上方；因焊连接半导体芯片和焊锡填料的印刷电路板。
本发明提供了另一个应用焊锡填料和粘连方式安装半导体芯片的工艺。该安装工序包括以下步骤：将焊锡填料粘于半导体芯片上，运用胶带或粘合剂，包住连接半导体芯片的焊锡填料，排列好连接印刷电路板上的半导体芯片的焊锡填料，回焊连接半导体芯片和焊锡填料的印刷电路板。
附图说明
图1至图5是剖面图，展示传统的底部填料技术如何将底部填料填入半导体芯片和基板之间；
图6是本发明焊锡填料的原理图；
图7是本发明焊锡填料的剖面图；
图8至图10是本发明制造焊锡填料工艺的原理图；
图11是根据本发明第一种实施例运用焊锡填料安装半导体芯片工序的流程图；
图12至图15是根据本发明第一种实施例运用焊锡填料安装半导体芯片工序的剖面图；
图16是根据本发明第二种实施例运用焊锡填料安装半导体芯片工序的流程图；
图17至图20是根据本发明第二种实施例运用焊锡填料安装半导体芯片工序的剖面图；
图21是根据本发明第三种实施例运用焊锡填料安装半导体芯片工序的流程图；
图22至图25是根据本发明第三种实施例运用焊锡填料安装半导体芯片工序的剖面图。
具体实施方式
为了实现上述目的，本发明提供了一个制造半导体封装的焊锡填料。该焊锡填料由以下部分构成：填入半导体芯片和基板之间缝隙的底部填料，构成许多点状或盘状的锡球材料，其厚度应与半导体垫片的连接图案以及基板的经过处理的内里的厚度一致。
诸如环氧基材料的乙阶软状态，可以用作底部填充材料，该材料可以通过外热熔解并硬化到固体状态。
本发明提供了一个制造用于半导体封装的焊锡填料的工序，该工序由以下步骤构成：将一组线形或杆形的锡球材料放入一容器中，其连接图案必须与半导体芯片和基板一致；将液体的底部填充材料注入容器中；使容器中的底部填充材料固化，然后再将其取出，切割成厚度一样的固化锡球材料和底部填料。
为了方便切割，应将底部填料固化到乙阶软状态。为了将固化的锡球材料和底部填料切割成均衡的厚度，可以使用金刚石刀片。
传统工艺中必需的用于填入底部填料并用于进行锡球熔化、底部填料固化的两个独立的热处理的调合器，在本发明中是不需要的。本发明只需要一个热处理，就可以在生产过程中熔解并硬化用于把半导体芯片安装在基板上的焊锡填料。
本发明提供了一个运用焊锡填料安装半导体芯片的工序，该工序由以下步骤构成：准备好印刷电路板或基板，以便安装半导体芯片；将焊锡填料置于合适位置，以便将倒装芯片安装在印刷电路板上；将半导体芯片置于定好位置的焊锡填料的上方，回焊或养护已置好半导体芯片和焊锡填料的印刷电路板。
由锡球材料和底部填料构成的焊锡填料被切割成厚度适宜的薄片，以便能合适地填入半导体芯片和印刷电路板之间。因此，在本工艺中最好使用没有锡球的半导体芯片。无铅焊锡可以用作锡球材料。环氧基在本工序可以用作底部填料。同时，本发明还另外提供了一个采用粘连方式安装倒装芯片的工艺。该安装工艺包括以下步骤：准备好印刷电路板，以安装倒装芯片；
将焊锡填料附于一合适位置，使倒装芯片可以用胶带或粘合剂安装在印刷电路板上；将倒装芯片置于连接印刷电路板上的焊锡填料的上方；回焊连接半导体芯片和焊锡填料的印刷电路板。
此处，焊锡填料是通过位于焊锡填料围边之下的诸如胶带或粘合剂的粘连物质粘于印刷电路板之上的。在热处理过程中，胶带或粘合剂将被熔化，以便与底部填料混合。
本发明同时也提供了另外一个应用焊锡和粘连物质安装倒装芯片的工艺。该工艺包括以下步骤：将焊锡填料粘于半导体芯片上，运用胶带或粘合剂，包住连接半导体芯片的焊锡填料，放好连接印刷电路板上面的半导体芯片的焊锡填料，回焊或养护连接半导体芯片和焊锡填料的印刷电路板。
此处，粘在半导体芯片上的焊锡填料是通过围住焊锡填料边缘的诸如胶带或粘合剂的粘连物质粘于印刷电路板之上的。在热处理过程中，胶带或粘合剂将被熔化，以便与底部填料混合。
根据本发明，倒装芯片可以轻松地在制造过程中通过一次性热处理生产出来，无需改变现有的设备。由于热处理的次数减少了，可以避免半导体芯片和印刷电路板连接处可能产生的热损伤。这样，就可以提供半导体封装的可靠性。此外，因为本发明不需要半导体芯片上的锡球，生产成本也降低了。
在随后的篇幅中，我们通过图纸对本发明的实施例进行详细的描述，如下：
见图6和图7，用于制造半导体芯片的焊锡填料130由以下部分构成：填入半导体芯片和基板之间的底部填料134，构成许多点状或盘状的锡球材料132，其厚度应与半导体垫片的连接图案和以及底部填料134的经过处理的内里的厚度一致。
锡球材料132可以用作传统的锡球，也可以是用于生产晶片的任何材料。锡球材料132取代了传统锡球连接半导体芯片和基板的功能。无铅焊锡可以用作锡球材料。
诸如环氧基的乙阶软状态液体材料，可以用作底部填料134，该材料必须通过外热熔化注入半导体芯片和基板之间的缝隙，并硬化到固体状态。
见图8和图10，用焊球材料制作的许多焊丝或焊条得到了合适的排列，以匹配闭底容器中的半导体芯片垫和印刷电路板的连接图案，如图8所示。接着，液态的底部填料被倒入容器中，在这一容器中，排好那些焊丝或焊条132。然后，对容器进行轻微的加热，以使液态的底部填料硬化。最好把液态的底部填料硬化到乙阶软状态。
如图9所示，由固化的底部填充材料134和许多排好的焊丝或焊条132构成的焊锡填料块136被从容器中拉出。接着，焊锡填料块136被金刚石刀片138切割形成一个单位的焊锡填料130，如图10所示。
现在，请看图11至图15，这些图展示的是根据本发明第一种实施例运用焊锡填料安装半导体芯片的工序。
图11是根据本发明第一种实施例运用焊锡填料安装半导体芯片的流程图。见图11，首先，准备好尚未在现用区域垫片上形成焊球的半导体芯片或倒装芯片。准备好印刷电路板，以便安装半导体芯片或倒装芯片。然后，将焊锡填料置于印刷电路板上待安装半导体芯片或倒装芯片的位置上B1。接着，将半导体芯片放置于放好的焊锡填料上方，以符合有效区域垫片上半导体芯片和印刷电路板B2上的连接图案。最后，进行回焊，以使带半导体芯片和焊锡填料B3的印刷电路板硬化。
图12至图15通过一系列的剖面图，详细地描述了根据本发明第一实施例运用焊锡填料安装半导体芯片的工序。见图12至图15，有机材料FR4制成的基板142和许多电路图案的连接点144构成的印刷电路板140准备完毕。接着，图6和图7所示的焊锡填料130被放置于印刷电路板140上。按照顺序将半导体芯片100排列在焊锡填料130的上方。排列半导体芯片100的方法是为了使半导体芯片100垫片的有效区域正面朝下，接触到通过切割焊丝或焊条而形成的焊锡填料130的焊球132。最后，进行回焊，以使放好半导体芯片和焊锡填料的印刷电路板硬化。在回焊过程中，通过切割焊丝或焊条而形成的焊球132A被熔化，以连接半导体芯片100垫片和印刷电路板140的连接点144。底部填充材料134A以焊球132A的熔化温度进行熔化，以注入半导体芯片100和印刷电路板140之间的缝隙。此外，热处理使熔化的底部填充材料134A硬化成固态。
见图16至图20，这些图展示的是根据本发明第二种实施例运用焊锡填料安装半导体芯片的工序。图16是安装半导体芯片的流程图。图17至图20通过一系列的剖面图，详细地描述了运用焊锡填料安装半导体芯片的工序。见图16至图20，有机材料FR4制成的基板142和许多电路图案的连接点144构成的印刷电路板140准备完毕。接着，图6和图7所示的焊锡填料130被放置于印刷电路板140上，并通过粘连物质150相连。接着，胶带或粘合剂，如环氧，被运用于焊锡填料130的围边上，以便能粘在印刷电路板140C1上。按照顺序将半导体芯片100排列在粘在印刷电路板140C2的焊锡填料130的上方。排列半导体芯片100的方法是为了使半导体芯片100垫片的有效区域正面朝下，接触到通过切割焊条而形成的焊锡填料130的焊球132。最后，进行回焊，以使放好半导体芯片和焊锡填料C3的印刷电路板硬化。在回焊过程中，通过切割焊条而形成的焊球132A被熔化，以连接半导体芯片100垫片和印刷电路板140的连接点144。底部填充材料134A以焊球132A的熔化温度进行熔化，以注入半导体芯片100和印刷电路板140之间的缝隙。此外，用于连接焊锡填料130和印刷电路板140的粘合物质150，如胶带或者粘合剂，在加热过程中被熔化，以使之能与熔化了的底部填充材料134A结合在一起。最好能完全熔化粘连物质150，使之与熔化了的底部填充材料134A结合在一起。然而，如果粘合物质150只是部分未熔化，也没什么问题。熔化了的底部填充材料134A在随后的热处理过程中将被硬化。
见图21至图25，这些图展示的是根据本发明第三种实施例运用焊锡填料安装半导体芯片的工序。图21是运用焊锡填料安装半导体芯片的流程图。图22至图25通过一系列的剖面图，详细地描述了根据本发明第三种实施例运用焊锡填料安装半导体芯片的工序。
见图21至图25，图6和图7所示的焊锡填料130排列于半导体芯片100之上，排列的方法类似于先前在基板上排列焊锡填料的方法。此处的排列半导体芯片100的方法是将半导体芯片100垫片的有效区域正面朝下，以接触到通过切割焊丝或焊条而形成的焊锡填料130的焊球132。排好半导体芯片100的焊锡填料130的外侧面用诸如胶带152D1的粘连物质150包住。按照顺序将用胶带152包住的焊锡填料130和半导体芯片100排列在印刷电路板140D2上。最后，进行回焊，以使放好半导体芯片和焊锡填料D3的印刷电路板硬化。在回焊的过程中，通过切割焊丝而形成的焊球132A被熔化，以连接半导体芯片100垫片的和印刷电路板140的连接点144。底部填充材料134A以焊球132A的熔化温度进行熔化，以注入半导体芯片100和印刷电路板140之间的缝隙。此外，粘连物质150将在加热过程中被熔化，以使之能与熔化了的底部填充材料134A结合在一起。最好能完全熔化粘连物质150，使之与熔化了的底部填充材料134A结合在一起。然而，如果粘合物质150只是部分未熔化，也没什么问题。熔化了的底部填充材料134A在随后的热处理过程中将被硬化。
本发明中所使用的“基板”，这一术语具有最广泛的含义，不限于某一特定的半导体封装。本发明可以通过多种不同的方式进行，而不会偏离本发明的精神和主要特征。比如，本发明的实施例使用基板来安装半导体芯片或倒装芯片。该制造工艺还可以用于球栅阵列BGA封装或IC卡。此外，不用环氧基，还可以用最新技术开发的新材料代替底部填充材料。因此，本发明的实施例的执行范例都是解释性的，并不局限于具体范例。
此外，本发明中使用的焊锡填料具有最广泛的含义，不限于本发明实施例中描述的某一特定材料。本发明可以通过多种不同的方式进行，而不会偏离本发明的精神和主要特征。例如，本发明的实施例使用的是无铅焊丝或焊条；但可以用含有由不同成分制成的材料的无铅焊锡来代替。
另外，印刷电路板可以用诸如聚酰胺的有机材料FR4来取代。因此，本发明的实施例的执行范例都是解释性的，并不局限于具体范例。
所以，本发明运用焊锡填料安装半导体芯片的新工艺具有如下优势：
第一，由于减少了热处理的次数，同时无需改变现有设备，运用焊锡填料安装半导体芯片的过程被简化了。
第二，由于焊锡填料事先就附在半导体芯片和基板上，半导体的安装变得十分方便，而且排错半导体芯片的可能性也降低了。
第三，由于不需要半导体芯片上的焊球，省掉了焊球制造这一过程，所有可以缩短制造半导体芯片的过程。
本发明的描述的解释性的，本文中所用的专业术语的目的是为了描述的需要，而不是对之进行限制。根据上面的描述，可以对本发明进行许多的改动和变化。因此，应在附录声明的范围内理解本发明，本发明可以用本文具体描述之外的方法进行。

Claims (22)

1、一种用于将半导体芯片安装在印刷电路板上的焊锡填料，其特征在于：其由以下构成：用于填充半导体芯片和印刷电路板之间缝隙的底部填充材料；锡球材料，构成一组点状或盘状，和上述底部填料的经过处理的内里，其厚度应与半导体垫片和印刷电路板的连接图案一致。
2、如权利要求1所述用于将半导体芯片安装在印刷电路板上的焊锡填料，其特征在于：该底部填料处于一种乙阶软状态。
3、如权利要求2所述用于将半导体芯片安装在印刷电路板上的焊锡填料，其特征在于：该底部填料在外热处理过程中被熔化并硬化成固态。
4、如权利要求3所述用于将半导体芯片安装在印刷电路板上的焊锡填料，其特征在于：该底部填料在外热处理过程中被熔化并硬化成固态，为环氧基。
5、制造用于在印刷电路板上安装半导体芯片的焊锡填料的工艺，由以下步骤构成：
排列一组焊球材料，如焊丝或焊条132，以符合容器内半导体芯片和印刷电路板的连接图案；
在上述容器中注入液态的底部填充材料；
使底部填料硬化；
将焊锡填充材料(136)取出，该材料为带焊球材料的固化底部填料(134)，然后将上述锡焊填充材料(136)切割成一个单位的焊锡填料(130)。
6、如权利要求5所述的制造用于在印刷电路板上安装半导体芯片的焊锡填料的工艺，其特征在于：在该工艺中该底部填充材料被硬化成乙阶软状态。
7、如权利要求5所述的制造用于在印刷电路板上安装半导体芯片的焊锡填料的工艺，其特征在于：在该工艺中，上述底部填料块(136)被金刚石刀片切割形成一个单位的焊锡填料(130)。
8、运用焊锡填料安装半导体芯片的工序由以下步骤构成：
准备好印刷电路板，以便安装半导体芯片；
将焊锡填料排列于合适位置，以便将上述半导体芯片安装在上述印刷电路板上；
将半导体芯片置于上述焊锡填料的上方；
回焊(或养护)已排好上述半导体芯片和焊锡填料的上述印刷电路板。
9、如权利要求8中所述的运用焊锡填料安装半导体芯片的工序，其特征在于：在该工艺中，由焊球材料和底部填料构成的上述焊锡填料被切割成薄片，以符合上述半导体芯片和印刷电路板的连接图案。
10、如权利要求9中所述的运用焊锡填料安装半导体芯片的工序，其特征在于：在该工艺中，上述焊球材料为无铅焊锡。
11、如权利要求9中所述的运用焊锡填料安装半导体芯片的工序，其特征在于：在该工艺中，上述底部填料为环氧基。
12、如权利要求8中所述的运用焊锡填料安装半导体芯片的工序，其特征在于：在该工艺中，上述半导体芯片没有在有效区域形成焊球。
13、如权利要求8中所述的运用焊锡填料安装半导体芯片的工序，其特征在于：在该工艺中，在上述印刷电路板上排列焊锡填料和在上述焊锡填料上方定好上述半导体芯片的位置之间有如下一个进一步的步骤：使用粘连材料(150)将上述焊锡填料(130)粘附于上述印刷电路板(140)上。
14、如权利要求13中所述的运用焊锡填料安装半导体芯片的工序，其特征在于：在该工艺中，上述粘连材料150使用的是胶带或粘合剂，粘于上述焊锡填料(130)围边之下，以便能固定在上述印刷电路板(140)上。
15、如权利要求14中所述的运用焊锡填料安装半导体芯片的工序，其特征在于：在该工艺中，上述粘连材料150是一种粘合剂；
16、如权利要求14中所述的运用焊锡填料安装半导体芯片的工序，其特征在于：在该工艺中，上述粘连材料150是一种胶带；
17、运用焊锡填料安装半导体芯片的工艺由以下步骤构成：
准备好在有效区域不会形成焊球的半导体芯片(100)；
将上述焊锡填料(130)排列在半导体芯片(100)上；
使用粘连材料(150)将上述焊锡填料(130)粘附于上述半导体芯片(100)上；
将粘着上述半导体芯片(100)的焊锡填料(130)排列在印刷电路板(140)上；
对排好上述半导体芯片和上述焊锡填料的上述印刷电路板进行回焊。
18、如权利要求17所述的运用焊锡填料安装半导体芯片的工艺，其特征在于：在该工艺中，由焊球材料和底部填料构成的上述焊锡填料被切割成薄片，以符合上述半导体芯片和印刷电路板的连接图案。
19、如权利要求17所述的运用焊锡填料安装半导体芯片的工艺，其特征在于：在该工艺中，上述粘连材料(150)使用的是胶带或粘合剂，粘于排好上述半导体芯片(100)的焊锡填料(130)的侧面。
20、如权利要求17所述的运用焊锡填料安装半导体芯片的工艺，其特征在于：在该工艺中，上述胶带(152)溶化，以便在加热过程中能与熔化的底部填料(134A)结合在一起。
21、如权利要求17所述的运用焊锡填料安装半导体芯片的工艺，其特征在于：在该工艺中，上述半导体芯片没有在有效区域形成焊球。
22、如权利要求18所述的运用焊锡填料安装半导体芯片的工艺，其特征在于：在该工艺中，上述底部填料是环氧基。
CN 200310121974 2003-12-10 2003-12-10 半导体封装及在印刷电路板上应用的焊锡填料及制造方法 Pending CN1627885A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200310121974 CN1627885A (zh) 2003-12-10 2003-12-10 半导体封装及在印刷电路板上应用的焊锡填料及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200310121974 CN1627885A (zh) 2003-12-10 2003-12-10 半导体封装及在印刷电路板上应用的焊锡填料及制造方法

Publications (1)

Publication Number Publication Date
CN1627885A true CN1627885A (zh) 2005-06-15

Family

ID=34761622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200310121974 Pending CN1627885A (zh) 2003-12-10 2003-12-10 半导体封装及在印刷电路板上应用的焊锡填料及制造方法

Country Status (1)

Country Link
CN (1) CN1627885A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103567325A (zh) * 2012-07-31 2014-02-12 西门子公司 一种预成型焊料产生装置、给料机、组装系统及组装方法
CN103582316A (zh) * 2012-07-31 2014-02-12 西门子公司 用于组装电子元件的系统、置放机及其操作方法
CN113369626A (zh) * 2021-06-25 2021-09-10 中国电子科技集团公司第五十四研究所 一种大功率功放芯片低接触热阻安装方法
CN115513147A (zh) * 2022-11-24 2022-12-23 河北北芯半导体科技有限公司 一种部分填充底填料的倒装芯片封装结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103567325A (zh) * 2012-07-31 2014-02-12 西门子公司 一种预成型焊料产生装置、给料机、组装系统及组装方法
CN103582316A (zh) * 2012-07-31 2014-02-12 西门子公司 用于组装电子元件的系统、置放机及其操作方法
CN113369626A (zh) * 2021-06-25 2021-09-10 中国电子科技集团公司第五十四研究所 一种大功率功放芯片低接触热阻安装方法
CN115513147A (zh) * 2022-11-24 2022-12-23 河北北芯半导体科技有限公司 一种部分填充底填料的倒装芯片封装结构
CN115513147B (zh) * 2022-11-24 2023-03-24 河北北芯半导体科技有限公司 一种部分填充底填料的倒装芯片封装结构

Similar Documents

Publication Publication Date Title
US5981312A (en) Method for injection molded flip chip encapsulation
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
CN1812077A (zh) 集成电路封装结构及底部填充胶工艺
US20040184226A1 (en) Bare die semiconductor dice underfilled and encapsulated with a single dielectric material and method for manufacturing the same
US20080293188A1 (en) Reactive solder material
KR20050105499A (ko) 인쇄 배선 보드 상에 사전-인가된 언더필 층을 갖는에어리어-어레이 장치 어셈블리
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
US20150318228A1 (en) Module and method for producing module
JP2011086705A (ja) 半導体装置及びその製造方法
TWI335645B (en) Method and system for flip chip packaging
CN1627885A (zh) 半导体封装及在印刷电路板上应用的焊锡填料及制造方法
JP3558576B2 (ja) 半導体装置の製造方法および半導体装置
US6333209B1 (en) One step method for curing and joining BGA solder balls
JP2010272609A (ja) 半導体装置及びその製造方法
US20050051605A1 (en) Process of manufacturing a solder-fill for applying to semiconductor package
CN113571430A (zh) 具有减小的底部填充面积的倒装芯片封装体
US20050151273A1 (en) Semiconductor chip package
KR100484888B1 (ko) 솔더필을 이용한 플립 칩 탑재 방법
KR100484889B1 (ko) 반도체 패키지 제조공정의 솔더필 및 그 제조방법
JP3629345B2 (ja) フリップチップ実装方法
KR100665288B1 (ko) 플립칩 패키지 제조방법
KR100484891B1 (ko) 간단한 공정을 통한 플립 칩 탑재 방법
JP2011035283A (ja) 半導体装置およびその製造方法
KR100209267B1 (ko) 비.지.에이 패키지의 열방출부 형성방법
CN1542932A (zh) 半导体装置的制造方法和电子设备的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication