KR20050105499A - 인쇄 배선 보드 상에 사전-인가된 언더필 층을 갖는에어리어-어레이 장치 어셈블리 - Google Patents

인쇄 배선 보드 상에 사전-인가된 언더필 층을 갖는에어리어-어레이 장치 어셈블리 Download PDF

Info

Publication number
KR20050105499A
KR20050105499A KR1020057015978A KR20057015978A KR20050105499A KR 20050105499 A KR20050105499 A KR 20050105499A KR 1020057015978 A KR1020057015978 A KR 1020057015978A KR 20057015978 A KR20057015978 A KR 20057015978A KR 20050105499 A KR20050105499 A KR 20050105499A
Authority
KR
South Korea
Prior art keywords
bumped
array device
area
underfill
underfill material
Prior art date
Application number
KR1020057015978A
Other languages
English (en)
Inventor
제니스 엠. 댄비르
징 키
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050105499A publication Critical patent/KR20050105499A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 범핑된 플립 칩과 같은 에어리어-어레이 장치를 전기 기판에 부착하는 방법을 제공한다. 언더필 재료는 전기 기판의 일부에 인가되고, 언더필-재료 스테이징 온도로 가열된다. 범핑된 에어리어-어레이 장치가 제공되는데, 상기 장치는 상호접속면 및 상기 상호접속면으로부터 확장한 다수의 접속 범프들을 포함한다. 범핑된 에어리어-어레이 장치의 상호접속면은 인가된 언더필 재료 주위에 위치된다. 범핑된 에어리어-어레이 장치는 가열되어 접속 범프들을 전기 기판에 전기적으로 접속시킨다. 본 발명은 또한 사전-인가된 재료를 갖는 인쇄 배선 보드 패널 및 플립-칩 어셈블리를 제공한다.

Description

인쇄 배선 보드 상에 사전-인가된 언더필 층을 갖는 에어리어-어레이 장치 어셈블리{Area-array device assembly with pre-applied underfill layers on printed wiring board}
연방정부에 의해 후원 받은 연구에 관한 진술
미국 정부는 본 발명에 라이센스를 받기 위해 비용을 지불하였고, 연방 표준 및 기술 협회에 의해 수여된 계약 제NIST-ATP 70NANB8H4007호에 의해 제공된 바와 같은 합리적인 약정에 기초하여 제한된 조건하에서 특허 소유자가 타인에게 라이센싱하도록 하는 권리를 갖는다.
본 발명은 일반적으로 집적 회로 패키징 및 인쇄 회로 보드 어셈블리에 관한 것이다. 특히, 본 발명은 사전-인가된 언더필 재료를 갖는 인쇄 배선 보드에 부착된 플립 칩과 같은 범핑된 에어리어-어레이 장치(bumped area-array device) 및 인쇄 보드상에서 사전-인가된 언더필을 사용하여 플립-칩 어셈블리를 제조하는 방법에 관한 것이다.
지난 10년 동안 플립-칩들 및 볼-그리드 어레이들과 같은 범핑된 에어리어-어레이 장치들의 확산으로 인하여, 플립-칩 다이가 광범위한 각종 플립 칩들 및 다른 전자 패키지들에 대한 바람직한 방법으로 장착되게 되었다. 범핑된 에어리어-어레이 장치들 및 플립-칩 어셈블리들은 패키지 결합 패드들(package bond pads) 또는 칩 상의 전도성 범프들에 의해 인쇄 배선 보드들(PWB: printed wiring board) 및 다른 전자 기판들에 하향으로 직접 접속되는 능동 소자들, 통상적으로 집적회로들로서 설명될 수 있다. 이것들은 소비자 시계들, 스마트 카드들, 무선-주파수 식별 카드들, 및 셀룰러 전화들과 같은 전자 장치들의 비용, 대량 생산 면에서 대중적이다.
더 많은 이러한 소자들이 비용-효율적인 전자 모듈들 및 플립-칩 어셈블리들을 형성하도록 어셈블링됨에 따라, 현재의 어셈블리 공정들에서 언더필 재료들의 캐필러리 흐름(capillary flow)에 의해 필요로 되는 시간-소비 시퀀스들을 제거하는 언더필 시스템에 대한 요구가 증가한다. 인가 및 열-처리 이후에, 언더필 재료는 솔더 범프(solder bump)들을 구조적으로 강화시키고, 플립 칩을 PWB에 기계적으로 접착시키고, 어셈블리의 신뢰성을 개선시킨다.
플립 칩들은 자신의 입력/출력(I/O) 결합 패드들에 부착된 솔더의 범프들 또는 볼-형 비드들(bead)로 형성된다. 집적 회로(IC) 플립 칩 또는 다이는 배선들 또는 테이프들과 같은 별도의 I/O 커넥터들 또는 별도의 배선-결합된 리드프레임을 필요로 함이 없이, 패키징 기판 또는 마더보드에 직접 결합될 수 있다. 어셈블리 동안, 칩은 자신의 활성 회로면 상으로 "플립되어(flipped)", 솔더 볼들이 전기 기판상의 전도성 트레이스(conductive trace)와 범핑된 칩 사이에 직접 전기 접속들을 형성한다.
언더필 재료들은 전형적으로 장치가 기판에 솔더링된 이후에, PWB와 범핑된 IC의 활성면 사이에 인가된다. 액체 언더필 투여 기술에서, 언더필은 플립-칩 결합 다이의 하나 이상의 에지들에서 인가되고, 캐필러리 동작은 다이 아래의 유체를 윅킹(wicking)한다. 열 처리 동안, 언더필 재료는 PWB 상의 다이 사이트(die site) 및 전체 다이 표면을 적시고 나서, 경화된다. 냉각될 때, 언더필 재료는 다이를 기판에 튼튼하게 결합시키고, 솔더링된 범프들에 응력 경감을 제공한다.
캐필러리 흐름 기술은 칩과 기판 사이의 공간에서 적절한 중합체의 언더필 재료를 사용한다. 언더필 재료는 통상적으로 범핑된 플립 칩 또는 에어리어-어레이 패키지의 두 인접한 측면들 주위에 투여되고, 상기 언더필 재료는 캐필러리 동작에 의해 흘러서, 칩 또는 패키지와 기판 사이의 갭을 채운다. 그리고 나서, 베이킹(baking) 또는 열-처리가 언더필 재료를 굳게 한다. 언더필 재료가 기판 또는 범핑된 장치중 하나로부터 디라미네이팅(delaminating)되는 경우, 솔더 조인트(solder joint)들의 응력 집중 및 조기 고장(premature failure)이 발생할 수 있다. 그 다음에 경화된 인캡슐런트(encapsulant)로 칩을 언더필링(underfilling)하면, 칩과 기판 사이의 열 확장 오정합(mismatch)들에 기인한 솔더 조인트 균열이 전형적으로 감소된다. 경화된 인캡슐런트는 상이한 확장 및 수축으로 인하여 솔더 범핑된 칩들의 응력들의 레벨을 감소시킨다. 플립-칩 어셈블리의 주위에 인가되고 내부 영역 내로 부분적으로 윅킹된 언더필 재료의 일례는 2002년 4월 2일자로 발행된 랠서(Ralser) 등에 의한 미국 특허 제6,365,441호의 "플립 칩 전자 패키지들에 대한 부분적 언더필(Partial Underfill for Flip Chip Electronic Packages)"에 설명되어 있다.
언더필 방법들은 인쇄 회로 보드(PCB)에 인가된 플럭스 및 범핑된 칩의 활성 면상에 언더필 층을 사용할 수 있다. 야마지(Yamaji)는 1999년 7월 20일자로 발행된 미국 특허 제5,925,936호의 "마운팅 기판에 면 아래쪽으로 본딩하기 위한 반도체 디바이스 및 등가물 제조 방법(Semiconductor Device for Face Down Bonding to a Mounting Substrate and a Method of Manufacturing the Same)"에 기재된 바와 같이, 칩의 표면상의 언더필을 범프들의 상단부에 제공한다. 카포티(Capote) 및 다른 사람들은 2000년 9월 19일자로 발행된 미국 특허 제6,121,689호의 "반도체 플립-칩 패키지 및 그것의 제조 방법(Semiconductor Flip-Chip Package and Method for the Fabrication Thereof)"에 서술된 바와 같이, 인캡슐런트 언더필 재료로 범핑된 IC 칩을 사전-코딩하는 기판으로의 플립-칩 부착을 위한 간소화된 공정을 개시하였다. 인캡슐런트는 칩의 표면의 콘택트(contact)들로부터 기판의 패드들로 확장하는 범프들을 둘러싼다.
다이에 인가되는 혼합된 플럭스 및 언더필을 사용하는 언더필 공정은 2001년 2월 27일자로 발행된 길레오(Gilleo) 등의 미국 특허 제6,194,788호의 "집적된 플럭스 및 언더필을 갖는 플립 칩(Flip Chip with Integrated Flux and Underfill)"에 설명되어 있다. 제조 공정은 개별적인 플럭싱 및 언더필링 단계들을 사용하기보다는 오히려, 범핑된 플립 칩 상에 플럭싱 언더필을 갖는 범핑된 플립 칩을 인쇄 회로 보드에 인가하는 하나의 단계를 사용한다.
필름의 일부에 플럭싱 에이전트(fluxing agent)를 갖는 선택적으로 충만된 접착 필름을 사용하는 언더필 공정은 1998년 9월 29일자로 발행된 Gamota 등에 의한 미국 특허 제 5,814,401호의 "플럭싱 에이전트를 포함하는 선택적으로 채워진 접착 필름(Selectively Filled Adhesive Film Containing a Fluxing Agent)"에 설명되어 있다.
예를 들어, 흐름 없는 언더필 재료들을 사용하는 언더필 재료가 인가될 수 있다. 흐름 없는 언더필 재료들은 예를 들어, 플립 칩들을 위치시키기 이전에 그리고 어셈블리의 가열 이후에 PCB 또는 PWB 상에 예를 들어, 니들 투여 시스템(needle despensing system)으로 투여될 수 있다.
현재의 언더필 공정들은 인쇄 배선 보드들 상의 인캡슐레이팅된 플립-칩들의 어셈블리를 다수의 불확실성(uncertainty)을 갖는 시간을 소비하고, 노동 집약적이고 고가의 공정이도록 한다. 범핑된 집적 회로를 기판에 결합(join)하기 위하여, 플럭스가 일반적으로 칩 또는 전기 기판상에 위치되고 나서, IC가 기판상에 위치된다. 어셈블리는 솔더링되어, 열 사이클을 리플로우시키고, 범프들을 녹이며 칩을 기판에 솔더링한다. 솔더의 표면 장력은 칩을 기판 패드들에 자기-정렬시키는 것을 돕는다. 칩의 언더필 인캡슐레이션(underfill encapsulation)은 일반적으로 리플로우에 뒤따른다.
언더필 공정에 의한 주요한 문제점들은 재료 투여 및 경화 둘 모두에 대하여 처리 시간이 길다는 것이다. 인캡슐런트의 언더필링 및 경화의 다-단계 공정은 재료가 칩과 기판 사이의 작은 갭을 통하여 흐르는 것을 필요로 한다. 칩들의 크기가 증가됨에 따라, 인캡슐레이션 절차의 캐필러리 동작은 훨씬 더 시간을 소비하게 되고, 인가중에 필터들로부터 중합체의 분리 및 공간 형성에 더 민감해진다. 다른 일반적인 문제점은 갭에 남아 있는 임의의 플럭스 잔여물이 언더필-인캡슐레이팅 접착제의 접착 및 점착 강도를 감소시킬 수 있다는 것이다. 또한, 인접한 범프들 사이의 피치가 감소되고 범프들의 밀도가 증가하기 때문에, 언더필 재료의 균일한 흐름이 점점 어려워진다. 이 문제점에 대한 한의 해결책이 2001년 9월 25일자로 발행된 맥코믹(Mccormick)에 의한 미국 특허 제6,294,840호의 "집적 회로 패키지에서의 이중 두께 솔더(Dual-Thickness Solder Mask in Integrated Circuit Package)"에 개시되어 있다. 이 방법은 정렬 및 중간 공정을 각각 필요로 하는 두 개 이상의 마스크들을 필요로 한다.
대량의 비용-효율적인 범핑된 플립 칩들에 대한 관심을 가지면서, 웨이퍼 레벨에서의 언더필 재료들의 인가는 각각의 범프들 주위에 균일하게 인가된 언더필 재료 및 양호하게-제어된 언더필 두께를 필요로 한다. 범핑된 웨이터 상에서 이것을 달성하는 공정들은 고가이고 비효율적이다. 표면 장력 영향들로 인하여 범프들 사이에서 충분한 레벨의 코딩을 얻는 것은 어렵다.
범핑되지 않은 웨이퍼로 재료가 인가될 수 있지만, 언더필 코팅 내에 개구들을 형성하기 위하여 부가된 공정 단계가 필요로 된다. 또한, 언더필의 화학적 성질은 감광성(photosensitivity)에 대한 요구에 의해 복잡해진다. 웨이퍼-인가 언더필 기술들은 일반적으로 범핑된 에어리어-어레이 패키지들과 같은 다른 유형들의 범핑된 장치들에 직접 적용할 수 없다.
일단 코팅되면, PCB 또는 PWB로의 플립 칩들의 어셈블리는 언더필의 존재에 의해 복잡해진다. 자동화된 소자 배치 기계가 시각 인식(vision recognition)을 방해하는 주위 언더필 때문에, 정렬을 위해 사용된 범프들을 인식하는 것이 어렵다. 또한, 코팅된 칩이 배치 이후에 그리고 솔더링 이전에 적절하게 수용되어야만 하는데, 이것은 특정 장비 또는 처리 단계들을 필요로 한다. 예를 들어, 언더필의 표면은 언더필을 유연화시키고 PCB로의 결합을 위한 점착성 표면을 생성하기 위하여 배치 이전에 가열될 수 있다.
현재의 캐필러리 흐름 언더필 방법들에 의해 필요로 되는 바와 같이, 부착된 플립 칩들 주위에 언더필 재료들을 투여하는데 시간을 소비하는 투여 동작들에 대한 필요성을 제거하면서, PWB로의 튼튼한 전기적이고 기계적인 다이 부착을 허용하는, 범핑된 플립 칩들과 같은 에어리어-어레이 장치들을 PWB와 같은 언더라잉 전기 기판으로 직접 부착시키는 패키징 기술을 갖는 것이 유용할 것이다. 상기 패키징 기술은 전기적인 상호접속이 매우 신뢰 가능하고, 튼튼한 다이 결합을 위한 언더필 재료를 보호하며, 범프들에 대한 응력을 경감시키고, 효율적으로 환경을 보호하면서 범핑된 장치가 전기 기판에 효율적으로 결합되도록 할 것이다. 또한, 상기 기술은 솔더 범프들에 대한 사전-코팅 재료를 필요로 하지 않고, 범프-인식 챌린지(bump recognition challenge)들을 제거하며, 리플로우 동안 정렬을 유지시키기 위하여 전형적으로 필요로 되는 부가적인 태킹 단계(tacking step)를 제거할 것이다.
그러므로, 본 발명의 목적은 상술된 결점들 및 장애들을 극복하는 개선점들을 가지는, 범핑된 에어리어-어레이 장치들을 전기 기판에 부착하는 개선된 방법 및 언더필을 효과적이고 저렴하게 인가하는 공정을 제공하는 것이다.
도1a는 본 발명의 일 실시예에 따른, 솔더 마스크 및 사전-인가된 언더필을 갖는 전기 기판의 단면도.
도1b는 본 발명의 일 실시예에 따른, 부착 이전의 범프들 상에 플럭스를 갖는 범핑된 에어리어-어레이 장치, 및 솔더 마스크 및 사전-인가된 언더필의 단면도.
도1c는 본 발명의 일 실시예에 따른, 범핑된 에어리어-어레이 장치 및 사전-인가된 언더필 재료를 갖는 전기 기판을 포함하는 범핑된 에어리어-어레이 장치 어셈블리의 단면도.
도2a는 본 발명의 일 실시예에 따른, 사전-인가된 언더필을 갖는 전기 기판, 및 범핑된 에어리어-어레이 장치상의 플럭스를 가지는 범핑된 에어리어-어레이 장치 어셈블리의 단면도.
도2b는 본 발명의 일 실시예에 따른, 사전-인가된 언더필과 플럭스 또는 솔더 페이스트를 갖는 전기 기판 및 범핑된 에어리어-어레이 장치를 가지는 범핑된 에어리어-어레이 장치 어셈블리의 단면도.
도3은 본 발명의 일 실시예에 따른, 사전-인가된 플럭싱 언더필을 갖는 전기 기판 및 범핑된 에어리어-어레이 장치를 가지는 범핑된 에어리어-어레이 장치 어셈블리의 단면도.
도4a는 본 발명의 일 실시예에 따른, 사전-인가된 언더필과 언더라잉 솔더 마스크를 갖는 전기 기판 및 펌프들 상의 플럭스를 갖는 범핑된 에어리어-어레이 장치를 가지는 범핑된 에어리어-어레이 장치 어셈블리의 단면도.
도4b는 본 발명의 일 실시예에 따른, 전기 기판의 패드들 상에서 플럭스 또는 솔더 페이스트를 가지는, 사전-인가된 언더필과 언더라잉 솔더 마스크를 갖는 전기 기판 및 범핑된 에어리어-어레이 장치를 가지는 범핑된 에어리어-어레이 장치의 단면도.
도5a는 본 발명의 일 실시예에 따른, 사전-인가된 플럭싱 언더필 재료와 언더라잉 솔더 마스크를 갖는 전기 기판 및 범핑된 에어리어-어레이 장치를 가지는 범핑된 에어리어-어레이 장치 어셈블리의 단면도.
도5b는 본 발명의 일 실시예에 따른, 플럭싱 언더필 부분들 및 채워진 언더필 부분들을 갖는 사전-인가되는 패터닝되는 언더필 필름을 포함하는 전기 기판 및 범핑된 에어리어-어셈블리를 가지는 범핑된 에어리어-어레이 장치 어셈블리의 단면도.
도6은 본 발명의 일 실시예에 따른, 사전-인가된 언더필 재료를 갖는 인쇄 배선 보드 패널을 도시한 도면.
도7은 본 발명의 일 실시예에 따른, 범핑된 에어리어-어레이 장치를 전기 기판에 부착하는 방법에 대한 흐름도.
본 발명의 한 양상은 범핑된 플립 칩과 같은 범핑된 에어리어-어레이 장치를 전기 기판에 부착하는 방법을 제공한다. 언더필 재료가 전기 기판의 일부에 인가된다. 인가된 언더필 재료는 언더필-재료 스테이징 온도(underfill-material staging temperature)로 가열된다. 범핑된 에어리어-어레이 장치가 제공되는데, 상기 범핑된 에어리어-어레이 장치는 상호접속면 및 상기 상호접속면으로부터 확장한 다수의 접속 범프들을 포함한다. 범핑된 에어리어-어레이 장치의 상호접속면은 인가된 언더필 재료 주위에 위치된다. 범핑된 에어리어-어레이 장치는 가열되어, 접속 범프들을 전기 기판에 전기적으로 접속시키며, 언더필 재료가 범프들 주위에 흐르게 된다.
본 발명의 다른 양상은 범핑된 에어리어-어레이 장치 어셈블리를 제공한다. 범핑된 에어리어-어레이 어셈블리는 활성면과 상기 활성면으로부터 확장한 다수의 접속 범프들을 갖는 범핑된 플립 칩, 및 플립-칩 수용 영역에서 사전-인가된 언더필 재료를 갖는 전기 기판을 포함한다. 플립-칩은 가열되어 접속 범프들을 전기 기판에 접속시키며, 접속 범프들 주위의 플립-칩 수용 영역으로부터 언더필 재료들을 흐르게 하여 플립 칩을 전기 기판에 고정시킨다.
본 발명의 다른 양상은 사전-인가된 언더필 재료를 다수의 플립-칩 수용 영역들에서 인쇄 회로 보드의 표면에 배치된 사전-인가된 언더필 재료를 포함하는 단층 또는 다층 인쇄 회로 보드를 가지는 인쇄 배선 보드 패널에 제공한다. 플립-칩 수용 영역들은 플립-칩 어셈블리 동안 플립-칩 위치를 나타낸다.
본 발명은 이하에 제공된 다양한 실시예들의 첨부 도면들 및 상세한 설명에 의해 서술된다. 도면들은 본 발명을 특정 실시예로 국한하고자 하는 것이 아니라, 설명과 이해를 위한 것이다. 상세한 설명 및 도면들은 첨부된 청구항들 및 그 등가물에 의해 규정되는 본 발명의 범위를 제한하는 것이 아니라, 본 발명의 단지 예시적인 것이다. 본 발명의 상술된 양상들 및 다른 부수적인 장점들은 첨부 도면들과 함께 상세한 설명에 의해 보다 용이하게 이해될 것이다.
본 발명의 다양한 실시예들이 첨부 도면들에 의해 예시된다.
도1은 본 발명의 일 실시예에 따른, 범핑된 에어리어-어레이 장치를 부착하기 이전에 솔더 마스크 및 사전-인가된 언더필을 갖는 전기 기판의 단면도를 100으로 도시한다. 사전-인가된 언더필을 갖는 전기 기판은 전기 기판(150) 및 전기 기판(150)의 표면에 인가된 언더필 재료(140)를 포함한다. 솔더 마스크(160)가 또한 전기 기판(150)의 표면에 인가될 수 있다.
언더필 재료(140)는 전기 기판(150)의 일부에 배치된다. 예를 들어, 언더필 재료(140)는 PWB 또는 PCB 제조 공정에서 최종 단계로서 인가될 수 있다. 인가 공정은 표면이 범핑된 IC 웨이퍼에 비하여 상대적으로 평활하기 때문에 간단하다. PCB 제조자들은 라미네이트(laminate) 또는 스크린 인쇄와 같이, 언더필을 기판에 인가하는데 적절한 몇 가지 공정들 중 하나를 사용할 수 있다. 그리고 나서, 보드 상에 제공된 언더필을 갖는 기판이 부품 장착을 위하여 표면 장착 기술(SMT) 어셈블러(assembler)에게 제공되어, 플립 칩들 및 다른 범핑된 장치들이 적절하게 솔더링된 이후에, 어려운 캐필러리 흐름 투여 동작들에 대한 필요성을 제거한다.
언더필 재료(140)는 전기 기판의 트레이스들과 패드들 및 그 후에 부착되는 범핑된 플립 칩들과 에어리어-어레이 장치들을 보호하기 위하여 코팅을 제공한다. 언더필 재료(140)는 범핑된 에어리어-어레이 장치들이 전기 기판에 전기적으로 접속될 때, 솔더 범프들 또는 솔더 볼들에 변형률 또는 응력 경감을 제공한다. 언더필 재료(140)는 다이 부착을 위한 부가적인 결합 강도를 제공한다. 언더필 재료(140)는 또한 플립-칩 어셈블리의 온도 왕복운동(temperature excursion) 동안 솔더 볼 경계면들에서 응력 경감을 제공하며, 수분, 입자, 및 플립 칩과 다른 에어리어-어레이 장치들의 성능을 저하시킬 수 있는 다른 오염물질로부터 환경적인 보호를 제공한다.
언더필 재료(140)는 전기 기판(150)의 표면상의 다수의 위치, 예를 들어, 플립 칩들이 위치될 플립-칩 수용 영역들에 사전-인가된다. 언더필 재료(140)는 플립-칩 어셈블리 동안 플립-칩 및 범핑된 에어리어-어레이 장치 배치를 나타낼 수 있다. 플립 칩들 및 다른 범핑된 장치들은 이러한 위치들에서 플립-칩 및 범핑된 에어리어-어레이 어셈블리 동안 전기 기판(150)에 전기적이고 기계적으로 부착될 수 있다.
언더필 재료(140)는 경화 요소들을 포함하는데, 이 요소들은 언더필 재료(140)가 어셈블리 동안에는 유연하고 변형 가능하도록 하지만, 범핑된 에어리어-어레이 장치들이 전기 기판(150)에 고정될 때, 단단하고 화학적으로 내성이 있도록 한다. 언더필 재료(140)는 플립 칩들 및 다른 범핑된 장치들을 전기 기판(150) 상으로 부착시키는데 적합한 임의의 충만되거나 충만되지 않은 유전체 재료를 포함한다. 언더필 재료(140)는 건조 필름 또는 b-스테이져블 액체(b-stageable liquid)일 수 있고, 이로써, 중합화 반응에서 경화되지 않은 중간 단계 이후에, 상기 재료는 더 경화될 때까지, 열에 의해 유연화되고 가소성 및 가용성이 있을 것이다. 언더필 재료(140)는 다이 부착 공정들 동안 전기 기판(150)으로부터 범핑된 장치들을 분리시키기 위하여 절연 마리크로스피어(insulating microsphere)들을 포함하는 하나- 또는 두-부분 에폭시와 같은 충만된 에폭시를 포함할 수 있다. 충만재들이 언더필 재료의 열 확장 특성들을 개선시키기 위하여 선택적인 언더필 재료에 부가될 수 있다. 언더필 재료(140)는 예를 들어, 에폭시, 열가소성 재료, 열경화성 재료, 폴리이미드, 폴리우레탄, 중합체 재료, 충만된 에폭시, 충만된 열가소성 재료, 충만된 열경화성 재료, 충만된 폴리이미드, 충만된 폴리우레탄, 충만된 중합체 재료, 플럭싱 언더필, 적절한 언더필 화합물, 또는 이들의 배합물을 포함할 수 있다.
언더필 재료(140)는 범핑된 플립 칩, 칩-스케일 패키지, 볼-그리드 어레이, 에어리어-어레이 패키지, 범핑된 전자 부품, 또는 범핑된 전자 패키지와 같은 그 다음에 부착되는 범핑된 에어리어-어레이 장치의 상호접속면으로부터 확장한 다수의 접속 범프들에 대응하는 전기 기판(150) 상의 한 세트의 패드들(152) 위에 다수의 개구들을 포함할 수 있다. 패드들(152)을 갖는 전기 기판(150)은 또한 본 발명을 명확하게 하기 위하여 도시되지 않았지만, 다수의 전기 트레이스들, 콘택트 개구들, 비아들(vias), 유전체 층, 전기 기판(150)의 표면상의 기준 및 지표를 포함할 수 있다. 전기 기판(150)은 범핑된 장치들을 전기 기판(150)에 전기적으로 접속시키기 위하여 기판 패드들(152) 및 상호접속 트레이스들의 어레이를 포함할 수 있다. 패드들(152)은 범핑된 장치상의 접속 범프들에 대응하여, 패드들(152)은 범핑된 장치 및 전기 기판(150)이 어셈블링될 때, 대응하는 접속 범프들에 전기적으로 접속되게 된다. 전기 기판(150)은 상기 전기 기판(150)에 결합되고 상기 전기 기판(150) 상에 형성된 하나 이상의 능동 및 수동 장치들 포함할 수 있다.
전기 기판(150)은 범핑된 장치들이 부착될 수 있는 임의의 기판일 수 있다. 전기 기판(150)은 예를 들어, 단층 또는 다층 인쇄 회로 보드일 수 있다. 전기 기판(150)은 예를 들어, 개별적인 인쇄 회로 보드들을 형성하기 위하여 이후에 절제되거나 싱귤레이팅(singulating)되는 두 개 이상의 인쇄 회로 보드들을 포함하는 인쇄 회로 보드 패널일 수 있다. 전기 기판(150)은 종래 기술에 공지된 바와 같이, 예를 들어, 인쇄 배선 보드, 난연 유리섬유(FR4) 보드, 또는 임의의 유기 회로 보드 또는 마더보드일 수 있다. 전기 기판(150)은 예를 들어, 세라믹 기판 또는 하이브리드 회로 기판일 수 있다. 전기 기판(150)은 예를 들어, 집적 회로 패키지, 리드 프레임, 반도체 기판, 폴리이미드 테이프, 플럭스 회로, 고밀도 상호접속 보드, 전자 모듈, 또는 범핑된 전기 또는 전자 장치들을 부착 또는 어셈블링하기 이전에 언더필 재료(140)가 사전-인가될 수 있는 임의의 전기 기판일 수 있다.
전기 기판(150)은 상기 전기 기판(150)의 표면상에 배치된 솔더 마스크(160)를 포함할 수 있다. 솔더 마스크(160)는 전형적으로 패드들 및 선택된 다른 모양들 위에 홀들 또는 개구부들을 갖는 전기 기판(150)의 표면을 커버한다. 솔더 마스크(160)는 어셈블리 동안 솔더의 흐름을 제한하여, 솔더가 보호된 에어리어에서 금속 트레이스들 및 다른 금속 모양들을 적시지 않도록 한다. 솔더 마스크(160)는 솔더링 공정들 동안 전기 기판(150)의 선택 에어리어들을 보호하기 위하여 임의의 적절한 재료를 포함한다.
솔더 마스크(160)는 어셈블리 동안 플럭싱 및 웨이브-솔더링 동작들로부터 전기 기판(150)의 트레이스들 및 다른 부분들을 보호하고 사용하는 동안 환경 보호를 제공하는 역할을 한다. 솔더 마스크(160)는 선택 패드들(152), 플립 칩들 및 다른 범핑된 장치들이 부착될 전기 기판의 영역, 및 솔더 마스크 재료가 필요하지 않은 커넥터 콘택트들과 같은 다른 선택 영역들 위에 개구들을 포함할 수 있다. 솔더 마스크(160)는 언더필 재료(140)와 전기 기판(150) 외부 또는 그 사이에 위치될 수 있다.
도1b는 본 발명의 일 실시예에 따른, 부착 이전의 범프들 상에 플럭스 층을 갖는 범핑된 에어리어-어레이 장치(110), 및 솔더 마스크(160) 및 사전-인가된 언더필 재료(140)의 단면도를 102로 도시한다. 범핑된 에어리어-어레이 장치(110)는 상기 범핑된 에어리어-어레이 장치(110)의 상호접속면(112) 상의 패드(114)에 접속된 측면들(122)을 갖는 다수의 접속 범프들(120)을 가진다. 접속 범프들(120)은 전기 기판(150) 상의 패드(152) 및 언더필 재료(140) 내에 형성된 윈도우들 또는 개구들에 대응한다. 범핑된 에어리어-어레이 장치(110)는 전기 기판(150)상에 위치된 언더필 재료(140)에 의해 표시된 수용 영역들에서 전기 기판(150)에 전기적으로 그리고 기계적으로 부착된다.
범핑된 에어리어-어레이 장치(110)는 예를 들어, 한 세트의 접속 범프들(120)을 포함하는 범핑된 플립 칩, 칩-스케일 패키지, 볼-그리드 어레이, 에어리어-어레이 패키지, 범핑된 전자 소자, 또는 범핑된 전자 패키지일 수 있다. 범핑된 에어리어-어레이 장치(110)는 다수의 능동 소자들, 수동 소자들, 및 이들의 배합물을 포함할 수 있다. 범핑된 에어리어-어레이 장치(110)는 예를 들어, 플립 칩으로서 구성되거나 세라믹 볼-그리드 어레이 패키지 내에 구성된 저항기들, 커패시터들, 및 트랜지스터들과 같은 전자 소자들을 포함할 수 있다. 이러한 소자들은 하나 이상의 집적 회로들을 포함할 수 있는 범핑된 에어리어-어레이 장치(110) 내에 집적될 수 있다. 범핑된 에어리어-어레이 장치(110)는 명확함을 위하여 도시되지 않은 상호접속 트레이스들, 패드들, 비아들, 전도성 층들 및 절연층들을 포함할 수 있다.
접속 범프들(120)은 범핑된 에어리어-어레이 장치(110)의 상호접속면 상에 다수의 솔더 범프들 또는 다수의 솔더 볼들을 포함한다. 접속 범프들(120)은 패드들(114) 상에 형성된다. 솔더 범프는 예를 들어, 납-주석 솔더 범프를 형성하기 위하여 납과 주석과 같은 하나 이상의 금속들을 전기도금함으로써 형성될 수 있다. 솔더 범프들은 범핑된 에어리어-어레이 장치(110)의 상호접속면(112) 상에 하나 이상의 금속들을 증착시키고, 임의의 희망하지 않는 금속을 패터닝하여 에칭하도록 종래의 리소그래피 기술들을 사용함으로써 형성될 수 있다. 솔더 범프들은 상기 범프들을 녹여서 둥근 모서리들과 상부들을 형성하도록 열처리될 수 있다. 대안으로, 접속 범프들(120)은 패드들 상에 솔더 볼들을 위치시키고 상기 솔더 볼들을 패드들(114)에 부착하도록 가열함으로써 형성될 수 있다. 대안으로, 접속 범프들(120)은 패드들(114) 상의 솔더 페이스트를 선택적으로 스크린 인쇄하고 나서, 솔더를 녹여서 범프들을 형성하도록 가열함으로써 형성될 수 있다. 접속 범프들(120)은 측면들(122)을 갖는다.
플럭스 층(130)은 접속 범프들(120)의 상부 영역에 위치될 수 있다. 플럭스 층(130)은 예를 들어, 범프들이 녹거나 전기 기판으로 리플로우할 때, 솔더 범프들 또는 솔더 볼들로부터 산화물들을 제거하는 산성 성분들을 포함할 수 있다. 플럭스 층(130)은 단지 범프들의 상부 위치들 상에만 위치되거나, 예를 들어, 스프레잉 또는 딥핑 기술(spraying or dipping technique)을 사용함으로써 언더필 재료(140) 및 범프들의 상부들을 커버할 수 있다.
범핑된 에어리어-어레이 장치(110)는 전기 기판(150) 상에 위치되고 접속 범프들(120)을 전기 기판(150) 상의 패드들(152)에 전기적으로 접속시키기 위하여 가열된다. 가열될 때, 언더필 재료(140)는 접속 범프들(120) 주위에 흐르는 경향이 있다. 언더필 재료(140)는 경화 또는 응고를 통하여 굳어져서 범핑된 에어리어-어레이 장치를 전기 기판(150)에 튼튼하게 부착하도록 한다. 언더필 재료(140)는 수분 및 다른 환경 오염들에 대한 배리어(barrier)를 회로들, 패드들 및 상호접속부에 제공하고 응력 경감을 범프들에 제공한다. 전기 기판(150)은 플립-칩 및 에어리어-어레이 부착 이후에 개별적인 기판들로 절단되거나 싱귤레이팅될 수 있다.
도1c는 본 발명의 일 실시예에 따른, 부착 이후의 범핑된 에어리어-어레이 장치 및 사전-인가된 언더필 재료를 갖는 전기 기판을 포함하는 범핑된 에어리어-어레이 장치 어셈블리의 단면도를 104로 도시한다. 범핑된 에어리어-어레이 장치 어셈블리는 범핑된 플립 칩과 같은 범핑된 에어리어-어레이 장치(110), 및 전기 기판(150)을 포함한다. 범핑된 에어리어-어레이 장치 어셈블리(104)의 일례는 플립-칩 어셈블리이다.
범핑된 에어리어-어레이 장치(110) 및 전기 기판(150)은 전형적으로 전기 기판(150)의 상부에 범핑된 에어리어-어레이 장치(110)를 위치시킴으로써 접속된다. 접속 범프들(120)은 패드들(114) 상에 형성된다. 범핑된 에어리어-어레이 장치(110) 상의 접속 범프들(120)은 전기 기판(150) 상의 패드들(152)에 대응하는 사전-인가된 언더필 재료(140) 내의 홀들 또는 윈도우들을 통하여 위치된다. 범핑된 에어리어-어레이 장치(110)를 전기 기판(150)에 일시적으로 부착하기 위하여 접착제가 사용될 수 있다. 예를 들어, 인가된 플럭스가 접착제의 역할을 하거나, 언더필 재료(140)를 유연화시켜서 부착을 위한 점착성 표면을 제공하도록 범핑된 에어리어-어레이 장치(110) 또는 전기 기판(150)이 가열될 수 있다. 범핑된 장치들 및 다른 소자들이 전기 기판(150) 상에 위치된 이후에, 플립 칩들 및 다른 소자들을 전기 기판(150)에 전기적으로 접속시키기 위하여 플립 칩들과 다른 소자들을 가열하도록 어셈블리가 적외선 또는 대류 또는 강제 통풍로를 통하여 전달될 수 있다. 범핑된 장치들 상의 솔더 범프들 또는 솔더 볼들이 녹아서 전기 기판(150)에 솔더링된다. 언더필 재료(140)는 유연화되어 접속 범프들(120)의 측면들(122) 주위에 흐를 수 있다. 언더필 재료(140)는 가열될 때, 개선된 접착을 위하여 범핑된 에어리어-어레이 장치(110)의 상호접속면(112)을 적실 수 있다. 마찬가지로, 언더필 재료(140)는 가열될 때, 개선된 접착을 위하여 전기 기판(150)을 적실 수 있다. 대안으로, 범핑된 에어리어-어레이 장치(110)는 국부적으로 가열되고 전기 기판에 대해 가압되어 접속 범프들을 리플로우시키고 접속 범프들(120)의 측면들(122) 주위에 언더필 재료(140)를 흐르게 할 수 있다.
범핑된 에어리어-어레이 장치(110)는 상기 범핑된 에어리어-어레이 장치(110)의 상호접속면(112)으로부터 확장한 다수의 접속 범프들(120)을 포함한다. 상호접속면(112)은 범핑된 에어리어-어레이 장치(110)가 플립 칩일 때, 활성면이라 칭할 수 있다. 접속 범프들(120)은 범핑된 에어리어-어레이 장치(110)의 상호접속면(112) 상에 다수의 솔더 범프들 또는 솔더 볼들을 포함할 수 있다. 예를 들어, 접속 범프들(120)은 플립 칩의 활성면 상에 다수의 솔더 범프들 또는 다수의 솔더 볼들을 포함한다. 전기 기판(150)은 범핑된 에어리어-어레이 장치 또는 플립 칩 수용 영역에서 사전-인가된 언더필 재료(140)를 포함한다. 범핑된 에어리어-어레이 장치(110)는 가열되어 접속 범프들(120)을 전기 기판(150) 상의 패드(152)에 전기적으로 접속시키고 접속 범프들(120)의 측면들(122) 주위의 범핑된 에어리어-어레이 장치 또는 플립 칩 수용 영역으로부터 언더필 재료(140)를 흐르게 하여, 범핑된 에어리어-어레이 장치(110)를 전기 기판(150)에 고정시키도록 한다. 범프들 또는 전기 기판(150) 상의 플럭스 층들은 어셈블리 동안 전형적으로 소모된다. 흐르는 언더필 재료(140)는 플립 칩 어셈블리 또는 범핑된 에어리어-어레이 장치 어셈블리(104)에 응력-경감층 및 수분-침투 배리어를 제공한다. 이 실시예에서, 솔더 마스크(160)는 언더필 재료(140)의 외부의 전기 기판(150)의 표면상에 위치된다.
범핑된 에어리어-어레이 장치들(110)이 전기 기판에 전기적으로 접속될 때, 흐르는 언더필 재료(140)는 선택적인 솔더 마스크(160)에 결합하여, 응력-경감층 및 수분-침투 배리어를 형성한다. 리플로우 및 경화 동안, 언더필 재료(140)는 접속 범프들(120) 주위에 흐를 수 있다. 어셈블리 이후에, 언더필 재료(140)는 범핑된 에어리어-어레이 장치들(110)을 전기 기판(150)에 고정시키고, 큰 온도 왕복운동 동안에 범프들과 패드들 사이의 경계면에서 발생할 수 있는 열적으로 발생된 응력들을 제한한다. 언더필 재료(140)는 범핑된 에어리어-어레이 장치 어셈블리들의 개선된 솔더 조인트 무결성(solder joint integrity)을 제공한다.
언더필 재료(140)는 또한 범핑된 에어리어-어레이 장치(110)의 측면들 주위에 필릿(fillit)을 형성할 수 있다. 리플로우 단계 동안 그리고 경화 이전에, 언더필 재료(140)는 범핑된 에어리어-어레이 장치(110)의 측면들을 적시고, 상기 측면들을 윅킹하고 나서, 범핑된 에어리어-어레이 장치들, 전기 기판(150) 및 다른 부착된 소자들을 위한 부드러운 보호 코팅을 형성하도록 경화될 수 있다.
도2는 본 발명의 일 실시예에 따른, 범핑된 에어리어-어레이 장치를 부착하기 이전의 범핑된 에어리어-어레이 장치 어셈블리의 단면도를 200으로 도시한다. 범핑된 에어리어-어레이 장치(210)는 범프들 상의 플럭스를 포함하며, 전기 기판(250)은 사전-인가된 언더필을 포함한다. 전기 기판(250)은 패드(252) 및 사전-인가된 언더필 재료(240)를 포함한다. 범핑된 에어리어-어레이 장치(210)는 상기 범핑된 에어리어-어레이 장치(210)의 상호접속면(212) 상의 패드들(214)에 부착된 접속 범프들(220)을 포함한다. 범핑된 에어리어-어레이 장치(210)는 예를 들어, 범핑된 플립 칩, 또는 칩-스케일 패키지, 볼-그리드 어레이, 에어리어-어레이 패키지, 범핑된 전자 소자, 범핑된 전자 패키지, 또는 언더필링을 필요로 하는 임의의 소자일 수 있다. 전기 기판(250)은 예를 들어, 인쇄 회로 보드 패널, 단층 인쇄 회로 보드, 다층 인쇄 회로 보드, 인쇄 배선 보드, 난연 유리섬유 보드, 유기 회로 보드, 마더보드, 세라믹 기판, 하이브리드 회로 기판, 집적 회로 패키지, 리드 프레임, 반도체 기판, 폴리이미드 테이프, 플럭스 회로, 고밀도 상호접속 보드, 또는 전자 모듈일 수 있다.
측면들(222)을 갖는 접속 범프들(220)은 다수의 솔더 범프들 및 다수의 솔더 볼들을 포함할 수 있다. 이 실시예에서, 플럭스 층(230)은 접속 범프들(220)의 적어도 상부에 인가된다. 대안으로, 플러스 층(230)은 예를 들어, 딥핑 또는 스프레잉 동작을 사용하여 범핑된 에어리어-어레이 장치(210)의 측면들 및 표면에 인가될 수 있다.
언더필 재료(240)는 범핑된 에어리어-어레이 장치(210)가 부착되는 에어리어와 같이, 전기 기판(250)의 일부에 인가될 수 있다. 언더필 재료(240)는 접속 범프들(220)이 전기 기판(250) 상의 패드들(252)에 전기적으로 접속되도록 하기 위하여 언더필 재료(240) 내의 홀들 또는 개구들을 가지는 전기 기판(250)의 일부 또는 전체 면에 걸쳐 확장될 수 있다. 이 실시예에서, 솔더 마스크는 전기 기판(250)에서 생략되며, 언더필 재료(240)는 솔더링 공정들 동안의 솔더 또는 동작할 때의 환경적인 조건들로부터 전기 기판(250)의 트레이스들 및 다른 소자들을 보호하는 역할을 한다.
범핑된 에어리어-어레이 장치(210)의 상호접속면(212)은 가열하여 접속 범프들(220)을 전기 기판(250)에 접속시킬 때, 사전-인가된 언더필 재료(240) 다음에 또는 그 주위에 위치된다. 플럭스 층(230)은 패드들(252)로부터 산화된 금속들을 제거시키고 솔더링을 준비시에 표면을 세척한다. 언더필 재료(240)가 접속 범프들(220) 주위에 흘러서, 접속 범프들(220)에 튼튼한 부착 및 응력-경감을 제공한다. 플루우된 언더필 재료는 화학적인 스프레이 및 응축과 같은 다양한 환경 위험들로부터 수분-침투 배리어 및 보호부, 응력-경감층을 형성한다.
도2b는 본 발명의 일 실시예에 따른, 사전-인가된 언더필 및 패드 상의 플럭스 또는 솔더 페이스트를 갖는 전기 기판 및 범핑된 에어리어-어레이 장치를 가지는 범핑된 에어리어-어레이 장치 어셈블리의 단면도를 202로 도시한다. 이 실시예에서, 솔더 페이스트 또는 플럭스 층(230)은 전기 기판(250)의 상호접속면 상의 패드들(252)에 인가된다. 솔더 페이스트 도는 플럭스 층(230)은 범핑된 에어리어-어레이 장치들이 부착되는 패드 영역들과 같은 선택된 위치들 내에 재료를 투여하기 위하여 예를 들어, 스크린 또는 스텐슬(stencil)을 사용하여 인가된다. 대안으로, 플럭스 또는 페이스트는 개개의 패드들 상으로 핀에 의해 전달되거나 니들에 의해 투여될 수 있다. 솔더 페이스트 도는 플럭스 층(230)은 리플로우 시퀀스들 동안 패드들(252) 상의 임의의 산화된 재료를 제거하기 위하여 다양한 세척 에이전트 및 산성 성분들을 포함한다. 솔더 페이스트 또는 플럭스 층(230)은 예를 들어, 범핑된 에어리어-어레이 장치(210) 상의 접속 범프들(220)에 대응하는 언더필 재료(240) 내의 개구들 및 윈도우들 내에 인가될 수 있다. 이 실시예에서, 플립 칩 또는 에어리어-어레이 장치 부착을 위한 영역들에 솔더 마스크가 사용되지 않는다. 다른 실시예에서, 언더필 재료는 예를 들어, 패드들 상의 충만되지 않은 플럭싱 언더필 재료를 갖는 충만된 언더필 재료를 사용하여 선택적으로 인가된 두 개의 개별적인 재료들로 이루어진다.
리플로우 동안에, 범핑된 에어리어-어레이 장치(210)의 상호접속면(212) 상의 접속 범프들(220)은 범핑된 에어리어-어레이 장치(210) 상의 패드들(214)을 전기 기판(250) 상의 패드들(252)에 접속시킨다. 언더필 재료(240)는 접속 범프들(220)의 측면들 주위에 흐르고, 경화 또는 응고를 통하여 굳어질 때, 범프들 또는 볼들에 응력-경감을 제공하고, 범핑된 에어리어-어레이 장치(210) 및 전기 기판(250)에 수분-침투 배리어들을 제공한다.
전기 기판들의 어레이가 동시에 제조되는 경우, 전기 기판(250)은 범핑된 에어리어-어레이 장치들이 전기 기판에 전기적으로 접속되고 언더필 재료가 범프들 주위에 흐를 때, 개별적인 기판들을 형성하기 위하여 싱귤레이팅될 수 있다.
도3은 본 발명의 일 실시예에 따른, 사전-인가된 플럭싱 언더필을 갖는 전기 기판 및 범핑된 에어리어-어레이 장치를 가지는 범핑된 에어리어-어레이 장치 어셈블리의 단면도를 300으로 도시한다. 범핑된 에어리어-어레이 장치의 일례는 인쇄 배선 보드 상의 범핑된 플립 칩이다. 이 실시예에서, 언더필 재료는 솔더 마스크를 대신한다.
범핑된 에어리어-어레이 장치 어셈블리(300)는 범핑된 플립 칩, 칩-스케일 패키지, 볼-그리드 어레이, 에어리어-어레이 패키지, 범핑된 전자 소자, 또는 범핑된 전자 패캐지와 같은 범핑된 에어리어-어레이 장치(310)를 포함한다. 범핑된 에어리어-어레이 장치(310)는 상기 범핑된 에어리어-어레이 장치(310)의 상호접속면(312) 상의 패드들(314)에 접속된 다수의 접속 범프들(320)을 포함한다. 접속 범프들(320)은 예를 들어, 다수의 솔더 범프들 또는 솔더 볼들을 포함한다.
범핑된 에어리어-어레이 장치 어셈블리(300)는 또한 인쇄 회로 보드 패널, 단층 인쇄 회로 보드, 다층 인쇄 회로 보드, 인쇄 배선 보드, 난연 유리섬유 보드, 유기 회로 보드, 마더보드, 세라믹 기판, 하이브리드 회로 기판, 집적 회로 패키지, 리드 프레임, 반도체 기판, 폴리이미드 테이프, 플럭스 회로, 고밀도 상호접속 보드, 또는 전자 모듈과 같은 전기 기판(350)을 포함한다.
사전-인가된 언더필 재료(340)는 전기 기판(250)에 선택적으로 인가된다. 이 실시예에서, 언더필 재료(340)는 플럭싱 언더필이라 칭하는 인터디스퍼싱된 플럭싱 에이전트를 포함하며, 이는 범핑된 에어리어-어레이 장치(310)가 전기 기판(350)에 전기적으로 접속될 때 전기 기판(350) 상의 패드들(252)의 표면들 및 접속 범프들(320)로부터 산화물을 세척하여 스트립한다. 플럭싱 언더필 재료(340)는 충만되거나 충만되지 않을 수 있다. 사전-인가된 언더필 재료(340)는 패드들(352) 위의 대응하는 접속 범프들을 위한 개구들 또는 윈도우들을 가질 수 있다. 사전-인가된 언더필 재료(240)는 경화되지 않거나 부분적으로 경화되어, 범핑된 에어리어-어레이 장치(310)가 가열되어 전기 기판(350)에 접속될 때 언더필 층을 유연화시킴으로, 인가된 언더필 재료에 인접한 범핑된 에어리어-어레이 장치의 상호접속면을 위치지정하기 앞서 언더필 재료(340) 내의 홀들 또는 개구들이 필요로되지 않는다. 언더필 재료(340)는 리플로우 공정 동안 접속 범프들(320)의 측면들(322) 주위에 흐를 수 있으며, 그 후, 접속 범프들(320)에 대한 응력 경감 및 범핑된 에어리어-어레이 장치(310) 및 전기 기판(350)을 위한 수분-침투 배리어를 제공하도록 경화된다. 언더필 재료(340)는 전기 기판(350)에 선택적으로 인가되어 범핑된 에어리어-어레이 장치(310)의 에지들과 언더랩, 오버랩 또는 일치되도록 할 수 있다.
솔더 마스크는 언더필 재료(340)및 전기 기판(350) 간에 인가되며, 범핑된 에어리어-어레이 장치(310)의 영역 외부에 인가되거나 전체적으로 생략될 수 있다. 전기 기판들의 어레이가 동시에 제조될 때, 전기 기판(350)은 언더필 재료 인가 및 솔더 리플로우 후 개별 기판들을 형성하기 위하여 싱귤레이트(singulate)될 수 있다.
도4a는 (400)에서 본 발명의 일 실시예를 따른 범핑된 에어리어-어레이 장치 어셈블리의 단면도를 도시한 것이다. 범핑된 에어리어-어레이 어셈블리(400)는 패드들(414)을 갖는 확장되는 다수의 접속 범프들(420) 상의 플럭스 층(430)을 갖는 범핑된 에어리어-어레이 장치(410) 및 사전-인가된 언더필 재료(440) 및 언더라잉 솔더 마스크(460)를 갖는 전기 기판(450)을 포함한다. 범핑된 에어리어-어레이 어셈블리(400)의 예는 플립-칩 어셈블리이다.
접속 범프들(420)은 범핑된 에어리어-어레이 장치(410)의 상호접속면상에서 솔더 범프들 또는 솔더 볼들을 구비할 수 있다. 범핑된 에어리어-어레이 장치(410)는 예를 들어 범핑된 플립 칩, 칩-스케일 패키지, 볼-그리드 어레이, 에어리어-어레이 패키지, 범핑된 전자 소자 또는 범핑된 전자 패키지를 포함할 수 있다. 범핑된 에어리어-어레이 장치(410)는 예를 들어 플립 칩의 액티브 표면으로부터 확장되는 접속 범프들(420)을 갖는 플립 칩을 포함할 수 있다. 범핑된 에어리어-어레이 장치(410)는 예를 들어 플립 칩의 액티브 표면으로부터 확장되는 접속 범프들(420)을 갖는 플립 칩을 포함할 수 있다.
전기 기판(450)은 예를 들어 인쇄 회로 보드 패널, 단층 인쇄 회로 보드, 다층 인쇄 회로 보드, 인쇄 배선 보드, 난연 유리섬유 보드, 유기 회로 보드, 마더보드, 세라믹 기판, 하이브리드 회로 기판, 집적 회로 패키지, 리드프레임, 반도체 기판, 폴리이미드 테이프, 플렉스 회로, 고밀도 상호접속 보드 또는 전자 모듈일 수 있다.
솔더 마스크(460)는 사전-인가된 언더필 재료(440) 및 전기 기판(450) 간에 위치된다. 솔더 마스크(460)는 접속 범프들(420)에 대응하는 전기 기판(450) 상에 선택 패드들(452)을 노출시키도록 개구들 및 윈도우들을 포함한다. 범핑된 에어리어-어레이 장치(410)는 접속 범프들을 범핑된 에어리어-어레이 장치 수용 영역들에 위치되는 전기 기판(450)에 전기 접속시키고 범핑된 에어리어-어레이 장치(410)를 전기 기판(450)에 고착시키기 위하여 접속 범프들(420) 주위에 범핑된 에어리어-어레이 장치 수용 영역들로부터 언더필 재료(440)를 흐르도록 하기 위하여 가열된다. 플럭스 층(430)은 접속 범프들(420)의 적어도 최상부 부분들 상에 위치된다. 범핑된 에어리어-어레이 장치(410)가 전기 기판(450)에 전기 접속될 때, 플로우된 언더필 재료(440)는 응력-경감 층 및 수분-침투 배리어를 형성한다. 어셈블리 후, 언더필 재료(440)는 범핑된 에어리어-어레이 장치(410) 또는 전기 기판(450) 중 어느 하나 상의 접속 범프들(420), 패드들(414), 패드들(452), 및 임의의 접속 트레이스들을 물, 수분 빌드-업(moisture build-up), 또는 범핑된 에어리어-어레이 어셈블리(400)을 부식하거나 이와 달리 손상시킬 수 있는 화학물질들 또는 다른 재료들의 어떤 부주의한 스프레이로부터 보호한다.
도4b는 (402)에서 본 발명의 일 실시예를 따른 사전-인가된 언더필 재료(440) 및 언더라잉 솔더 마스크(460)를 갖는 전기 기판 및 범핑된 에어리어-어레이 장치(410)를 갖는 전기 범핑된 에어리어-어레이 장치 어셈블리의 단면도를 도시한 것이다. 범핑된 에어리어-어레이 장치(110)는 상호접속면(412) 상의 패드들(414)에 부착되는 접속 범프들(420)을 포함한다. 솔더 마스크(460)는 사전-인가된 언더필 재료(440) 및 전기 기판(450)을 포함한다. 이 실시예에서, 솔더 페이스트 또는 플러스 층(430)은 전기 기판(450)의 패드들(452) 상에 위치되어 범핑된 플립 칩과 같은 범핑된 에어리어-어레이 장치(410) 또는 다른 범핑된 장치를 전기 기판(450)에 접속시키는 것을 지원한다. 플럭스가 사용될 때, 이는 패드들(452)을 넘어서 확장되는 표면적에 인가될 수 있다. 범핑된 에어리어-어레이 장치(410)가 강려되어 접속 범프들(420)을 전기 기판(450)에 전기 접속시키고 전기 기판(450) 상의 범핑된 에어리어-어레이 수용 영역들로부터 사전-인가된 언더필 재료(440)를 흐르게 한다. 언더필 재료(440)는 가열될 때 접속 범프들(420) 주위에 흐른다. 언더필 재료(440)는 응력 경감 및 습기-침투 배리어를 제공하고 범핑된 에어리어-어레이 장치(410)를 전기 기판(450)에 고착시킨다. 전기 기판(450)은 리플로우 후 싱귤레이트될 수 있다.
도5a는 (500)에서 본 발명의 일 실시예를 따른 범핑된 에어리어-어레이 장치 어셈블리의 단면도를 도시한 것이다. 범핑된 에어리어-어레이 장치 어셈블리(500)는 범핑된 플립 칩, 칩-스케일 패키지, 볼-그리드 어레이, 에이리어-어레이 패키지, 범핑된 전자 소자 또는 범핑된 전자 패키지와 같은 범핑된 에어리어-어레이 장치(510)를 포함한다. 범핑된 에어리어-어레이 장치(510)는 범핑된 에어리어-어레이 장치(510)의 액티브 또는 상호접속면상에서 솔더 범프들 또는 솔더 볼들과 같은 다수의 접속 범프들(520)을 갖는다.
범핑된 에어리어-어레이 장치 어셈블리(500)는 인쇄 회로 보드 패널, 단층 인쇄 회로 보드, 다층 인쇄 회로 보드, 인쇄 배선 보드, 난연 유리섬유 보드, 유기 회로 보드, 마더보드, 세라믹 기판, 하이브리드 회로 기판, 집적 회로 패키지, 리드프레임, 반도체 기판, 폴리이미드 테이프, 플렉스 회로, 고밀도 상호접속 보드 또는 전자 모듈과 같은 전기 기판(550)을 포함한다. 이 실시예에서, 전기 기판(550)은 사전-인가된 플럭싱 언더필 재료(540) 및 언더라잉 솔더 마스크(560)를 포함한다. 솔더 마스크(560)는 사전-인가된 플럭싱 언더필 재료(540) 및 전기 기판(550) 간에 위치된다.
플럭싱 언더필 재료(540)는 범핑된 에어리어-어레이 장치(510)가 접속 범프들(520)을 전기 기판(550) 상의 패드들(552)에 전기 접속시키고 접속 범프들(520)의 측면들(522) 주위의 범핑된 에어리-어레이 장치 수용 영역들로부터 언더필 재료(540)를 흐르도록 하기 위하여 가열될 때 전기 기판(55) 상의 패드들(522)의 표면들을 세척하여 탈산화시키는 솔더 플럭스를 포함한다. 언더필 재료(540)는 범핑된 에어리어-어레이 장치(510)를 전기 기판(550)에 고착시키고 응력-경감 층 및 수분-침투 배리어를 제공한다.
도5b는 (500)에서 본 발명의 일 실시예를 따른 플럭싱 언더필 부분들 및 충만된 언더필 부분들을 갖는 사전-인가된 패턴화된 언더필 필름을 포함한 전기 기판 및 범핑된 에어리어-어레이 장치를 갖는 범핑된 에어리어-어레이 장치 어셈블리의 단면도를 도시한 것이다. 범핑된 에어리어-어레이 장치 어셈블리(500)는 범핑된 플립 칩, 칩-스케일 패키지, 볼-그리드 어레이, 에어리어-어레이 패키지, 범핑된 전자 소자 또는 범핑된 전자 패키지와 같은 범핑된 에어리어-어레이 장치(510)를 포함한다. 범핑된 에어리어-어레이 장치(510)는 범핑된 에어리어-어레이 장치(510)의 액티브 또는 상호접속면 상의 솔더 범프들 또는 솔더 볼들과 같은 다수의 접속 범프들(520)을 갖는다.
범핑된 에어리어-어레이 장치 어셈블리(500)는 인쇄 회로 보드 패널, 단층 인쇄 회로 보드, 다층 인쇄 회로 보드, 인쇄 배선 보드, 난연 유리섬유 보드, 유기 회로 보드, 마더보드, 세라믹 기판, 하이브리드 회로 기판, 집적 회로 패키지, 리드프레임, 반도체 기판, 폴리이미드 테이프, 플렉스 회로, 고밀도 상호접속 보드 또는 전자 모듈와 같은 전기 기판(500)을 포함한다. 이 실시예에서, 전기 기판(550)은 사전-인가된 언더필 재료(540)를 포함하는데, 사전-인가된 언더필 재료(540)는 패턴화된 언더필 필름을 포함한다. 패턴화된 언더필 필름은 플럭싱 언더필을 갖는 제1 부분(542) 및 충만된 언더필을 갖는 제2 부분(544)을 포함한다. 플럭싱 언더필을 갖는 제1 부분(542)은 범핑된 에어리어-어레이 장치(510)가 전기 기판(550) 상의 패드들(552)에 접속 범프들(520)을 전기적으로 접속시키기 위하여 가열될 때 전기 기판(550)상의 패드들(552)의 표면들을 세척하여 산화물제거하는 솔더 플럭스를 포함한다. 패턴화된 언더필 필름의 제1 부분(542)은 통상적으로 필러를 포함하지 않지만, 개선된 열 팽창 계수 정합을 위한 필러를 포함할 수 있다. 일 실시예에서, 패턴화된 언더필 필름의 제2 부분(544)은, 열 팽창 계수 정합을 개선시키기 위하여 필러를 포함하지만 비플럭싱이다.
전기 기판(550)은 언더라잉 솔더 마스크(560)를 포함할 수 있다. 솔더 마스크(560)는 사전-인가된 언더필 재료(540) 및 전기 기판(550) 사이에 위치된다.
언더필 재료(540)는 접속 범프들(520)을 전기 기판(550)상의 패드들(552)에 전기 접속시키고 접속 범프들(520)의 측면들(522) 주위의 범핑된 에이러어-어레이 장치 수용 영역들로부터 언더필 재료(540)를 흐르도록 하기 위하여 가열된다. 언더필 재료(540)는 범핑된 에어리어-어레이 장치(510)를 전기 기판(550)에 고착시키고 응력-경감 층 및 수분-침투 배리어를 제공한다.
도6은 (600)에서 본 발명의 일 실시예를 따른 인쇄 배선 보드 패널을 도시한 것이다. 인쇄 배선 보드 패널(600)은 사전-인가된 언더필 재료(640)를 포함한 단층 또는 다층 인쇄 회로 보드(650)를 포함한다. 인쇄 배선 보드 패널의 또 다른 예는 플립-칩 어셈블리 후 싱귤레이팅될 수 있는 패드들 및 상호접속 트레이스들을 갖는 세라믹 기판이다. 사전-인가된 언더필 재료(640)는 다수의 플립-칩 수용 영역들(642)에서 인쇄 회로 보드(650)의 표면상에 배치된다. 플립-칩 수용 영역들(642)은 플립 칩 어셈블리 동안 플립 칩 배치를 표시한다. 솔더 마스크(660)는 언더필 재료(640) 및 인쇄 회로 보드(650) 사이에 위치될 수 있다. 인쇄 회로 보드 패널(600)은 톱니형(sawed)이 될 수 있거나 그렇치 않다면 범핑된 플립 칩들 전 후에 분리되거나 싱귤레이팅 될 수 있고, 칩-스케일 패키지, 볼-그리드 어레이, 에어리어-어레이 패키지, 범핑된 전자 소자 또는 범핑된 전자 패키지와 같은 다른 범핑된 에어리어-어레이 장치들(610)은 인쇄 회로 보드(650)에 전기적으로 접속되고 언더필 재료(640)는 범프들 주위로 흐른다. 인쇄 회로 보드 상의 사전-인가된 언더필 재료들은 PCB 제조자들이 선적 전 및 표면 설치 어셈블리 이후 사전-인가된 언더필 재료를 보드들에 제공하도록 한다.
일 실시예에서, 언더필 재료는 필요로 되는 경우 다수의 패스들을 사용하여 스텐실 또는 스크린 인쇄, 투여(dispensing) 또는 필름 라미네이션과 같은 적절한 기술을 사용하여 PCB 패널 상에 증착된다. PCB 상의 언더필 재료(640)는 예를 들어 솔더링 패드들 상에서 플럭싱 언더필 서클들 및 이 패드들 주위에 충만된 언더필 에어리어들을 형성하기 위하여 하나 이상의 재료들로 선택 패턴으로 형성될 수 있다. 이 예에서, 이 단계는 보드들을 표면 설치 기술(SMT) 어셈블리 설비로 이송하기 전, PCB 제조 공정에서 최종 단계에서처럼 수행된다.
도7은 (700)에서 본 발명의 일 실시예를 따른 전기 기판에 범핑된 에어리어-어레이 장치를 부착시키는 방법을 도시한 순서도를 도시한 것이다. 범핑된 에어리어-어레이 어셈블리 방법(700)은 전기 기판에 범핑된 플립 칩 및 다른 범핑된 장치들을 부착시키는 단계들을 포함한다.
언더필 재료는 블록(710)에 도시된 바와 같이 전기 기판의 일부에 인가된다. 언더필 재료는 예를 들어, SMT 어셈블러에 PCB 또는 PWB를 이송하기 전 PWB 또는 PCB 제조기에서 인가될 수 있다. 언더필 재료는 전기 기판에 범핑된 에어리어-어레이 장치들을 부착하는데 사용된다. 언더필 재료는 전기 기판의 표면상의 다수의 범핑된 에어리어-어레이 수용 영역들에 위치될 수 있는데, 여기서 범핑된 에어리어-어레이 또는 플립-칩 수용 영역들은 범핑된 에어리어-어레이 또는 플립-칩 어셈블리 동안 범핑된 에어리어-어레이 또는 플립-칩 배치를 표시한다. 언더필 재료는 후에 부착되는 범핑된 에어리어-어레이 장치의 상호접속면으로부터 확장되는 접속 범프들에 대응하는 다수의 개구들을 포함할 수 있다. 전기 기판은 예를 들어 인쇄 회로 보드 패널, 단층 인쇄 회로 보드, 다층 인쇄 회로 보드, 인쇄 배선 보드, 난연 유리섬유 보드, 유기 회로 보드, 마더보드, 세라믹 기판, 하이브리드 회로 기판, 집적 회로 패키지, 리드프레임, 반도체 기판, 폴리이미드 테이프, 플렉스 회로, 고밀도 상호접속 보드 또는 전자 모듈일 수 있다.
전기 기판은 상호접속면상에서 솔더 마스크를 가질 수 있다. 솔더 마스크는 전기 기판 및 인가된 언더필 재료 간에 위치될 수 있다. 솔더 마스크는 언더라잉 패드들을 노출시키기 위하여 개구들 또는 윈도우들을 갖는 범핑된 에어리어-어레이 수용 영역들에 위치될 수 있다. 솔더 마스크는 범핑된 에어리어-어레이 장치 수용 영역들 외부의 전기 기판의 표면상에 위치될 수 있거나 예를 들어 언더필 재료가 솔더 마스크로서 적절하게 작용하는 경우들에 완전히 생략될 수 있다.
언더필 재료는 임의의 적절한 언더필 필름 또는 b-스테이져블 중합체 재료일 수 있다. b-스테이져블 중합체 재료는 다음 가열이 재료를 유연화하여 경화될 때 더욱 가교 및 경화되도록, 경화되지 않거나 비가교 조건으로 열처리될 수 있는 중합체 화합물이라 칭한다. 언더필 재료는 예를 들어 에폭시, 열가소성 재료, 열경화성 재료, 폴리이미드, 폴리우레탄, 중합체 재료, 충만된 에폭시, 충만된 열가소성 재료, 충만된 열경화성 재료, 충만된 폴리이미드, 충만된 폴리우레탄, 충만된 중합체 재료, 충만된 열경화성 재료, 충만된 폴리이미드, 충만된 폴리우레탄, 충만된 중합체 재료, 플럭싱 언더필, 적절한 언더필 화합물, 또는 이들의 배합물일 수 있다.
언더필 재료는 전기 기판에 대해 패턴화된 마스크를 위치지정하고 패턴화된 마스크를 통해서 언더필 재료를 투여함으로써 인가될 수 있다. 패턴화된 마스크는 예를 들어, 패턴화된 형태들을 갖는 스텐실 또는 스크린을 포함할 수 있다. 패턴화된 마스크는 통상적으로 컷아웃들과 윈도우들과 같은 형태들을 가져 언더필 재료가 컷아웃들 또는 스크린을 통해서 예를 들어 범핑된 에어리어-어레이 장치 수용 영역들 또는 플립-칩 수용 영역들에서 전기 기판 상으로 인가되도록 한다. 패턴화된 마스크는 전형적으로 스크린 상에서 하나 이상의 장벽 특성들을 갖는 미세 메시 스크린을 포함한다. 대안적으로, 패턴화된 마스크는 플라스틱 또는 금속과 같은 금속 시트에서 펀치되거나 형성되는 홀들 및 다른 형태들로 스텐실될 수 있다. 장벽 특성들은 예를 들어 언더필 재료가 바람직하지 않은 위치들을 커버하는 형태들을 포함할 수 있다. 언더필 재료는 예를 들어 범핑된 집적 회로 패키지들의 경우에 전기 기판상에서 패키지 풋프린트를 완전히 커버할 필요가 없다.
패턴화된 마스크는 전기 기판에 정렬된다. 언더필 재료는 점성 액체, 페이스트, 겔, 현탁액, 또는 슬러리 형태일 수 있는데, 그 결과 언더필 재료는 스크린 또는 스텐실을 통해서 인가될 수 있다. 그 후, 언더필 재료는 건조되고 안정화되어, 분적으로 경화되거나, 그렇치 않다면 고화될 수 있다. 언더필 재료는 종종 언더필 재료로부터 용제들 대부분 또는 전부를 제거하도록 건조된다. 언더필 재료는 전기 기판을 언더필 재료 건조 온도로 가열함으로써 건조되거나 진공 또는 다른 제어된 환경에서 언더필 재료로부터 용제들을 증발제거함으로써 건조될 수 있다. 부가적인 언더필 층들은 더 두꺼운 언더필 재료가 바람직할 때 첨가될 수 있다. 필요로 되는 경우, 범프들을 위한 개구들은 레이저 절제, 광-패턴화 또는 어떤 적절한 형태의 포메이션 공정을 사용하여 언더필 재료로 제조될 수 있다. 일 예에서, 2개의 분리된 언더필 재료들은 패드들 상의 충만되지 않은 플럭싱 언더필 재료와 함께 충만된 언더필 재료를 사용하여 선택적으로 인가된다.
대안적으로, 언더필 재료는 전기 기판에 대해서 패턴화된 언더필 필름을 위치지정하고 패턴화된 언더필 필름을 전기 기판상으로 누름으로써 인가될 수 있다. 언더필 재료는 전기 기판의 표면에 대해 패턴화된 언더필 필름을 위치지정하고 패턴화된 언더필 필름을 전기 기판상으로 누름으로써 인가된다. 예를 들어, 언더필 재료는 다이-컷 필름, 언더필 재료의 라미네이트 또는 패턴화된 언더필 재료의 또 다른 시트 형태를 사용하여 인쇄 회로 보드에 인가될 수 있다. 패턴화된 언더필 필름은 에폭시, 열가소성 재료, 열경화성 재료, 폴리이미드, 폴리우레탄, 중합체 재료, 충만된 에폭시, 충만된 열가소성 재료, 충만된 열경화성 재료, 충만된 폴리이미드, 충만된 폴리우레탄, 충만된 중합체 재료, 플럭싱 언더필, 적절한 언더필 화함물 또는 이들의 배합물과 같은 언더필 재료의 얇은 층을 포함한다. 배킹 층은 언더필 재료를 지지하기 위하여 사용되는 투명한 플라스틱, 마일라 또는 아세테이트 시트일 수 있다.
윈도우즈, 개구들, 패키지 아웃라인들, 플립 칩 아웃라인들 및 다른 형태들은 전형적으로 언더필 층에서 형성된다. 언더필 재료는 다이로 절단되거나 펀칭되어 규정된 형상들로 형성된다. 대안적으로, 언더필 재료는 레이저로 선태적으로 절제되거나, 임의의 적절한 포메이션 기술을 통해서 소망 패턴들의 형태로 된다. 언더필 필름은 2개의 부분들, 솔더링 패드들 위에 플럭싱 언더필을 지닌 제1 부분 및 패드들 주위의 선택 영역들에 충만된 언더필을 지닌 제2 부분을 포함할 수 있다. 솔더링 패드들 위의 플럭싱 언더필은 일반적으로 충만되지 않지만 충만될 수 있다. 언더필 필름의 다른 부분들은 예를 들어 플립 칩 또는 전기 기판 상의 광학 또는 전자기계적 소자들을 커버하기 위한 언더필 재료의 보이드일 수 있다.
하나의 전형적인 실시예의 다이-컷 필름 또는 패턴화된 언더필 필름은 규정된 수용 영역에서 전기 기판에 정렬되며, 전기 기판의 표면에 대해서 위치되고, 언더필 재료를 전기 기판에 부착시키기 위하여 가열하면서 전기 기판 상으로 눌려진다. 그 후, 배킹 층이 제거될 수 있다. 또 다른 실시예에서, 패턴화된 언더필 필름 및 전기 기판 간의 영역은 임의의 트랩된 공기를 제거하기 위하여 펌핑 배출되고 나서 언더필 재료는 전기 기판으로 가열되어 언더필 재료를 전기 기판에 라미네이트 한다. 전형적인 라미네이션 온도는 예를 들어 60℃ 및 100℃ 사이이다. 패턴화된 언더필 필름은 핫 롤러, 프레스 또는 이외 다른 어떤 적절한 프레싱 메커니즘으로 가압될 수 있다. 대안적으로, 패턴화된 언더필 필름은 트랩된 공기를 제거하고 패턴화된 언더필 필름을 전기 기판에 대해 확고하게 유지시키기 위하여 패턴화된 언더필 필름 및 전기 기판 간의 영역을 펌핑 배출함으로써 그리고 패턴화된 언더필 필름 및 전기 기판을 라미네이션 온도로 가열함으로써 라미네이트될 수 있다. 전기 기판 및 패턴화된 언더필 필름은 통상적으로 60℃ 및 100℃ 사이의 라미네이션 온도로 가열된다. 배킹 층은 패턴화된 언더필 필름으로부터 제거되고 언더필 재료층은 전기 기판에 라미네이트된 채놀 유지된다. 배킹 층은 이면을 필링함으로써 또는 이와 달리 이를 언더필 재료 및 전기 기판으로부터 분리시킴으로써 제거될 수 있다.
언더필 재료는 블록(720)에 도시된 바와 같이 가열 처리된다. 언더필 재료는 언더필-재료 스테이징 온도로 가열되어 재료를 건조하여 소망 레벨의 점착성(tackiness) 및 가교를 제공한다. 언더필 재료는 때때로 b-스테이징이라 칭하는 공정에서 열처기되어 이 필름을 건조한다. 열처리하기 위한 온도 및 시간 및 언더필 재료의 점성은 언더필 재료가 주로 패턴화된 형상들로 유지되고 전기 기판 상에 패드 영역들을 커버하지 않도록 선택될 수 있다. 언더필 재료는 소정의 온도로 가열되어 남아있는 용제들을 드라이브 아웃하고 재료를 고화시켜 작은 정도의 가교를 허용한다. 에폭시들 및 다른 중합체 재료들을 토대로 한 언더필 재료들은 전형적으로 언더필-재료 스테이징 온도로 가열되어 언더필 재료가 더이상 점착성이 없게 되도록 한다. 언더필 재료는 가열 단계 이후 건조되고 경화되지 않은채로 유지되거나 부분적으로 경화된 채로 유지되도록 한다. 언더필-재료 스테이징 온도는 예를 들어 80℃ 및 150℃사이일 수 있다. 열-처리 단계는 종종 공기, 질소 또는 질소와 같은 제어된 환경에서 행해진다. 스테이징 온도들은 전형적으로 30동안 내지 2시간에 걸쳐서 유지된다.
사전-인가된 언더필 재료 인가 후, 전기 기판들은 플립 칩들 및 다른 범핑된 장치들과 함께 어셈블링될 수 있다. 예를 들어, 사전-인가된 언더필 재료를 갖는 전기 기판들은 PWB 또는 PCB 제조기로 제조되고 나서 SMT 어셈블러로 이송된다. 릴리스 라이너는 전기 기판들 위에 배치되어, 예를 들어, 전기 기판들이 선적을 위하여 적층되고 패키징될 때 언더필 재료를 보호한다. 전기 기판들을 패키징하지 않고이들을 표면 설치 처리를 위하여 스크린 프린터 내로 로딩시, 릴리스 라이너들은 다른 패킹 재료들로 제거 및 폐기된다. SMT 어셈블러에서, 플립 칩들, 범핑된 에어리어-어레이 장치들 및 다른 전자 소자들은 사전-인가된 언더필 재료로 전기 기판에 부착될 수 있다.
범핑된 에어리어-어레이 장치는 블록(730)에서 도시된 바와 같이 제공된다. 범핑된 에어리어-어레이 장치는 범핑된 플립 칩 또는 칩-스케일 패키지, 볼-그리드 어레이, 에어리어-어레이 패키지, 범핑된 전자 소자, 범핑된 전자 패키지, 또는 임의의 범핑된 전자 소자일 수 있다. 범핑된 에어리어-어레이 장치는 상호접속 면 및 상기 상호접속면으로부터 확장한 다수의 접속 범프들을 포함한다. 상호접속면은 종종 범핑된 플립 칩에 대한 활성면으로 칭해진다. 범핑된 에어리어-어레이 장치는 상기 범핑된 에어리어-어레이 장치의 상호접속면 상에 솔더 범프들 또는 솔더 볼들과 같은 다수의 접속 범프들을 포함한다.
블럭(740)으로 나타낸 바와 같이, 플럭스 층은 전기 기판 또는 범핑된 장치들에 선택적으로 인가될 수 있다. 플럭스 층은 접속 범프들의 상부들, 또는 접속 범프들 및 범핑된 에어리어-어레이 장치의 상호접속면에 인가될 수 있다. 플럭스는 인가된 언더필 재료 주위에 범핑된 에어리어-어레이 장치의 상호접속면을 위치시키기 전에, 접속 범프들의 적어도 상부에 인가될 수 있다. 대안으로, 플럭스 층은 딥핑 또는 스프레잉에 의해 전기 기판에 인가되거나, 니들 투여, 핀 전달 또는 스크린된 마스크, 스텐실 또는 다른 패터닝된 마스크를 사용하여 전기 기판상의 선택 패드들에 국부적으로 인가될 수 있다. 플럭스 층은 전기 기판의 선택 에어리어 또는 범핑된 장치의 활성 측면을 스프레잉함으로써 인가될 수 있다. 대안으로, 플럭스 층은 전기 기판 도는 범핑된 에어리어-어레이 장치들을 플럭스 욕조(flux bath) 또는 플럭스 용액 내에 딥핑함으로써 인가되고 나서, 건조될 수 있다. 일부 예에서, 플럭스 층은 언더필 재료의 인가 이전에 인가될 수 있다. 대안 실시예에서, 별도의 플럭스 층에 대한 필요성을 제거하는 플럭싱 언더필 재료가 사용된다. 다른 실시예에서, 플럭스 층은 예를 들어, 범프들 또는 패드들을 위해 비-산화 금속들이 사용되거나, 범프들이 전기 기판상의 패드들에 열음파로 결합된다.
블럭(750)으로 나타낸 바와 같이, 범핑된 에어리어-어레이 장치의 상호접속면은 인가된 언더필 재료 주위에 위치된다. 범프들의 상부들은 언더필 재료에 대해 위치될 수 있다. 다른 실시예에서, 접속 범프들은 전기 기판의 표면상에 배치된 솔더 마스크 내의 개구들 또는 윈도우들 내에 위치된다. 다른 실시예에서, 접속 범프들은 전기 기판의 표면상에 배치된 언더필 재료 내의 개구들 또는 윈도우들 내에 위치된다. 또 다른 실시예에서, 접속 범프들은 언더라잉 솔더 마스크 및 언더필 재료 내의 개구들 또는 윈도우들 내에 위치된다. 또 다른 실시예에서, 범핑된 에어리어-어레이 장치의 상호접속 또는 활성 면은 사전-인가된 재료와의 콘택트 내에 위치된다.
언더필 재료는 위치시키는 동안 소자를 적절하게 유지하는데 사용될 수 있다. 언더필 재료의 표면은 점착성을 가지거나, 가열시 점착성을 가질 수 있다. 예를 들어, 소자는 배치 단계 동안 사전-가열되어 전기 기판에 위치될 수 있다.
블럭(760)으로 나타낸 바와 같이, 범핑된 에어리어-어레이 장치는 가열되어 접속 범프들을 전기 기판에 전기적으로 접속시킨다. 범핑된 에어리어-어레이 장치는 상기 범핑된 에어리어-어레이 장치의 리플로우 온도로 또는 그 이상으로 가열될 수 있다. 이 온도에서, 범프들 또는 볼들 내의 솔더가 녹아서 전기 기판에 패드들을 금속적으로 결합시킨다. 범핑된 에어리어-어레이 장치 및 전기 기판은 예를 들어, 대류 오븐에서 또는 그 장치들을 컨베이어 벨트를 구비한 강제 통풍로를 통과하도록 함으로써 가열될 수 있다. 리플로우 온도는 솔더 범프들 또는 볼들의 액상선 온도(liquidus temperature)를 초과할 수 있어서, 접속 범프들이 녹도록 하여 전기 기판에 패드를 금속적으로 결합하도록 한다. 예를 들어, 20 초 내지 2 분 또는 그 이상의 드웰 시간(dwell time) 이후에, 열원이 제거되고 플립-칩 어셈블리가 실내 온도로 냉각될 수 있다. 리플로우 온도는 예를 들어, 납-주석 솔더 범퍼들에 대하여 섭씨 183도와 섭씨 220도 사이일 수 있다. 리플로우 온도는 예를 들어, 무연 또는 납이 적게 포함된 범프들에 대하여 섭씨 220도와 섭씨 250도 사이일 수 있다. 리플로우 온도는 인듐계 또는 다른 재료의 저온 솔더들이 사용될 때, 섭씨 160도 또는 그 이하만큼 낮게 확장될 수 있다.
블럭(770)으로 나타낸 바와 같이, 전기적으로 접속된 범핑된 장치들을 갖는 전기 기판이 가열되어 범프들 주위에 언더필 재료가 흐르도록 한다. 언더필 재료는 상기 언더필 재료가 플립 칩들 및 다른 범핑된 에어리어-어레이 장치들의 범프들 주위에 흐르도록 하는 경감된 온도에서 처음 유연화된다. 리플로우 온도는 언더필 재료들이 접속 범프들의 측면 영역들 주위에 흐르도록 하는데 충분할 수 있다. 가열될 때, 언더필 재료는 범핑된 에어리어-어레이 장치의 상호접속면 및 전기 기판을 적셔서, 범핑된 에어리어-어레이 장치와 전기 기판 사이의 접착을 강화하도록 한다.
동일하거나 더 높은 온도들, 또는 더 낮은 중간 온도에서의 부가적인 가열에 의해 경화 가능한 언더필 재료들이 경화에 의해 더 굳어지게 된다. 부가적인 가열 사이클들이 부가되어 언더필 재료를 더 경화시키도록 하고, 언더필 재료와 솔더 마스크 사이의 접착 결합을 더 개선시키도록 한다. 경화될 때, 언더필 재료 및 언더라잉 솔더 마스크는 범핑된 에어리어-어레이 장치 및 전기 기판에 대한 응력-경감층 및 수분-침투 배리어를 포함할 수 있다. 열가소성 언더필 재료들과 같은 다른 언더필 재료들은 경화 없이 냉각시 단단해질 수 있다.
인캡슐런트 또는 다른 적절한 보호 재료가 범핑된 에어리어-어레이 장치 어셈블리를 그 이후에 둘러쌀 수 있다. 일부 실시예들에서, 사후-경화 단계가 통합된다. 언더필 재료는 예를 들어, 15 내지 30분 정도의 시간 동안, 섭씨 100도와 섭씨 150도 사이의 언더필 사후-경화 온도로 가열될 수 있다. 전기 기판이 더 작은 기판들의 어레이를 포함하는 경우에, 전기 기판은 블럭(780)으로 나타낸 바와 같이, 범핑된 에어리어-어레이 장치들이 전기 기판에 전기적으로 접속되고 언더필 재료가 범프들 주위에 흐를 때, 절단되거나 싱귤레이팅될 수 있다. 대안으로, 전기 기판들 도는 패널들은 언더필 재료를 인가하고 열처리한 이후에 절단되거나 싱귤레이팅되고 나서, 범핑된 플립 칩들 및 다른 범핑된 에어리어-어레이 장치들이 싱귤레이팅된 기판들 또는 보드들에 부착될 수 있다.
본원에 설명된 본 발명의 실시예들이 현재 바람직한 것들이지만, 본 발명의 정신과 범위를 벗어나지 않고 다양한 변화들과 변경들이 행해질 수 있다. 본 발명의 범위는 첨부된 청구항들에서 표시되고, 등가물들의 의미와 범위 내에 있는 모든 변화들은 본원에 포함되도록 의도된다.

Claims (25)

  1. 에어리어-어레이 장치(area-array device)를 전기 기판에 부착하는 방법으로서,
    언더필 재료를 상기 전기 기판의 일부분에 인가하는 단계;
    상기 인가된 언더필 재료를 언더필-재료 스테이징 온도로 가열하는 단계;
    범핑된 에어리어-어레이 장치를 제공하는 단계로서, 상기 범핑된 에어리어-어레이 장치는 상호접속면과 상기 상호접속면으로부터 확장하는 다수의 접속 범프들을 포함하는, 상기 제공 단계;
    상기 인가된 언더필 재료에 인접하여 상기 범핑된 에어리어-어레이 장치의 상호접속면을 위치지정하는 단계;
    상기 접속 범프들을 상기 전기 기판에 전기적으로 접속하기 위하여 상기 범핑된 에어리어-어레이 장치를 가열하는 단계; 및,
    상기 범프들 주위에 상기 언더필 재료를 흐르게 하는 단계를 포함하는, 에어리어-어레이 장치 부착 방법.
  2. 제1항에 있어서, 상기 에어리어-어레이 장치는 범핑된 플립 칩, 칩 스케일 패키지, 볼 그리드 어레이, 에어리어-어레이 패키지, 범핑된 전자 소자, 및 범핑된 전자 패키지를 포함하는 그룹으로부터 선택되는, 에어리어-어레이 장치 부착 방법.
  3. 제1항에 있어서, 상기 전기 기판은 인쇄 회로 보드 패널, 단층 인쇄 회로 보드, 다층 인쇄 회로 보드, 인쇄 배선 보드, 난연 유리섬유 보드, 유기 회로 보드, 마더보드, 세라믹 기판, 하이브리드 회로 기판, 집적 회로 패키지, 리드 프레임, 반도체 기판, 폴리이미드 테이프, 플럭스 회로, 고밀도 상호접속 보드, 및 전자 모듈을 포함하는 그룹으로부터 선택되는, 에어리어-어레이 장치 부착 방법.
  4. 제1항에 있어서, 상기 접속 범프들은 상기 범핑된 에어리어-어레이 장치의 상호접속면 상에서 다수의 솔더 범프들 또는 다수의 솔더 볼들을 포함하는, 에어리어-어레이 장치 부착 방법.
  5. 제1항에 있어서, 상기 언더필 재료를 인가하는 단계는:
    상기 전기 기판에 대해 패턴화된 마스크를 위치지정하는 단계; 및,
    상기 패턴화된 마스크를 통해서 상기 언더필 재료를 투여하는 단계를 포함하는, 에어리어-어레이 장치 부착 방법.
  6. 제5항에 있어서, 상기 패턴화된 마스크는 패턴화된 형태들을 갖는 스텐실 또는 스크린 중 하나를 포함하는, 에어리어-어레이 장치 부착 방법.
  7. 제1항에 있어서, 상기 언더필 재료를 인가하는 단계는,
    상기 전기 기판에 대해 패턴화된 언더필 필름을 위치지정하는 단계; 및
    상기 패턴화된 언더필 필름을 상기 전기 기판 상으로 가압하는 단계를 포함하는, 에어리어-어레이 장치 부착 방법.
  8. 제7항에 있어서, 상기 패턴화된 언더필 필름은 플럭싱 언더필을 포함하는 제1 부분 및 충만된 언더필을 포함하는 제2 부분을 포함하는, 에어리어-어레이 장치 부착 방법.
  9. 제1항에 있어서, 상기 언더필 재료는 상기 범핑된 에어리어-어레이 장치의 상호접속면으로부터 확장하는 상기 복수의 접속 범프들에 대응하는 다수의 개구들을 포함하는, 에어리어-어레이 장치 부착 방법.
  10. 제1항에 있어서, 상기 언더필 재료는 에폭시, 열가소성 재료, 열경화성 재료, 폴리이미드, 폴리우레탄, 중합체 재료, 충만된 에폭시, 충만된 열가소성 재료, 충만된 열경화성 재료, 충만된 폴리이미드, 충만된 폴리우레탄, 충만된 중합체 재료, 플럭싱 언더필, 적절한 언더필 화합물, 및 이들의 배합물로 이루어진 그룹으로부터 선택되는, 에어리어-어레이 장치 부착 방법.
  11. 제1항에 있어서, 상기 범핑된 에어리어-어레이 장치는 범핑된 에어리어-어레이 장치의 리플로우(reflow) 온도로 가열되는, 에어리어-어레이 장치 부착 방법.
  12. 제1항에 있어서, 상기 플로우된 언더필 재료는 응력-경감(stress relief) 층을 포함하는, 에어리어-어레이 장치 부착 방법.
  13. 제1항에 있어서, 상기 플로우된 언더필 재료는 수분-침투(moisture penetration) 배리어를 포함하는, 에어리어-어레이 장치 부착 방법.
  14. 제1항에 있어서, 상기 전기 기판은 상기 전기 기판 및 상기 인가된 언더필 재료 간에 위치되는 솔더 마스크를 포함하는, 에어리어-어레이 장치 부착 방법.
  15. 제1항에 있어서, 상기 인가된 언더필 재료에 인접한 상기 범핑된 에어리어-어레이 장치의 상호접속면을 위치지정하기 앞서 상기 접속 범프들의 적어도 최상 부분에 플럭스 층을 인가하는 단계를 더 포함하는, 에어리어-어레이 장치 부착 방법.
  16. 제1항에 있어서, 상기 범핑된 에어리어-어레이 장치가 상기 전기 기판에 전기적으로 접속되고 상기 언더필 재료가 상기 범프들 주위에서 플로우되었을 때 상기 전기 기판을 싱귤레이팅하는 단계를 더 포함하는, 에어리어-어레이 장치 부착 방법.
  17. 범핑된 에어리어-어레이 장치 어셈블리에 있어서,
    액티브 표면 및 상기 액티브 표면으로부터 확장하는 다수의 접속 범프들을 포함하는 범핑된 플립 칩; 및
    플립 칩 수용 영역에서 사전-인가된 언더필 재료를 포함하는 전기 기판으로서, 상기 플립 칩은 상기 접속 범프들을 상기 전기 기판에 전기 접속시키고 상기 접속 범프들 주위의 상기 플립-칩 수용 영역으로부터 상기 언더필 재료를 흐르도록 가열되어 상기 플립 칩을 상기 전기 기판에 고정시키는, 전기 기판을 포함하는 범핑된 에어리어-어레이 장치.
  18. 제17항에 있어서, 상기 접속 범프들은 상기 플립 칩의 액티브 표면 상에 다수의 솔더 범프들 또는 다수의 솔더 볼들을 포함하는, 범핑된 에어리어-어레이 장치.
  19. 제17항에 있어서, 상기 전기 기판은 인쇄 회로 보드 패널, 단층 인쇄 회로 보드, 다층 인쇄 회로 보드, 인쇄 배선 보드, 난연 유리섬유 보드, 유기 회로 보드, 마더보드, 세라믹 기판, 하이브리드 회로 기판, 집적 회로 패키지, 리드 프레임, 반도체 기판, 폴리이미드 테이프, 플럭스 회로, 고밀도 상호접속 보드, 또는 전자 모듈을 포함하는 그룹으로부터 선택되는, 범핑된 에어리어-어레이 장치.
  20. 제17항에 있어서, 상기 언더필 재료는 에폭시, 열가소성 재료, 열경화성 재료, 폴리이미드, 폴리우레탄, 중합체 재료, 충만된 에폭시, 충만된 열가소성 재료, 충만된 열경화성 재료, 충만된 폴리이미드, 충만된 폴리우레탄, 충만된 중합체 재료, 플럭싱 언더필, 적절한 언더필 화합물, 또는 이들의 배합물을 포함하는 그룹으로부터 선택되는, 범핑된 에어리어-어레이 장치.
  21. 제17항에 있어서, 상기 플로우된 언더필 재료는 응력-경감 층을 포함하는, 범핑된 에어리어-어레이 장치.
  22. 제17항에 있어서, 상기 플로우된 언더필 재료는 수분-침투 배리어를 포함하는, 범핑된 에어리어-어레이 장치.
  23. 제17항에 있어서, 상기 사전-인가된 언더필 재료 및 상기 전기 기판 사이에 위치되는 솔더 마스크를 더 포함하는, 범핑된 에어리어-어레이 장치.
  24. 사전-인가된 언더필 재료를 갖는 인쇄 배선 보드 패널에 있어서,
    복수의 플립-칩 수용 영역들에서 상기 인쇄 회로 보드의 표면상에 배치되는 사전-인가된 언더필 재료를 포함하는 단층 또는 다층 인쇄 회로 보드를 포함하는데, 상기 플립칩 수용 영역들은 플립-칩 어셈블리 동안 플립-칩 배치를 나타내는, 인쇄 배선 보드 패널.
  25. 제24항에 있어서, 상기 언더필 재료 및 상기 인쇄 회로 보드 사이에 위치되는 솔더 마스크를 더 포함하는, 인쇄 배선 보드 패널.
KR1020057015978A 2003-02-27 2004-02-26 인쇄 배선 보드 상에 사전-인가된 언더필 층을 갖는에어리어-어레이 장치 어셈블리 KR20050105499A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/376,405 US6821878B2 (en) 2003-02-27 2003-02-27 Area-array device assembly with pre-applied underfill layers on printed wiring board
US10/376,405 2003-02-27

Publications (1)

Publication Number Publication Date
KR20050105499A true KR20050105499A (ko) 2005-11-04

Family

ID=32907936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015978A KR20050105499A (ko) 2003-02-27 2004-02-26 인쇄 배선 보드 상에 사전-인가된 언더필 층을 갖는에어리어-어레이 장치 어셈블리

Country Status (6)

Country Link
US (1) US6821878B2 (ko)
JP (1) JP4809761B2 (ko)
KR (1) KR20050105499A (ko)
MY (1) MY137390A (ko)
TW (1) TWI334634B (ko)
WO (1) WO2004077527A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871710B1 (ko) * 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
KR101367773B1 (ko) * 2005-11-25 2014-02-27 이스라엘 에어크래프트 인더스트리즈 엘티디 솔라 셀 어레이를 생성하는 시스템 및 방법
KR20150013448A (ko) * 2012-04-19 2015-02-05 에베 그룹 에. 탈너 게엠베하 칩 접촉 요소를 위한 오프닝을 가진 기능성 층이 구비된 기판에 접촉 요소로 칩을 접합하기 위한 방법

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW583757B (en) * 2003-02-26 2004-04-11 Advanced Semiconductor Eng A structure of a flip-chip package and a process thereof
US6916684B2 (en) * 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US20040245611A1 (en) * 2003-05-23 2004-12-09 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20040235996A1 (en) * 2003-05-23 2004-11-25 Jayesh Shah Foamable underfill encapsulant
US20040238925A1 (en) * 2003-05-23 2004-12-02 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US20060142424A1 (en) * 2003-05-23 2006-06-29 Jayesh Shah Foamable underfill encapsulant
US20040232530A1 (en) * 2003-05-23 2004-11-25 Paul Morganelli Pre-applied thermoplastic reinforcement for electronic components
US7004375B2 (en) * 2003-05-23 2006-02-28 National Starch And Chemical Investment Holding Corporation Pre-applied fluxing underfill composition having pressure sensitive adhesive properties
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US6978540B2 (en) * 2003-05-23 2005-12-27 National Starch And Chemical Investment Holding Corporation Method for pre-applied thermoplastic reinforcement of electronic components
US20050003650A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Three-dimensional stacked substrate arrangements
SG148877A1 (en) * 2003-07-22 2009-01-29 Micron Technology Inc Semiconductor substrates including input/output redistribution using wire bonds and anisotropically conductive film, methods of fabrication and assemblies including same
US6933171B2 (en) * 2003-10-21 2005-08-23 Intel Corporation Large bumps for optical flip chips
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US7901983B2 (en) * 2004-11-10 2011-03-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8674500B2 (en) 2003-12-31 2014-03-18 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US20060216860A1 (en) 2005-03-25 2006-09-28 Stats Chippac, Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US8216930B2 (en) * 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
TWI378516B (en) 2003-11-10 2012-12-01 Chippac Inc Bump-on-lead flip chip interconnection
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8129841B2 (en) 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
SG152281A1 (en) * 2003-12-02 2009-05-29 United Test And Assembly Ct Chip scale package and method of assembling the same
US20050224951A1 (en) * 2004-03-31 2005-10-13 Daewoong Suh Jet-dispensed stress relief layer in contact arrays, and processes of making same
US7244634B2 (en) 2004-03-31 2007-07-17 Intel Corporation Stress-relief layer and stress-compensation collar in contact arrays, and processes of making same
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
US20060064773A1 (en) * 2004-06-28 2006-03-23 Pioneer Hi-Bred International, Inc. Cell cycle polynucleotides and polypeptides and methods of use
US7229219B2 (en) * 2004-09-17 2007-06-12 Fujitsu Limited Apparatuses and methods for integrating opto-electric components into the optical pathways of routing substrates with precision optical coupling and compact electrical interconnection
FR2875623A1 (fr) * 2004-09-23 2006-03-24 St Microelectronics Sa Generation d'un identifiant d'un circuit integre
US20060068521A1 (en) * 2004-09-29 2006-03-30 Song-Hua Shi Method of fabricating microelectronic package using no-flow underfill technology and microelectronic package formed according to the method
US7295445B2 (en) * 2004-09-30 2007-11-13 Intel Corporation Holder for surface mount device during reflow
US20060099790A1 (en) * 2004-10-26 2006-05-11 Cheng-Yuan Lin Method of implanting at least one solder bump on a printed circuit board
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060177966A1 (en) * 2005-02-09 2006-08-10 Jayesh Shah Package or pre-applied foamable underfill for lead-free process
US20060203459A1 (en) * 2005-03-11 2006-09-14 Morgan Thomas O Method of mounting a substrate to a motherboard
JP5001542B2 (ja) 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
US20060211171A1 (en) * 2005-03-18 2006-09-21 Tummala Rao O Underfill on substrate process and ultra-fine pitch, low standoff chip-to-package interconnections produced thereby
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US7169641B2 (en) * 2005-05-03 2007-01-30 Stats Chippac Ltd. Semiconductor package with selective underfill and fabrication method therfor
US20060255476A1 (en) * 2005-05-16 2006-11-16 Kuhlman Frederick F Electronic assembly with controlled solder joint thickness
EP1732116B1 (en) * 2005-06-08 2017-02-01 Imec Methods for bonding and micro-electronic devices produced according to such methods
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7560813B2 (en) * 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7767493B2 (en) 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
WO2006134891A1 (ja) * 2005-06-16 2006-12-21 Senju Metal Industry Co., Ltd. モジュール基板のはんだ付け方法
US20070026575A1 (en) * 2005-06-24 2007-02-01 Subramanian Sankara J No flow underfill device and method
TW200739836A (en) * 2005-12-13 2007-10-16 Shinetsu Chemical Co Process for producing flip-chip type semiconductor device and semiconductor device produced by the process
CN101385139B (zh) * 2005-12-21 2010-06-23 飞思卡尔半导体公司 基于引线框架的半导体封装件中或与之相关的改进及其制造方法
US20070149001A1 (en) * 2005-12-22 2007-06-28 Uka Harshad K Flexible circuit
EP1986480A1 (en) * 2006-02-13 2008-10-29 Sumitomo Bakelite Company, Ltd. Circuit board manufacturing method and circuit board
US7867823B2 (en) * 2006-03-07 2011-01-11 International Rectifier Corporation Method for fabricating a semiconductor package
US20070284758A1 (en) * 2006-05-22 2007-12-13 General Electric Company Electronics package and associated method
JP5074738B2 (ja) * 2006-10-24 2012-11-14 リンテック株式会社 複合型半導体装置用スペーサーシート、及び複合型半導体装置の製造方法
JP4933233B2 (ja) * 2006-11-30 2012-05-16 株式会社ディスコ ウエーハの加工方法
KR20090101336A (ko) * 2006-12-08 2009-09-25 헨켈 아게 운트 코. 카게아아 범프 부착 반도체 웨이퍼의 코팅 방법
US20100007018A1 (en) * 2006-12-08 2010-01-14 Derek Wyatt Process for coating a bumped semiconductor wafer
US20080176428A1 (en) * 2007-01-24 2008-07-24 Brandenburg Scott D Connector applied underfill
JP2008192725A (ja) * 2007-02-02 2008-08-21 Spansion Llc 半導体装置及びその製造方法並びに半導体装置の製造装置
US7883937B1 (en) * 2007-04-30 2011-02-08 Altera Corporation Electronic package and method of forming the same
TW200919595A (en) * 2007-10-31 2009-05-01 United Test Ct Inc Method of manufacturing semiconductor device
JP5107012B2 (ja) * 2007-12-12 2012-12-26 新光電気工業株式会社 配線基板及び電子部品の実装構造の製造方法
US7851255B2 (en) * 2008-08-21 2010-12-14 Czeslaw Andrzej Ruszowski Placement of an integrated circuit
US8334170B2 (en) * 2008-06-27 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking devices
JP2010021293A (ja) * 2008-07-09 2010-01-28 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US8159067B2 (en) 2008-08-13 2012-04-17 International Business Machines Corporation Underfill flow guide structures
US7777186B2 (en) * 2008-08-14 2010-08-17 L-3 Communications Cincinnati Electronics Corporation Pixel interconnect insulators and methods thereof
KR20110024291A (ko) * 2009-09-01 2011-03-09 삼성전기주식회사 회로 기판, 반도체 패키지 및 회로 기판의 제조 방법
US8574960B2 (en) * 2010-02-03 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity adjacent to sensitive region of semiconductor die using wafer-level underfill material
US8628836B2 (en) 2010-03-02 2014-01-14 Apple Inc. Method and apparatus for bonding metals and composites
US20110222256A1 (en) * 2010-03-10 2011-09-15 Topacio Roden R Circuit board with anchored underfill
EP2597670B1 (de) * 2010-03-31 2016-03-30 EV Group E. Thallner GmbH Verfahren zum permanenten Verbinden zweier Metalloberflächen
CN101894772B (zh) * 2010-06-28 2012-05-23 华为终端有限公司 增强芯片焊点可靠性的方法、印刷电路板及电子设备
KR20120040536A (ko) * 2010-10-19 2012-04-27 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US20120175746A1 (en) * 2011-01-12 2012-07-12 Kim Younsang Selective Deposition in the Fabrication of Electronic Substrates
FR2970237B1 (fr) * 2011-01-12 2013-02-08 Airbus Operations Sas Panneau superieur pour cockpit d'aeronef et aeronef comprenant un tel panneau
US9731823B2 (en) 2011-02-18 2017-08-15 Airbus Operations (S.A.S.) Center pedestal for aircraft cockpit and aircraft comprising such a pedestal
US8633562B2 (en) * 2011-04-01 2014-01-21 Qualcomm Incorporated Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection
US8772083B2 (en) * 2011-09-10 2014-07-08 Ati Technologies Ulc Solder mask with anchor structures
TWI433618B (zh) 2012-02-08 2014-04-01 Universal Scient Ind Shanghai 堆疊式基板結構
US8846447B2 (en) * 2012-08-23 2014-09-30 Invensas Corporation Thin wafer handling and known good die test method
US9245770B2 (en) * 2012-12-20 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of simultaneous molding and thermalcompression bonding
US8877558B2 (en) * 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
KR102060831B1 (ko) * 2013-02-27 2019-12-30 삼성전자주식회사 플립 칩 패키징 방법, 그리고 상기 플립 칩 패키징 방법에 적용되는 플럭스 헤드 및 그 제조 방법
US9627325B2 (en) * 2013-03-06 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package alignment structure and method of forming same
US9659891B2 (en) * 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
US9786517B2 (en) * 2013-09-09 2017-10-10 Intel Corporation Ablation method and recipe for wafer level underfill material patterning and removal
US10153180B2 (en) * 2013-10-02 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor bonding structures and methods
DE102014211545A1 (de) * 2014-06-17 2015-12-17 Continental Automotive Gmbh Verfahren zur Montage eines ungehäusten Halbleiterchips auf einem Substrat
US20170216947A1 (en) * 2014-07-28 2017-08-03 Xin Yang Systems and methods for reinforced adhesive bonding
US9543170B2 (en) 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US10103069B2 (en) * 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
US9661794B1 (en) * 2016-07-13 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing package structure
KR20180070774A (ko) * 2016-12-16 2018-06-27 삼성디스플레이 주식회사 기판, 전자 장치 및 이를 구비하는 표시 장치
US10217649B2 (en) * 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier
CN108231717A (zh) * 2017-12-29 2018-06-29 通富微电子股份有限公司 一种封装元件及其制备方法
CN108198794A (zh) * 2017-12-29 2018-06-22 通富微电子股份有限公司 一种芯片封装体及其制备方法
KR102449899B1 (ko) * 2018-02-02 2022-09-30 삼성전자주식회사 반도체 패키지 모듈
US11528808B2 (en) * 2018-12-03 2022-12-13 X Display Company Technology Limited Printing components to substrate posts
US11482979B2 (en) * 2018-12-03 2022-10-25 X Display Company Technology Limited Printing components over substrate post edges
EP3906761A4 (en) * 2019-01-04 2022-03-02 Jabil Inc. DEVICE, SYSTEM AND METHOD FOR PROVIDING UNDERFILLING OF A CIRCUIT BOARD
US11152226B2 (en) 2019-10-15 2021-10-19 International Business Machines Corporation Structure with controlled capillary coverage
CN110783254B (zh) * 2019-11-08 2022-10-04 京东方科技集团股份有限公司 一种芯片转移方法及半导体器件
CN113571430A (zh) * 2020-04-28 2021-10-29 西部数据技术公司 具有减小的底部填充面积的倒装芯片封装体
CN111867245A (zh) * 2020-06-05 2020-10-30 深圳市隆利科技股份有限公司 一种MiniLed基板、模组以及模组制作方法
CN115235299B (zh) * 2022-06-30 2024-07-23 四川航天川南火工技术有限公司 一种火工阵列微推进器封装结构及封装方法
CN115579300B (zh) * 2022-11-24 2023-03-28 河北北芯半导体科技有限公司 一种倒装芯片封装堆叠方法
CN115513147B (zh) * 2022-11-24 2023-03-24 河北北芯半导体科技有限公司 一种部分填充底填料的倒装芯片封装结构
CN115881655A (zh) * 2023-02-16 2023-03-31 成都频岢微电子有限公司 一种射频前端模组封装工艺结构

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2805245B2 (ja) * 1989-08-28 1998-09-30 エルエスアイ ロジック コーポレーション フリップチップ構造
US5376403A (en) * 1990-02-09 1994-12-27 Capote; Miguel A. Electrically conductive compositions and methods for the preparation and use thereof
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
US5821456A (en) * 1996-05-01 1998-10-13 Motorola, Inc. Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same
US5814401A (en) * 1997-02-04 1998-09-29 Motorola, Inc. Selectively filled adhesive film containing a fluxing agent
AU8502798A (en) * 1997-07-21 1999-02-10 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
US6059894A (en) * 1998-04-08 2000-05-09 Hewlett-Packard Company High temperature flip chip joining flux that obviates the cleaning process
US6040630A (en) * 1998-04-13 2000-03-21 Harris Corporation Integrated circuit package for flip chip with alignment preform feature and method of forming same
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6265776B1 (en) 1998-04-27 2001-07-24 Fry's Metals, Inc. Flip chip with integrated flux and underfill
US6100114A (en) * 1998-08-10 2000-08-08 International Business Machines Corporation Encapsulation of solder bumps and solder connections
JP4097378B2 (ja) * 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置
JP2000228424A (ja) * 1999-02-08 2000-08-15 Toshiba Corp 半導体装置および半導体装置の製造方法
US6194788B1 (en) * 1999-03-10 2001-02-27 Alpha Metals, Inc. Flip chip with integrated flux and underfill
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
JP3565092B2 (ja) * 1999-06-16 2004-09-15 三菱電機株式会社 半導体装置の製造方法
US6294840B1 (en) * 1999-11-18 2001-09-25 Lsi Logic Corporation Dual-thickness solder mask in integrated circuit package
US6700209B1 (en) * 1999-12-29 2004-03-02 Intel Corporation Partial underfill for flip-chip electronic packages
US6909180B2 (en) * 2000-05-12 2005-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same
US6518096B2 (en) * 2001-01-08 2003-02-11 Fujitsu Limited Interconnect assembly and Z-connection method for fine pitch substrates
JP3748779B2 (ja) * 2001-02-16 2006-02-22 松下電器産業株式会社 半導体素子の実装方法、及び熱可塑性若しくは熱硬化性のシート

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101367773B1 (ko) * 2005-11-25 2014-02-27 이스라엘 에어크래프트 인더스트리즈 엘티디 솔라 셀 어레이를 생성하는 시스템 및 방법
KR100871710B1 (ko) * 2007-04-25 2008-12-08 삼성전자주식회사 플립 칩 패키지 및 그 패키지 제조방법
KR20150013448A (ko) * 2012-04-19 2015-02-05 에베 그룹 에. 탈너 게엠베하 칩 접촉 요소를 위한 오프닝을 가진 기능성 층이 구비된 기판에 접촉 요소로 칩을 접합하기 위한 방법

Also Published As

Publication number Publication date
WO2004077527A2 (en) 2004-09-10
US20040169275A1 (en) 2004-09-02
TWI334634B (en) 2010-12-11
WO2004077527A3 (en) 2004-12-02
JP4809761B2 (ja) 2011-11-09
TW200501339A (en) 2005-01-01
US6821878B2 (en) 2004-11-23
MY137390A (en) 2009-01-30
JP2006519501A (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
KR101010159B1 (ko) 얇은 언더필 및 두꺼운 솔더 마스크를 가지는 플립-칩어셈블리
JP2662190B2 (ja) 電子素子アセンブリおよび再加工方法
US5659203A (en) Reworkable polymer chip encapsulant
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
US5953814A (en) Process for producing flip chip circuit board assembly exhibiting enhanced reliability
JP2001298052A (ja) 接着剤を用いた半導体素子のフリップチップアセンブリ方法
US20020162679A1 (en) Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
US6169022B1 (en) Method of forming projection electrodes
US6259155B1 (en) Polymer enhanced column grid array
EP1430532B1 (en) Encapsulation of pin solder for maintaining accuracy in pin position
US20050214977A1 (en) Microelectronic packaging and methods for thermally protecting package interconnects and components
US7612450B2 (en) Semiconductor package including dummy board and method of fabricating the same
US20010025874A1 (en) Method of forming solder bumps, method of mounting flip chips, and a mounting structure
JP2005502187A (ja) 電子部品組立体の熱機械的信頼性を向上するためにパッケージレベルで予め塗布されるアンダーフィル
KR20030085449A (ko) 개량된 플립 칩 패키지
JP3487411B2 (ja) 突起電極の形成方法
KR100665288B1 (ko) 플립칩 패키지 제조방법
EP1286577B1 (en) Method of fixing electronic part
JP2003224161A (ja) 半導体パッケージ及びその製造方法
JP2004047726A (ja) 垂直接続用導体バンプ内蔵接着シートの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application