TWI825418B - 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案 - Google Patents

改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案 Download PDF

Info

Publication number
TWI825418B
TWI825418B TW110117657A TW110117657A TWI825418B TW I825418 B TWI825418 B TW I825418B TW 110117657 A TW110117657 A TW 110117657A TW 110117657 A TW110117657 A TW 110117657A TW I825418 B TWI825418 B TW I825418B
Authority
TW
Taiwan
Prior art keywords
tim
layer
attached
solder
pattern
Prior art date
Application number
TW110117657A
Other languages
English (en)
Other versions
TW202209591A (zh
Inventor
陳偉
軍 翟
胡坤忠
Original Assignee
美商蘋果公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商蘋果公司 filed Critical 美商蘋果公司
Publication of TW202209591A publication Critical patent/TW202209591A/zh
Application granted granted Critical
Publication of TWI825418B publication Critical patent/TWI825418B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

描述電子封裝及模組。在一實施例中，使用包括具有不同導熱率之材料的一混合熱介面材料將一蓋附接至一裝置。在一實施例中，包括一低溫焊料材料作為與一加強件結構附接之黏著層的部分。

Description

改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案
本文中所述之實施例係關於電子封裝，且具體而言係關於堆疊組件之間的介面材料。
隨著微電子封裝變得更薄且尺寸愈大，亦在微電子封裝內實施結構以控制在室溫及高溫下的翹曲。舉例而言，蓋針對翹曲、可靠性及熱性能而廣泛用於多個晶片模組(MCMs)中，。在一例示性實施方案中，將一或多個裝置表面安裝至封裝基材上，然後可選地受底部填充。接著將蓋固定至封裝基材上與(多個)裝置上方。亦可將一加強件環與該蓋分開或組合而安裝至封裝基材上。
實施例描述電子封裝及電子模組，其包括結構及材料以控制封裝翹曲。在一實施例中，一種電子封裝包括一封裝基材、安裝在該封裝基材上之一裝置、及安裝在該封裝基材上且橫跨在該裝置上方之蓋。一混合熱介面材 料(thermal interface material,TIM)圖案可連接該裝置之一頂部側至該蓋之一下側。在一實施例中，該混合TIM圖案包括一第一TIM的一第一TIM圖案及一第二TIM的一第二TIM圖案，其中該第一TIM之特徵在於高於該第二TIM的導熱率。
在一實施例中，一電子封裝包括一封裝基材、安裝在該封裝基材上之一裝置、及附接至該封裝基材之一加強件結構。在一實施例中，使用一第一黏著層材料(諸如低溫焊料，其特徵在於在250℃下比在25℃下低至少兩個數量級的楊氏模數)以附接該加強件結構至該封裝基材或一蓋。在一實施例中，可使用一混合黏著層以附接該加強件結構。例如，一混合黏著層可包括該第一黏著層材料及在250℃下係非可回流的一黏著劑層材料。
100:電子封裝
101:邊緣
102:封裝基材
103:頂部側
105:底部側
109:頂部側
110:裝置
111:邊緣
112:焊料凸塊
113:邏輯區域
114:接觸件
115:高效能邏輯區域
117:低效能邏輯區域
118:底部填充材料
119:I/O區域
120:組件；記憶體封裝
121A:第一群組
121B:第二群組
122:焊料凸塊
124:記憶體晶粒
126:銲線
128:模製材料
129:基材
132:焊料凸塊
140:IPD
142:焊料凸塊
150:蓋
151:下側
160:加強件結構
162:第一黏著層
164:黏著劑材料層
165:下黏著層
167:上黏著層
170:混合TIM圖案
172:第一TIM圖案
173:周緣
174:第二TIM圖案
202:電路板
〔圖1〕係根據一實施例之沿圖2之線Y-Y所取得的模組與電子封裝之截面側視圖圖示。
〔圖2〕係根據一實施例的電子封裝的示意俯視圖圖示。
〔圖3〕係根據一實施例之具有混合熱介面材料圖案之電子封裝的示意俯視圖圖示。
〔圖4〕係根據一實施例之具有用於加強件結構之黏著層圖案之電子封裝的示意俯視圖圖示。
實施例描述電子封裝結構及模組，其中蓋、加強件結構、及封裝基材之組合之間的介面材料及圖案用於控制封裝翹曲及熱性能。
在一個態樣中，可採用包括二或更多個不同TIM的組合之混合熱介面材料(TIM)圖案以達成特定的熱性能，同時仍控制組件之間的翹曲及減輕脫層。例如，已觀察到在裝置與蓋之間使用單一TIM可能無法提供最佳的黏著性、導熱率及劣化。根據實施例，混合TIM圖案可連接裝置的頂部側至蓋的下側，其中混合TIM圖案包括第一TIM的第一TIM圖案及第二TIM的第二TIM圖案，其等具有不同導熱率、楊氏模數、及對組件(例如蓋、及裝置)的不同黏著性。在一實施例中，具有較高模數(及黏著性)及較低導熱率的第二TIM圖案係位於具有較低模數(及黏著性)但較高導熱率的第一TIM圖案周圍。因此，具有較高導熱率的第一TIM圖案可位於該裝置的高效能/功率區域正上方，而第二TIM圖案可位於該裝置不產生如此多熱之其他區域上方，諸如輸入/輸出(in/out,I/O)區域，其可位於該裝置的接近邊緣處。
在另一態樣中，加強件結構係以黏著層附接至封裝基材及/或蓋，該黏著層亦可係具有材料層之組合的混合黏著層。例如，已觀察到，雖然可使用具有適當楊氏模數及熱膨脹係數(coefficient of thermal expansion,CTE)之加強件來控制翹曲，但使用強的耦合黏著劑材料(例如玻璃膏、經固化聚合物等)可能導致超過一溫度範圍的過度校正。根據實施例，使用第一黏著層材料，其可在室溫下提供加強件結構及封裝基材及/或蓋之間的強耦合，而不會在較高溫度下過度校正，諸如可用於接合封裝至電路板或接合其他組件至電路板之高溫焊接回流溫度(例如250℃及以上)。因此，此第一黏著層材料在室溫 (例如25℃)及高溫下可具有不同性質。在一實施例中，第一黏著層材料的特徵在於在高溫(例如200℃或250℃及以上)下比在室溫(例如25℃)下低至少兩個數量級的楊氏模數。在一實施例中，第一黏著層材料在高溫下係可回流的，而在室溫下係非可回流(固體)。例示性材料包括低溫焊料材料，其可在高溫下液化且具有幾乎為零的楊氏模數。例如，低溫焊料材料層可能之特徵在於低於160℃的熔化溫度。在此一實施例中，可以在高溫焊接回流溫度(例如200℃、或250℃及以上)下以表面張力將液化低溫焊料材料保持在定位。
在一些實施例中，在加強件結構與封裝基材或蓋之間的黏著層係混合層，其包括以下兩者之區域：具有在低溫及高溫下實質上不同性質(例如至少兩個數量級的楊氏模數之差、非可回流相對於可回流等)的第一黏著層材料(例如低溫焊料)，及具有在低溫及高溫下實質上類似的性質的黏著劑材料層。此一黏著劑材料層可由一更慣用的材料(諸如玻璃膏或經固化聚合物，包括無法回流之熱塑性塑膠及交聯熱固物，諸如聚醯亞胺、聚矽氧環氧樹脂等)形成。因此，混合黏著層可包括由可回流材料(焊料材料)及非可回流黏著劑材料層形成之第一黏著層。
根據實施例，混合熱介面材料(TIM)圖案及加強件結構黏著層兩者皆可根據實施例在相同電子封裝中實施。
在各種實施例中，參照圖式進行說明。然而，某些實施例可在無這些特定細節之一或多者的情況下實行或可與其他已知的方法及構形結合實行。在下列敘述中，為了提供對實施例的全面瞭解而提出眾多特定細節(例如，特定構形、尺寸、及程序等)。在其他例子中，為了避免不必要地使本實施例失焦，所以並未特別詳細地敘述公知的半導體程序及製造技術。此專利說 明書通篇指稱的「一實施例(one embodiment)」係指與該實施例一同描述之具體特徵、結構、構形、或特性係包括在至少一實施例中。因此，此專利說明書通篇於各處出現之詞組「在一實施例中(in one embodiment)」不必然指稱相同實施例。此外，在一或多個實施例中，可以任何合適的方式結合特定特徵、結構、構形、或特性。
如本文所用之「在...上面(above)」、「在...上方(over)」、「至(to)」、「介於...之間(between)」、「橫跨(spanning)」、及「在...上(on)」之用語可指稱一層相對於其他層之一相對位置。一層在另一層「上面」、在另一層「上方」、「橫跨」另一層、或在另一層「上」或者一層接合「至」另一層或與另一層「接觸(contact)」可直接與另一層接觸或可具有一或多個中介層。一層介於(多個)層「之間」可直接與該等層接觸或可具有一或多個中介層。
現請參照圖1至圖2，圖1係根據一實施例之沿著圖2的線Y-Y取得的一電子封裝100之截面側視圖圖示。圖2係根據一實施例之安裝式電子封裝100結構的示意俯視圖圖示。如所繪示，一記憶體模組可包括一電路板202、及安裝在該電路板202上之電子封裝100。此可使用覆晶接合及焊料凸塊132來達成。在一實施例中，焊料凸塊132係由高溫焊料材料形成，其特徵在於200℃或更高之回流溫度，諸如250℃。
根據實施例，描述可減輕電子封裝翹曲之各種結構。此可有利於在室溫下進行測試，例如使用彈簧針測試，其中焊料凸塊132或下伏著陸墊係連接至彈簧針陣列。此亦可有利於在高溫下安裝(例如至電路板202上)，因此減少焊球橋接或非潤濕的風險，特別是當凸塊間距小時。
根據實施例之電子封裝100可包括封裝基材102，及安裝在該封裝基材102之頂部側103上的第一裝置110。例如，該第一裝置可係一邏輯晶粒，諸如一系統單晶片(system-on-chip,SOC)晶粒。雖然繪示的是單一裝置110，但可有多個裝置110。例如，多個裝置110可佔據由在圖2中之第一裝置110所繪示之相同周緣。在一實施例中，裝置110包括各種功能區域(區)，諸如包括高效能邏輯區域115、可選的低效能邏輯區域117之邏輯區域113；及其他區域，諸如輸入/輸出(I/O)區域119。I/O區域119可選地可最接近裝置110之邊緣111。
第一複數個額外組件120(諸如記憶體封裝)亦可安裝在封裝基材102的頂部側103上。如圖2所示，第一複數個組件120可選地可包括安裝在一或多個裝置110之相對側上的第一群組121A及第二群組121B。在封裝基材102內提供佈線以連接(多個)裝置110與複數個組件120。可選地，額外組件可在一替代組態中安裝在封裝基材102之一底部側105上。一或多個離散整合式被動裝置(integrated passive device,IPD)140可安裝在諸如封裝基材102之一底部側105之位置，側向地介於焊料凸塊132之間。離散式IPD 140亦可位於封裝基材102內。
所繪示之例示性記憶體封裝120包括複數個記憶體晶粒124，該複數個記憶體晶粒堆疊在基材129上、與銲線126連接、且封裝在模製材料128中。應理解的是，此係一例示性實施方案，且實施例不限於此特定組件組態。根據實施例，組件120可係包括一或多個DRAM晶粒的DRAM封裝。此外，電子封裝100可使用各種記憶體技術實施，該等記憶體技術包括LPDDR、LPDDR-x、HBM、HMC等。
根據實施例之電子封裝可包括使用焊料凸塊112安裝在封裝基材102之頂部側103上的一或多個裝置110。如所示，可施加銲料凸塊112至接觸件114。該(等)經安裝之裝置110可與一底部填充材料118緊固。第一及第二複數個組件120亦可使用焊料凸塊122安裝在封裝基材的頂部側(且可選地底部側)上，且佈線基材可使用焊料凸塊132安裝至封裝基材102的底部側105。根據實施例之焊料凸塊112、122可係微凸塊且具有比焊料凸塊132更小之用於安裝至電路板202的體積/面積。此外，離散式IPD 140亦可使用焊料凸塊142來安裝，該焊料凸塊可係具有比焊料凸塊112、122、132更小之體積/面積的微凸塊。
在諸如繪示在圖2中之一實施例中，一或多個裝置110係安裝在電子封裝100或封裝基材102之一中心上。例如，裝置110之側向邊緣111可沿著一或多個x軸或y軸(由線Y-Y所繪示)而與電子封裝100之一對應邊緣101等距(該邊緣可對應於封裝基材102之一邊緣)。該裝置110可另外繞x軸及/或y軸對稱。在另一實施例中，該(等)一或多個裝置110未安裝在電子封裝100或封裝基材102之一中心上。
根據實施例之電子封裝100可包括由於薄封裝基材102而用於機械平衡的各種支撐結構。例如，封裝基材102可能缺少原本由一厚芯提供的一些機械強度(mechanical robustness)。機械平衡可使用加強件結構160及/或蓋150或其等之組合來達成。在圖1至圖2所繪示之實施例中，加強件結構160經安裝至封裝基材102的頂部側103。該加強件結構160可係環形的，且可包括包括凸條的額外形狀。該加強件結構160可側向環繞複數個組件120及(多個)裝置110。
在一實施例中，電子封裝100包括蓋150，該蓋安裝在封裝基材102上且橫跨裝置110上方。混合熱介面材料圖案170可將裝置110的頂部側109連接至蓋150的下側151。參照圖3，提供根據一實施例之具有一混合TIM圖案170且沒有上覆蓋150之一電子封裝100的示意俯視圖圖示。根據實施例，該混合TIM圖案170可包括第一TIM的第一TIM圖案172及第二TIM的第二TIM圖案174。第一TIM及第二TIM之特徵在於不同的導熱率、楊氏模數、及對裝置110及蓋150之不同的黏著性。在一實施例中，第二TIM可為高黏著性、高楊氏模數材料，其位於該裝置110的周緣處以防止蓋150的脫層，改善封裝翹曲並減少劣化。在一實施例中，第一TIM可為針對熱性能的高導熱率材料。例如，第一TIM可係軟性黏著劑類型材料，諸如具有金屬粒子填料(例如銀、Ag)的聚矽氧樹脂，其可達成10W/mK或以上的導熱率。楊氏模數可在數MPa至高於10MPa的範圍內。第一TIM可利用化學鍵結達到黏著性。第一TIM也可以是具有非常低的10kPa至100kPa模數的凝膠型材料。在一實施例中，第一TIM不包括一助黏劑且僅利用物理接合。因此，雖然主體伸長率高，但黏著性可能低。第二TIM可係黏著劑類型的材料(例如玻璃膏、經固化聚合物諸如聚醯亞胺、聚矽氧環氧樹脂等)並且亦可包括助黏劑以提供高黏著性並防止脫層。楊氏模數可為100MPa之量值，且導熱率可為3W/mK至5W/mK。可採用具有兩種或更多種材料之各式混合圖案。
仍參照圖3，在一實施例中，第一TIM(對應於第一TIM圖案172)的特徵在於比第二TIM(對應於第二TIM圖案174)更高的導熱率。同樣地，第二TIM的特徵可在於比第一TIM高的楊氏模數。第二TIM圖案174可位於第一TIM圖案172的周緣173周圍，並相較於第一TIM圖案172可位於更接近裝置 110的側向邊緣111。參照圖2及圖3兩者，裝置110可包括高效能邏輯區域115及I/O區域119。在一實施例中，第一TIM圖案172相較於第二TIM圖案174在高效能邏輯區域115的正上方佔較大面積。當該第一TIM係由一較高導熱率材料所形成時，可利用此一配置以更有效地將熱從高效能區域汲取出來。在一實施例中，第二TIM圖案174相較於第一TIM圖案172在I/O區域119的正上方佔較大面積。此一配置可用來防止蓋脫層、改善封裝翹曲、及減少劣化，特別是當第二TIM係由具有對蓋150之較高黏著性的材料形成，並具有特徵化之較高的楊氏模數時。
一加強件結構160可用一下黏著層165附接至封裝基材102。在一實施例中，下黏著層165包括一第一黏著層162。例如，第一黏著層可由一材料形成，該材料之特徵在於在室溫及高溫下之不同性質。在一實施例中，第一黏著層162材料之特徵在於在高溫(例如或250℃及以上)下比在室溫(例如25℃)下低至少兩個數量級的楊氏模數。在一實施例中，第一黏著層162材料在高溫下可回流。例示性材料包括低溫焊料材料，其可在高溫下液化且具有幾乎為零的楊氏模數。例如，低溫焊料材料層之特徵可在於低於160℃的熔化溫度。在此一實施例中，可以在高溫焊接回流溫度(例如250℃及以上)下的表面張力將液化低溫焊料材料保持在定位。
在一實施例中，下黏著層165包括一黏著劑材料層164。黏著劑材料層164在250℃下可係非可回流的。例如，黏著劑材料可包括經固化聚合物，諸如聚醯亞胺、聚矽氧環氧樹脂等。黏著劑材料可以粒子填料(諸如鋁粒子)填充，以幫助熱傳遞。下黏著層165可包括多種黏著材料。
圖4係根據一實施例之具有用於加強件結構之混合黏著層圖案之一電子封裝100的示意俯視圖圖示。具體而言，圖4繪示在安裝該加強件結構之前之一混合下黏著層165，或在將蓋安裝至圖3之加強件結構160上之前的一混合上黏著層167。在一實施例中，下黏著層165包括一第一黏著層162，其可為低熔化溫度焊料材料，其特徵在於低於160℃的熔化溫度。在一實施例中，該加強件結構之一第一部分係以黏著材料層164附接至該封裝基材，且該加強件結構之一第二部分係以第一黏著層162附接至該封裝基材。如所示，第一黏著層162及(多個)黏著劑材料層164可彼此並排。
簡要地參照圖1，蓋150可橫跨加強件結構160上方並附接至該加強件結構。蓋150可附接至具有一上黏著層167之加強件結構160，其亦可為混合黏著層，諸如關於下黏著層165所述者。在一實施例中，上黏著層167包括一第一黏著層162，其可為低熔化溫度焊料材料，其特徵在於低於160℃。的熔化溫度。在一實施例中，蓋150之一第一部分係以一黏著劑材料層164附接至加強件結構160，且該蓋之一第二部分係以第一黏著層162附接至加強件結構160。
在使用實施例的各種態樣的過程中，所屬技術領域中具有通常知識者將明白上述實施例的組合或變化對於控制封裝翹曲而言係可行的。雖然已經以結構特徵及/或方法動作之特定語言敘述實施例，應了解附加的申請專利範圍不必受限於所述的特定特徵或行為。替代地，所揭示之特定的特徵及動作應理解為可用於說明之申請專利範圍的實施例。
100:電子封裝
110:裝置
120:組件；記憶體封裝
160:加強件結構
170:混合TIM圖案
172:第一TIM圖案
173:周緣
174:第二TIM圖案

Claims (15)

  1. 一種電子封裝，其包含：一封裝基材，其包括一第一側及一第二側以及在該封裝基材內之佈線；複數個焊料凸塊，其等在該封裝基材之該第二側上，該複數個焊料凸塊之特徵在於至少200℃之一回流溫度；一裝置，其安裝在該封裝基材之該第一側上且與該佈線連接；一蓋，其安裝在該封裝基材之該第一側上且橫跨該裝置上方；一混合熱介面材料(TIM)圖案，其將該裝置的一頂部側連接至該蓋的一下側，其中該混合TIM圖案包括一第一TIM的一第一TIM圖案及一第二TIM的一第二TIM圖案，該第一TIM之特徵在於高於該第二TIM的一導熱率；及一加強件結構，其以一第一焊料材料層附接至該封裝基材之該第一側，該第一焊料材料層之特徵在於低於160℃的一熔化溫度以及在該複數個焊料凸塊之該回流溫度下比在25℃下低至少兩個數量級的一楊氏模數；其中該加強件結構之一第一部分係以一第一黏著劑材料層附接至該封裝基材，該第一黏著劑材料層在250℃下係非可回流的，且該加強件結構之一第二部分係以該第一焊料材料層附接至該封裝基材。
  2. 如請求項1之電子封裝，其中該第二TIM之特徵在於高於該第一TIM的一楊氏模數。
  3. 如請求項2之電子封裝，其中該第二TIM圖案係在該第一TIM圖案的一周緣周圍。
  4. 如請求項2之電子封裝，其中該第二TIM圖案相較於該第一TIM圖案位於更接近該裝置的側向邊緣。
  5. 如請求項2之電子封裝，其中該裝置包括一高效能邏輯區域及一輸入/輸出(I/O)區域，且該第一TIM圖案相較於該第二TIM圖案在該高效能邏輯區域的正上方佔較大面積。
  6. 如請求項5之電子封裝，其中該第二TIM圖案相較於該第一TIM圖案在該I/O區域的正上方佔較大面積。
  7. 如請求項1之電子封裝，其中該蓋橫跨該加強件結構上方且附接至該加強件結構，且該蓋以一第二焊料材料層附接至該加強件結構，該第二焊料材料層之特徵在於低於160℃的一熔化溫度以及在250℃下比在25℃下低至少兩個數量級的一楊氏模數。
  8. 如請求項7之電子封裝，其中該蓋之一第一部分係以一第二黏著劑材料層附接至該加強件結構，該第二黏著劑材料層在250℃下係非可回流的，且該蓋之一第二部分係以該第二焊料材料層附接至該加強件結構。
  9. 一種電子封裝，其包含：一封裝基材，其包括一第一側及一第二側以及在該封裝基材內之佈線；複數個焊料凸塊，其等在該封裝基材之該第二側上，該複數個焊料凸塊之特徵在於至少200℃之一回流溫度；一裝置，其安裝在該封裝基材之該第一側上且與該佈線連接；及一加強件結構，其以一第一焊料材料層附接至該封裝基材之該第一側，該第一焊料材料層之特徵在於低於160℃的一熔化溫度以及在該複數個焊料凸塊之該回流溫度下比在25℃下低至少兩個數量級的一楊氏模數； 其中該加強件結構之一第一部分係以一第一黏著劑材料層附接至該封裝基材，該第一黏著劑材料層在250℃下係非可回流的，且該加強件結構之一第二部分係以該第一焊料材料層附接至該封裝基材。
  10. 如請求項9之電子封裝，其進一步包含一蓋，該蓋橫跨該加強件結構上方且以一第一黏著層材料附接至該加強件結構，該第一黏著層材料之特徵在於在250℃下比在25℃下低至少兩個數量級的一楊氏模數。
  11. 如請求項9之電子封裝，其中該第一黏著層材料在250℃下係可回流的，且在25℃下係非可回流的。
  12. 如請求項11之電子封裝，其中該第一黏著層材料係一第二焊料材料層，該第二焊料材料層之特徵在於低於160℃的一熔化溫度。
  13. 如請求項12之電子封裝，其中該蓋之一第一部分係以一第二黏著劑材料層附接至該加強件結構，該第二黏著劑材料層在250℃下係非可回流的，且該蓋之一第二部分係以該第二焊料材料層附接至該加強件結構。
  14. 一種模組，其包含：一電路板；及一封裝，其以複數個焊料凸塊安裝於該電路板上，該複數個焊料凸塊之特徵在於至少200℃的一回流溫度，該封裝包含：一封裝基材，其包括一第一側及一第二側以及在該封裝基材內之佈線，該第二側以該複數個焊料凸塊接合至該電路板；一裝置，其安裝在該封裝基材之該第一側上且與該佈線連接；一蓋，其安裝在該封裝基材上且橫跨該裝置上方； 一混合熱介面材料(TIM)圖案，其將該裝置的一頂部側連接至該蓋的一下側，其中該混合TIM圖案包括一第一TIM的一第一TIM圖案及一第二TIM的一第二TIM圖案，該第一TIM之特徵在於高於該第二TIM的一導熱率；及一加強件結構，其以一第一焊料材料層附接至該封裝基材之該第一側，該第一焊料材料層之特徵在於低於160℃的一熔化溫度以及在該複數個焊料凸塊之該回流溫度下比在25℃下低至少兩個數量級的一楊氏模數；其中該加強件結構之一第一部分係以一第一黏著劑材料層附接至該封裝基材，該第一黏著劑材料層在該複數個焊料凸塊的該回流溫度下係非可回流，且該加強件結構之一第二部分係以該第一焊料材料層附接至該封裝基材。
  15. 如請求項14之模組，其中該蓋之一第一部分係以一第二黏著劑材料層附接至該加強件結構，該第二黏著劑材料層在該複數個焊料凸塊之該回流溫度下係非可回流，且該蓋之一第二部分係以一第二焊料材料層附接至該加強件結構，該第二焊料材料層之特徵在於低於160℃的一熔化溫度以及在該複數個焊料凸塊之該回流溫度下比在25℃下低至少兩個數量級的一楊氏模數。
TW110117657A 2020-05-20 2021-05-17 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案 TWI825418B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/879,596 US11749631B2 (en) 2020-05-20 2020-05-20 Electronic package including a hybrid thermal interface material and low temperature solder patterns to improve package warpage and reliability
US16/879,596 2020-05-20

Publications (2)

Publication Number Publication Date
TW202209591A TW202209591A (zh) 2022-03-01
TWI825418B true TWI825418B (zh) 2023-12-11

Family

ID=78608334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110117657A TWI825418B (zh) 2020-05-20 2021-05-17 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案

Country Status (3)

Country Link
US (1) US11749631B2 (zh)
TW (1) TWI825418B (zh)
WO (1) WO2021236396A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978715B2 (en) * 2021-02-26 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with protective lid
US11527457B2 (en) * 2021-02-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with buffer layer embedded in lid layer
US20230063295A1 (en) * 2021-08-27 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with stiffener ring having slant sidewall
US12119275B2 (en) 2021-08-30 2024-10-15 Apple Inc. Recessed lid and ring designs and lid local peripheral reinforcement designs
CN117976546B (zh) * 2024-01-29 2024-09-06 纳宇半导体材料(深圳)有限责任公司 一种基于热导率的热测试芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050127502A1 (en) * 2003-12-16 2005-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal dispensing enhancement for high performance flip chip BGA (HPFCBGA)
US7728440B2 (en) * 2003-02-03 2010-06-01 Nec Electronics Corporation Warp-suppressed semiconductor device
US20140061893A1 (en) * 2012-08-29 2014-03-06 Broadcom Corporation Hybrid thermal interface material for ic packages with integrated heat spreader
US20150155221A1 (en) * 2013-12-02 2015-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Adhesive pattern for advance package reliability improvement

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6437436B2 (en) * 2000-01-20 2002-08-20 Ang Technologies Inc. Integrated circuit chip package with test points
JP3813540B2 (ja) * 2002-05-28 2006-08-23 富士通株式会社 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
JP4526771B2 (ja) * 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7168484B2 (en) * 2003-06-30 2007-01-30 Intel Corporation Thermal interface apparatus, systems, and methods
US7440281B2 (en) * 2006-02-01 2008-10-21 Apple Inc. Thermal interface apparatus
US8063482B2 (en) * 2006-06-30 2011-11-22 Intel Corporation Heat spreader as mechanical reinforcement for ultra-thin die
US7489033B2 (en) * 2006-11-10 2009-02-10 Intel Corporation Electronic assembly with hot spot cooling
JP2010103244A (ja) * 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
JP2010103338A (ja) 2008-10-24 2010-05-06 Nec Electronics Corp 半導体装置、及びその製造方法
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US10163754B2 (en) 2013-12-26 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Lid design for heat dissipation enhancement of die package
US9831190B2 (en) * 2014-01-09 2017-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with warpage control structure
US9252121B2 (en) * 2014-01-23 2016-02-02 International Business Machines Corporation Thermal interface material on package
US9947603B2 (en) * 2015-12-09 2018-04-17 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US11328979B2 (en) * 2017-09-30 2022-05-10 Intel Corporation Substrate integrated posts and heat spreader customization for enhanced package thermomechanics
US10643924B1 (en) * 2019-05-01 2020-05-05 Yuci Shen Heat-dissipating lid with reservoir structure and associated lidded flip chip package allowing for liquid thermal interfacing materials
US20210118756A1 (en) * 2019-10-21 2021-04-22 Intel Corporation Hybrid interposer of glass and silicon to reduce thermal crosstalk

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728440B2 (en) * 2003-02-03 2010-06-01 Nec Electronics Corporation Warp-suppressed semiconductor device
US20050127502A1 (en) * 2003-12-16 2005-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal dispensing enhancement for high performance flip chip BGA (HPFCBGA)
US20140061893A1 (en) * 2012-08-29 2014-03-06 Broadcom Corporation Hybrid thermal interface material for ic packages with integrated heat spreader
US20150155221A1 (en) * 2013-12-02 2015-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Adhesive pattern for advance package reliability improvement

Also Published As

Publication number Publication date
US20210366861A1 (en) 2021-11-25
US11749631B2 (en) 2023-09-05
WO2021236396A1 (en) 2021-11-25
TW202209591A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
TWI825418B (zh) 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案
US11967570B2 (en) Semiconductor package having improved thermal interface between semiconductor die and heat spreading structure
TWI447868B (zh) 散熱型電子封裝結構及其製備方法
TWI529878B (zh) 集成電路封裝件及其裝配方法
US8378480B2 (en) Dummy wafers in 3DIC package assemblies
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US20150340343A1 (en) Integrated circuit package assembly
TW202117983A (zh) 三維半導體封裝及其製造方法
US9887144B2 (en) Ring structure for chip packaging
US11854930B2 (en) Semiconductor chip package and fabrication method thereof
TWI753587B (zh) 封裝結構及其形成方法
TW200427016A (en) Flip chip package
TWI691025B (zh) 電子封裝件及其製法與承載結構
TW202243151A (zh) 封裝結構及其形成方法
TWI766540B (zh) 電子封裝件及其製法
JP2014107554A (ja) 積層型半導体パッケージ
TWI624016B (zh) 電子封裝件及其製法
TW202105639A (zh) 電子封裝件
KR102573008B1 (ko) 반도체 디바이스 및 제조 방법
TW200411850A (en) Cavity-down MCM package
TWI721898B (zh) 半導體封裝結構
US20240249989A1 (en) Selectively Dispensed Underfill and Edge Bond Patterns
CN219575614U (zh) 封装结构
TWI313924B (en) High frequency ic package for uniforming bump-bonding height and method for fabricating the same
TWI264101B (en) Method of flip-chip packaging including chip thermocompression