CN112382618A - 一种封装结构及封装方法 - Google Patents

一种封装结构及封装方法 Download PDF

Info

Publication number
CN112382618A
CN112382618A CN202011243373.3A CN202011243373A CN112382618A CN 112382618 A CN112382618 A CN 112382618A CN 202011243373 A CN202011243373 A CN 202011243373A CN 112382618 A CN112382618 A CN 112382618A
Authority
CN
China
Prior art keywords
chip
substrate
circuit substrate
glue
bare chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011243373.3A
Other languages
English (en)
Other versions
CN112382618B (zh
Inventor
董建
李成
陈伯昌
魏淼辰
陆洋
曹啸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Integrated Circuit Design Co Ltd
Original Assignee
Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Integrated Circuit Design Co Ltd filed Critical Chengdu Haiguang Integrated Circuit Design Co Ltd
Priority to CN202011243373.3A priority Critical patent/CN112382618B/zh
Publication of CN112382618A publication Critical patent/CN112382618A/zh
Application granted granted Critical
Publication of CN112382618B publication Critical patent/CN112382618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/54—Providing fillings in containers, e.g. gas fillings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本申请实施例公开一种封装结构及封装方法，涉及半导体技术领域，为便于提高封装后的芯片的可靠性而发明。所述封装结构，包括：电路基板以及焊接在所述电路基板上的芯片裸片；所述电路基板上、所述芯片裸片的覆盖范围内设置有基板通孔；所述基板通孔用于向所述电路基板和所述芯片裸片之间的间隙填充胶水。本申请适用于芯片裸片的封装。

Description

一种封装结构及封装方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种封装结构及封装方法。
背景技术
倒装芯片封装技术是把裸芯片通过焊球直接连接在有机基板上，与此同时，还需要将底部填充胶(UF，Underfill)，以填充在芯片与基板之间由焊球连接形成的间隙，从而将芯片、焊球凸点和基板紧紧地黏附在一起，以此来降低因芯片与基板热膨胀系数(Coefficient ofThermal Expansion，CTE)不匹配而在焊点上产生的应力，提高焊点的热疲劳寿命。
底部填充的一个技术问题是填充胶体容易产生空洞。空洞会造成锡球短路，并且严重影响芯片的可靠性，是底部填充的主要的失效模式。
空洞的产生主要分为三类，一是挥发性空洞(volatile void)，二是异物造成空洞，三是包裹性空洞(capture void)。挥发性空洞是由于水汽或者固化反应中断，由挥发性气体不能排出而产生的空洞；异物空洞是因为填充区被污染，影响胶水与基板/芯片的亲和性或者包裹异物；包裹性空洞，是UF在填充流动过程中所产生的空洞。
底部填充胶的流动主要依赖底部毛细的虹吸作用。随着芯片尺寸增加，UF填充工艺难度越来越大，特别是在20mm×20mm以上的芯片封装中，UF底部填充包裹性空洞的控制十分困难。
现有技术中，UF填充时，填充图形选择主要分为“I”pattern和“L”pattern。填充图形的设计要考虑抑制胶水在填充过程中流速的不均衡。UF填充过程中两侧流速大于中间流速，这是造成包裹性空洞的主要原因。
在大尺寸芯片封装中，通过现有技术进行底部充胶，由于胶水的流动距离太长，胶水流速的不均衡会随着流动时间的延长而恶化，采用现有技术进行胶水填充，包裹性空洞仍然较大，这样，将导致封装后的芯片的可靠性较低。
发明内容
有鉴于此，本申请实施例提供一种封装结构及封装方法，便于提高封装后的芯片的可靠性。
第一方面，本申请实施例提供一种封装结构，包括：电路基板以及焊接在所述电路基板上的芯片裸片；所述电路基板上、所述芯片裸片的覆盖范围内设置有基板通孔；所述基板通孔用于向所述电路基板和所述芯片裸片之间的间隙填充胶水。
根据本申请实施例的一种具体实现方式，所述芯片裸片上设置有冗余焊点，所述冗余焊点上设置有焊球；所述基板通孔与所述冗余焊点彼此相对。
根据本申请实施例的一种具体实现方式，所述冗余焊点位于所述芯片裸片的中央。
根据本申请实施例的一种具体实现方式，所述基板通孔的数量为一个；所述冗余焊点的数量为多个，各所述冗余焊点围绕所述基板通孔在所述芯片裸片上的投影间隔设置且均匀分布。
根据本申请实施例的一种具体实现方式，所述基板通孔的直径为1毫米至5毫米；所述焊球的直径为10微米至1000微米。
第二方面，本申请实施例提供一种封装方法，包括：将芯片裸片焊接在电路基板上，所述电路基板上、所述芯片裸片的覆盖范围内设置有基板通孔；翻转所述电路基板，以使所述芯片裸片位于所述电路基板下方；向所述基板通孔注入胶水，以使所述胶水填充所述芯片裸片与所述电路基板之间的间隙。
根据本申请实施例的一种具体实现方式，所述向所述基板通孔注入胶水之后，所述方法还包括：对注入的胶水进行固化；再次翻转所述电路基板，以使所述芯片裸片位于所述电路基板上方；从所述芯片裸片的边缘，向所述芯片裸片与所述电路基板之间的间隙注入胶水。
根据本申请实施例的一种具体实现方式，所述将芯片裸片焊接在电路基板上之前，所述方法还包括：在所述芯片裸片的中央位置预留冗余焊点；在所述冗余焊点上设置焊球；所述将芯片裸片焊接在电路基板上包括：将所述冗余焊点与所述电路基板上的基板通孔对准后，将芯片裸片焊接在电路基板上。
根据本申请实施例的一种具体实现方式，所述基板通孔的数量为一个；所述冗余焊点的数量为多个，各所述冗余焊点围绕所述基板通孔在所述芯片裸片上的投影间隔设置且均匀分布。
根据本申请实施例的一种具体实现方式，所述基板通孔的直径为1毫米至5毫米；所述焊球的直径为10微米至1000微米。
本申请的实施例提供的一种封装结构及封装方法，将芯片裸片焊接在电路基板上的，并且在电路基板上、芯片裸片的覆盖范围内设置有基板通孔，而基板通孔用于向电路基板和所述芯片裸片之间的间隙填充胶水，由于基板通孔设置在电路基板上，并且基板通孔在芯片裸片的覆盖范围内，使得基板通孔距离芯片裸片边缘的距离小于芯片裸片的长度，当通过基板通孔向芯片裸片与电路基板之间的间隙填充胶水时，胶水从基板通孔流到芯片裸片的边缘所流经的长度减小，而胶水流速的均衡性受胶水流动时间影响，流动时间越短，胶水流速的均衡性越好，这样，在填充过程中形成的包裹性空洞越小，包裹性空洞越小，进一步地，芯片的可靠性就越高，通过本实施例的实施，可减小包裹性空洞，从而，便于提高封装后的芯片的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为填充图形为“I”pattern的示意图；
图2为填充图形为““L”pattern的示意图；
图3为填充图形为“I”pattern的胶水流动形成包裹性空洞的过程示意图；
图4为填充图形为“I”pattern时，胶水流动距离示意图；
图5为现有的底部填充工艺流程示意图；
图6为本申请一实施例提供的芯片裸片的结构示意图；
图7为本申请一实施例提供的电路基板的结构示意图；
图8为本申请一实施例提供的封装方法的流程示意图；
图9为本申请一具体实施例的封装方法的流程图；
图10为本申请一具体实施例的从基板通孔填充胶水的示意图；
图11为本申请一具体实施例的从芯片裸片的边缘填充胶水的示意图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
应当明确，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
图1为填充图形为“I”pattem的示意图，图2为填充图形为““L”pattem的示意图，参见图1和图2，如背景技术所言，在大尺寸芯片封装中，UF填充时，填充图形选择主要分为“I”pattern，“L”pattern，UF填充过程中，由于胶水的流动距离太长，两侧流速大于中间流速，造成包裹性空洞。
图3为填充图形为“I”pattem的胶水流动形成包裹性空洞的过程示意图，图4为填充图形为“I”pattern时，胶水流动距离示意图，图5为现有的底部填充工艺流程示意图，如图3-5所示，在芯片裸片2的一个边上，选择填充图形为“I”pattem，进行填充胶水，由于填充过程中，胶水的流动距离太长，而两侧流速大于中间流速，最终形成包裹性空洞01且包裹性空洞较大，再经过胶水固化及空洞检测等工艺形成封装后的芯片，由于较大的包裹性空洞的存，导致封装后的芯片的可靠性较低，基于此，本申请提出一种封装结构及封装方法，能够减小包裹性空洞，进一步地便于提高封装后的芯片的可靠性。
图6为本申请一实施例提供的芯片裸片的结构示意图；图7为本申请一实施例提供的电路基板的结构示意图，参见图6和图7，本实施例可以包括：电路基板1以及焊接在电路基板1上的芯片裸片2；电路基板1上、芯片裸片2的覆盖范围内设置有基板通孔10；基板通孔10用于向电路基板1和芯片裸片2之间的间隙填充胶水。
电路基板1，可为半导体芯片封装的载体，能够为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
芯片裸片2，可指在加工厂生产出来的芯片，即是晶圆经过切割测试后没有经过封装的芯片，芯片裸片2上只有用于封装的压焊点，是不能直接应用于实际电路当中的，然而裸片极易受外部环境的温度、杂质和物理作用力的影响，很容易遭到破坏，所以必须封入一个密闭空间内，引出相应的引脚，才能作为一个基本的元器件使用。
基板通孔10，可为设置在基板上的通孔，并且，该通孔的位置与芯片裸片2的位置相对，即设在基板1上、且在芯片裸片2的覆盖范围内，基板通孔10可用于向电路基板1和芯片裸片2之间的间隙填充胶水。
电路基板1与芯片裸片2之间由焊球连接，并在电路基板1与芯片裸片2之间形成间隙，可通过基板通孔10向间隙填充胶水。
本实施例，将芯片裸片焊接在电路基板上的，并且在电路基板上、芯片裸片的覆盖范围内设置有基板通孔，而基板通孔用于向电路基板和所述芯片裸片之间的间隙填充胶水，由于基板通孔设置在电路基板上，并且基板通孔在芯片裸片的覆盖范围内，使得基板通孔距离芯片裸片边缘的距离小于芯片裸片的长度，当通过基板通孔向芯片裸片与电路基板之间的间隙填充胶水时，胶水从基板通孔流到芯片裸片的边缘所流经的长度减小，而胶水流速的均衡性受胶水流动时间影响，流动时间越短，胶水流速的均衡性越好，这样，在填充过程中形成的包裹性空洞越小，包裹性空洞越小，进一步地，芯片的可靠性就越高，通过本实施例的实施，可减小包裹性空洞，从而，便于提高封装后的芯片的可靠性。
为了便于提高进入芯片裸片与电路基板之间的间隙的胶水流动性，本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的封装结构，在芯片裸片2上设置有冗余焊点(图中未示出)，冗余焊点上设置有焊球20；基板通孔10与冗余焊点彼此相对。
冗余焊点可使芯片裸片与焊球20相连接；与冗余焊点连接的焊球可不通过电路基板引出相应的引脚，即芯片功能不依赖于该焊球。
当通过基板通孔向芯片裸片与电路基板之间的间隙填充胶水时，胶水先经过焊球，增加了胶水与固体的接触面积，使毛细作用增强，从而增强胶水的流动性，这样，胶水可更加快速地流入电路基板和芯片裸片之间的间隙，进一步地，能够减小在填充过程中形成的包裹性空洞。
为了确保不堵塞基板通孔，同时提高胶水的流动性，在一些例子中，基板通孔的直径为1毫米至5毫米，焊球的直径为10微米至1000微米。可以理解的是，基板通孔的直径可为1毫米，也可为5毫米，还可为介于1毫米至5毫米之间的任一数值；同样，冗余焊球的直径可为10微米，也可为1000微米，还可为介于10微米至1000微米之间的任一数值。
本实施例，通过在芯片裸片上设置有与基板通孔彼此相对的冗余焊点，并且在的冗余焊点上设置有焊球，由于焊球的设置，增强了对胶水的毛细作用，这样，增强了胶水的流动性，这样，胶水可更加快速地流入电路基板和芯片裸片之间的间隙，进一步地，能够减小在填充过程中形成的包裹性空洞，从而，进一步地便于提高封装后的芯片的可靠性。
为了使电路基板和芯片裸片之间的间隙填充的胶水更加的均匀，在一些例子中，冗余焊点位于芯片裸片的中央，即焊球也位于芯片裸片的中央，这样，可使胶水从中央向四周扩散，从而，能够更好地抑制包裹性空洞的形成。
为了进一步地提高进入芯片裸片与电路基板之间的间隙的胶水流动性，本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的基板通孔10的数量为一个；冗余焊点的数量为多个，各冗余焊点围绕基板通孔10在芯片裸片2上的投影间隔设置且均匀分布。
冗余焊点的数量可为2个、5个、10个等等。
可在每个冗余焊点上对应设置焊球。
本实施例，使基板通孔的数量为一个，冗余焊点的数量为多个，各冗余焊点围绕基板通孔在芯片裸片上的投影间隔设置且均匀分布，这样，进一步增加了胶水与固体的接触面积，使毛细作用进一步增强，从而增强胶水的流动性，这样，胶水可更加快速地流入电路基板和芯片裸片之间的间隙，进一步地，能够减小在填充过程中形成的包裹性空洞，以便于提高封装后的芯片的可靠性。
图8为本申请一实施例提供的封装方法的流程示意图，如图8所示，本实施例的封装方法，可以包括：
S101、将芯片裸片焊接在电路基板上，电路基板上、芯片裸片的覆盖范围内设置有基板通孔。
电路基板，可为半导体芯片封装的载体，能够为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
芯片裸片，可指在加工厂生产出来的芯片，即是晶圆经过切割测试后没有经过封装的芯片，芯片裸片上只有用于封装的压焊点，是不能直接应用于实际电路当中的，然而裸片极易受外部环境的温度、杂质和物理作用力的影响，很容易遭到破坏，所以必须封入一个密闭空间内，引出相应的引脚，才能作为一个基本的元器件使用。
基板通孔，可为设置在基板上的通孔，并且，该通孔的位置与芯片裸片的位置相对，即设在基板上、且在芯片裸片的覆盖范围内，基板通孔可用于向电路基板和芯片裸片之间的间隙填充胶水。
芯片裸片的覆盖范围内设置有基板通孔，即当芯片裸片设在电路基板的一侧后，通过基板通孔，可从电路基板的另一侧看到芯片裸片。
电路基板与芯片裸片之间可由焊球连接，在电路基板与芯片裸片之间形成间隙。
S102、翻转电路基板，以使芯片裸片位于电路基板下方。
使芯片裸片位于电路基板下方，电路基板处于芯片裸片的上方，这样，可方便地从上方，通过基板通孔向电路基板与芯片裸片之间的间隙填充胶水做准备。
S103、向基板通孔注入胶水，以使胶水填充芯片裸片与电路基板之间的间隙。
本实施例，将芯片裸片焊接在电路基板上，其中，电路基板上、芯片裸片的覆盖范围内设置有基板通孔，再翻转电路基板，使芯片裸片位于电路基板下方，而后通过基板通孔注入胶水，以使胶水填充芯片裸片与电路基板之间的间隙，由于基板通孔设置在电路基板上、芯片裸片的覆盖范围内，使得基板通孔距离芯片裸片边缘的距离小于芯片裸片的长度，当通过基板通孔向芯片裸片与电路基板之间的间隙填充胶水时，胶水从基板通孔流到芯片裸片的边缘所流经的长度减小，而胶水流速的均衡性受胶水流动时间影响，流动时间越短，胶水流速的均衡性越好，这样，在填充过程中形成的包裹性空洞越小，包裹性空洞越小，进一步地，芯片的可靠性就越高，通过本实施例的实施，可减小包裹性空洞，从而，便于提高封装后的芯片的可靠性。
本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的方法，在向所述基板通孔注入胶水之后，方法还包括：
S104、对注入的胶水进行固化。
可通过烘烤，如将填充胶水后的电路基板和芯片裸片放入具有预定温度的烘箱内烘烤；也可将具有预定温度的装置，放置于电路基板远离芯片裸片的一侧，以通过基板通孔对胶水施加预定温度，使胶水固化；还可将填充胶水后的电路基板和芯片裸片放在自然环境中，经过预定时间，使胶水固化。
S105、再次翻转电路基板，以使芯片裸片位于电路基板上方。
在胶水已经固化后，可翻转电路基板，使芯片裸片位于电路基板上方，电路基板处于芯片裸片的下方。
S106、从芯片裸片的边缘，向芯片裸片与电路基板之间的间隙注入胶水。
通常情况下，电路基板的尺寸较芯片裸片的尺寸大得多，即芯片裸片仅占电路基板的一部分，这样，芯片裸片的边缘处在电路基板上，在芯片裸片的边缘与电路基板之间也会存在间隙，即使通过基板通孔填充胶水后，在芯片裸片的边缘与电路基板之间也可能会存在间隙，这样的间隙的存在，将导致封装后的芯片的气密性和可靠性较底，本实施例，通过从片裸片的边缘，向芯片裸片与电路基板之间的间隙注入胶水，使胶水填充芯片裸片与电路基板之间的间隙，从而，提高封装后的芯片的气密性和可靠性。
本申请又一实施例，与上述实施例基本相同，不同之处在于，本实施例的方法，在将芯片裸片焊接在电路基板上(S101)之前，所述方法还包括：
S107、在芯片裸片的中央位置预留冗余焊点。
冗余焊点可用于使芯片裸片与焊球相连接。
在一些例子中，当芯片裸片为圆形或正方形时，以芯片裸片的中心为圆心、预定距离为半径形成的圆形范围内的任一位置，均可视为芯片裸片的中央位置。
S108、在冗余焊点上设置焊球。
在冗余焊点上设置的焊球可不通过电路基板引出相应的引脚，即芯片功能不依赖于该焊球。
将芯片裸片焊接在电路基板上(S101)包括：
S101a、将冗余焊点与电路基板上的基板通孔对准后，将芯片裸片焊接在电路基板上。
将冗余焊点与电路基板上的基板通孔对准，可方便地通过基板通孔向电路基板和芯片裸片之间的间隙填充胶水。
冗余焊点的数量为一个，也可为多个，为了进一步地提高进入芯片裸片与电路基板之间的间隙的胶水流动性，在一些例子中，基板通孔的数量为一个；冗余焊点的数量为多个，各所述冗余焊点围绕所述基板通孔在所述芯片裸片上的投影间隔设置且均匀分布。
冗余焊点的数量可为2个、5个、10个等等。可在每个冗余焊点上对应设置焊球。
使基板通孔的数量为一个，冗余焊点的数量为多个，且各冗余焊点围绕基板通孔在芯片裸片上的投影间隔设置且均匀分布，这样，进一步增加了胶水与固体的接触面积，使毛细作用进一步增强，从而增强胶水的流动性，这样，胶水可更加快速地流入电路基板和芯片裸片之间的间隙，进一步地，能够减小在填充过程中形成的包裹性空洞，以便于提高封装后的芯片的可靠性。
为了确保不堵塞基板通孔，同时提高胶水的流动性，在一些例子中，基板通孔的直径为1毫米至5毫米，焊球的直径为10微米至1000微米。可以理解的是，基板通孔的直径可为1毫米，也可为5毫米，还可为介于1毫米至5毫米之间的任一数值；同样，冗余焊球的直径可为10微米，也可为1000微米，还可为介于10微米至1000微米之间的任一数值。
本实施例，通过在芯片裸片的中央位置预留冗余焊点，在冗余焊点上设置焊球，再将冗余焊点与电路基板上的基板通孔对准后，将芯片裸片焊接在电路基板上，这样，当通过基板通孔向芯片裸片与电路基板之间的间隙填充胶水时，胶水先经过焊球，增加了胶水与固体的接触面积，使毛细作用增强，从而增强胶水的流动性，这样，胶水可更加快速地流入电路基板和芯片裸片之间的间隙，进一步地，能够减小在填充过程中形成的包裹性空洞，便于提高封装后的芯片的可靠性。
图9为本申请一具体实施例的封装方法的流程图，图10为本申请一具体实施例的从基板通孔填充胶水的示意图，图11为本申请一具体实施例的从芯片裸片的边缘填充胶水的示意图，参见图9-11，本实施例的具体过程包括：
步骤11、将芯片裸片焊接在电路基板上，电路基板上、芯片裸片的覆盖范围内设置有基板通孔。
步骤12、对步骤11焊接后的芯片裸片进行预烘烤。
步骤13、对烘烤后的芯片裸片及电路基板进行等离子清洗。
步骤14、翻转电路基板，使电路基板处于芯片裸片的上方。
步骤15、通过基板通孔，填充胶水。
从基板底部通孔位置点胶，点胶图形为点状。与传统底部填充方式相比胶水的流动距离仅为1/2，且中间往四周的圆形扩散抑制胶水被包裹的趋势，改善空洞产生，此外，通过精确的胶量控制使胶水不溢出但接触最外侧焊球，然后进行第一次胶水固化。
步骤16、对胶水进行固化处理。
步骤17、再次翻转电路基板，使芯片裸片处于电路基板的上方。
步骤18、在芯片裸片的边缘填充胶水。
再次底部填充的目的是将芯片最外侧未填充区域进行填充，提高气密性和可靠性。
步骤19、对胶水再次进行固化。
步骤20、对填充胶水后的电路基板及芯片裸片进行空洞检查。
本申请实施例，针对大尺寸芯片，提供了一种倒装芯片球栅格阵列的封装格式(FC-BGA，Flip Chip Ball Grid Array)的底部填充方案，改善了包裹性空洞不良，提升产品质量和可靠性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
为了描述的方便，描述以上装置是以功能分为各种单元/模块分别描述。当然，在实施本申请时可以把各单元/模块的功能在同一个或多个软件和/或硬件中实现。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种封装结构，其特征在于，包括：
电路基板以及焊接在所述电路基板上的芯片裸片；所述电路基板上、所述芯片裸片的覆盖范围内设置有基板通孔；所述基板通孔用于向所述电路基板和所述芯片裸片之间的间隙填充胶水。
2.根据权利要求1所述的封装结构，其特征在于，所述芯片裸片上设置有冗余焊点，所述冗余焊点上设置有焊球；
所述基板通孔与所述冗余焊点彼此相对。
3.根据权利要求2所述的封装结构，其特征在于，所述冗余焊点位于所述芯片裸片的中央。
4.根据权利要求2所述的封装结构，其特征在于，所述基板通孔的数量为一个；所述冗余焊点的数量为多个，各所述冗余焊点围绕所述基板通孔在所述芯片裸片上的投影间隔设置且均匀分布。
5.根据权利要求2所述的封装结构，其特征在于，所述基板通孔的直径为1毫米至5毫米；所述焊球的直径为10微米至1000微米。
6.一种封装方法，其特征在于，包括：
将芯片裸片焊接在电路基板上，所述电路基板上、所述芯片裸片的覆盖范围内设置有基板通孔；
翻转所述电路基板，以使所述芯片裸片位于所述电路基板下方；
向所述基板通孔注入胶水，以使所述胶水填充所述芯片裸片与所述电路基板之间的间隙。
7.根据权利要求6所述的方法，其特征在于，所述向所述基板通孔注入胶水之后，所述方法还包括：
对注入的胶水进行固化；
再次翻转所述电路基板，以使所述芯片裸片位于所述电路基板上方；
从所述芯片裸片的边缘，向所述芯片裸片与所述电路基板之间的间隙注入胶水。
8.根据权利要求6所述的方法，其特征在于，所述将芯片裸片焊接在电路基板上之前，所述方法还包括：
在所述芯片裸片的中央位置预留冗余焊点；
在所述冗余焊点上设置焊球；
所述将芯片裸片焊接在电路基板上包括：
将所述冗余焊点与所述电路基板上的基板通孔对准后，将芯片裸片焊接在电路基板上。
9.根据权利要求8所述的封装方法，其特征在于，所述基板通孔的数量为一个；所述冗余焊点的数量为多个，各所述冗余焊点围绕所述基板通孔在所述芯片裸片上的投影间隔设置且均匀分布。
10.根据权利要求8所述的封装方法，其特征在于，所述基板通孔的直径为1毫米至5毫米；所述焊球的直径为10微米至1000微米。
CN202011243373.3A 2020-11-09 2020-11-09 一种封装结构及封装方法 Active CN112382618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011243373.3A CN112382618B (zh) 2020-11-09 2020-11-09 一种封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011243373.3A CN112382618B (zh) 2020-11-09 2020-11-09 一种封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN112382618A true CN112382618A (zh) 2021-02-19
CN112382618B CN112382618B (zh) 2023-10-27

Family

ID=74578865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011243373.3A Active CN112382618B (zh) 2020-11-09 2020-11-09 一种封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112382618B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513147A (zh) * 2022-11-24 2022-12-23 河北北芯半导体科技有限公司 一种部分填充底填料的倒装芯片封装结构
CN117690878A (zh) * 2024-02-03 2024-03-12 江门市和美精艺电子有限公司 一种基于柔性基板的fbga封装结构

Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191457A (ja) * 1988-01-27 1989-08-01 Fuji Electric Co Ltd 半導体装置
JPH0831983A (ja) * 1994-07-18 1996-02-02 Sony Corp 部品実装装置及び部品実装方法
JPH08139129A (ja) * 1994-11-09 1996-05-31 Sony Corp 半導体装置及び半導体装置の製造方法
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US20020092162A1 (en) * 2001-01-13 2002-07-18 Siliconware Precision Industries Co., Ltd. Method of fabricating a flip-chip ball-grid-array package without causing mold flash
US20030113952A1 (en) * 2001-12-19 2003-06-19 Mahesh Sambasivam Underfill materials dispensed in a flip chip package by way of a through hole
US20030193088A1 (en) * 2002-04-15 2003-10-16 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
US20040229399A1 (en) * 2003-05-16 2004-11-18 Yu-Wen Chen [flip chip package and manufacturing method thereof]
JP2006019452A (ja) * 2004-06-30 2006-01-19 Olympus Corp 電子部品固定構造および電子部品製造方法
CN1747143A (zh) * 2004-09-07 2006-03-15 日月光半导体制造股份有限公司 适用于透明封装的基板条
JP2007227468A (ja) * 2006-02-21 2007-09-06 Fujikura Ltd パッケージ基板及びアンダーフィル充填方法
US20090229513A1 (en) * 2008-03-12 2009-09-17 International Business Machines Corporation Underfill Air Vent for Flipchip BGA
US20090294978A1 (en) * 2008-05-29 2009-12-03 Renesas Technology Corp. Semiconductor device, and manufacturing method therefor
JP2009290011A (ja) * 2008-05-29 2009-12-10 Kyocera Corp 電子部品実装基板及びその製造方法
JP2010027722A (ja) * 2008-07-16 2010-02-04 Toshiba Corp 電子機器および電子機器の製造方法
US8193624B1 (en) * 2008-02-25 2012-06-05 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
KR20120077317A (ko) * 2010-12-30 2012-07-10 삼성전기주식회사 전자부품 모듈 및 그 제조방법
US20150279829A1 (en) * 2014-03-26 2015-10-01 United Microelectronics Corp. Wafer package process
CN105990304A (zh) * 2015-02-25 2016-10-05 扬智科技股份有限公司 芯片封装结构及其制造方法
US20170154854A1 (en) * 2015-11-30 2017-06-01 Shunsin Technology (Zhong Shan) Limited Anti-emi shielding package and method of making same
CN207407198U (zh) * 2017-11-27 2018-05-25 信利半导体有限公司 一种车载hud用背光模组
US20180182701A1 (en) * 2016-12-26 2018-06-28 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
CN110660891A (zh) * 2018-06-29 2020-01-07 合肥彩虹蓝光科技有限公司 一种倒装器件封装方法及结构
US20200058519A1 (en) * 2018-08-14 2020-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with dummy micro bumps between stacking dies to improve flowability of underfill material
WO2021164606A1 (zh) * 2020-02-19 2021-08-26 长鑫存储技术有限公司 注塑模具及注塑方法

Patent Citations (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191457A (ja) * 1988-01-27 1989-08-01 Fuji Electric Co Ltd 半導体装置
JPH0831983A (ja) * 1994-07-18 1996-02-02 Sony Corp 部品実装装置及び部品実装方法
JPH08139129A (ja) * 1994-11-09 1996-05-31 Sony Corp 半導体装置及び半導体装置の製造方法
US6140144A (en) * 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
US20020092162A1 (en) * 2001-01-13 2002-07-18 Siliconware Precision Industries Co., Ltd. Method of fabricating a flip-chip ball-grid-array package without causing mold flash
US20030113952A1 (en) * 2001-12-19 2003-06-19 Mahesh Sambasivam Underfill materials dispensed in a flip chip package by way of a through hole
US20030193088A1 (en) * 2002-04-15 2003-10-16 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
US20040229399A1 (en) * 2003-05-16 2004-11-18 Yu-Wen Chen [flip chip package and manufacturing method thereof]
JP2006019452A (ja) * 2004-06-30 2006-01-19 Olympus Corp 電子部品固定構造および電子部品製造方法
CN1747143A (zh) * 2004-09-07 2006-03-15 日月光半导体制造股份有限公司 适用于透明封装的基板条
JP2007227468A (ja) * 2006-02-21 2007-09-06 Fujikura Ltd パッケージ基板及びアンダーフィル充填方法
US8193624B1 (en) * 2008-02-25 2012-06-05 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
US20090229513A1 (en) * 2008-03-12 2009-09-17 International Business Machines Corporation Underfill Air Vent for Flipchip BGA
US20090294978A1 (en) * 2008-05-29 2009-12-03 Renesas Technology Corp. Semiconductor device, and manufacturing method therefor
JP2009290011A (ja) * 2008-05-29 2009-12-10 Kyocera Corp 電子部品実装基板及びその製造方法
JP2010027722A (ja) * 2008-07-16 2010-02-04 Toshiba Corp 電子機器および電子機器の製造方法
KR20120077317A (ko) * 2010-12-30 2012-07-10 삼성전기주식회사 전자부품 모듈 및 그 제조방법
US20150279829A1 (en) * 2014-03-26 2015-10-01 United Microelectronics Corp. Wafer package process
CN105990304A (zh) * 2015-02-25 2016-10-05 扬智科技股份有限公司 芯片封装结构及其制造方法
US20170154854A1 (en) * 2015-11-30 2017-06-01 Shunsin Technology (Zhong Shan) Limited Anti-emi shielding package and method of making same
US20180182701A1 (en) * 2016-12-26 2018-06-28 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
CN207407198U (zh) * 2017-11-27 2018-05-25 信利半导体有限公司 一种车载hud用背光模组
CN110660891A (zh) * 2018-06-29 2020-01-07 合肥彩虹蓝光科技有限公司 一种倒装器件封装方法及结构
US20200058519A1 (en) * 2018-08-14 2020-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with dummy micro bumps between stacking dies to improve flowability of underfill material
WO2021164606A1 (zh) * 2020-02-19 2021-08-26 长鑫存储技术有限公司 注塑模具及注塑方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513147A (zh) * 2022-11-24 2022-12-23 河北北芯半导体科技有限公司 一种部分填充底填料的倒装芯片封装结构
CN115513147B (zh) * 2022-11-24 2023-03-24 河北北芯半导体科技有限公司 一种部分填充底填料的倒装芯片封装结构
CN117690878A (zh) * 2024-02-03 2024-03-12 江门市和美精艺电子有限公司 一种基于柔性基板的fbga封装结构
CN117690878B (zh) * 2024-02-03 2024-04-05 江门市和美精艺电子有限公司 一种基于柔性基板的fbga封装结构

Also Published As

Publication number Publication date
CN112382618B (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
US6891259B2 (en) Semiconductor package having dam and method for fabricating the same
US6560122B2 (en) Chip package with molded underfill
US6573592B2 (en) Semiconductor die packages with standard ball grid array footprint and method for assembling the same
TWI601219B (zh) 電子封裝件及其製法
US20070215380A1 (en) Semiconductor device and manufacture method thereof
CN112382618B (zh) 一种封装结构及封装方法
US11658099B2 (en) Flip chip curved sidewall self-alignment features for substrate and method for manufacturing the self-alignment features
TW201530669A (zh) 基板結構及其製法
JP2011166081A (ja) 半導体装置、半導体パッケージ、インタポーザ、半導体装置の製造方法、及びインタポーザの製造方法
KR101778395B1 (ko) 3d 프린팅 기술을 이용한 반도체 패키지
JPH10335527A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP2012064991A (ja) フリップチップボンデッドパッケージ
TWI555101B (zh) 封裝結構及其製法
KR101236797B1 (ko) 반도체 패키지 제조 방법
CN115579300B (zh) 一种倒装芯片封装堆叠方法
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
TW201306197A (zh) 以金屬柱銲接為晶片連接之半導體封裝構造
CN215896372U (zh) 一种设置有基板绿油的封装结构
JP2000228424A (ja) 半導体装置および半導体装置の製造方法
TWI760629B (zh) 電子封裝件及其導電基材與製法
JP3842447B2 (ja) Ｉｃの実装構造
US20080001272A1 (en) System-in-package structure
TWI236743B (en) Flip chip package and process thereof
TWI416683B (zh) 防止銲點斷裂之覆晶封裝構造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant