JP2006019452A - 電子部品固定構造および電子部品製造方法 - Google Patents

電子部品固定構造および電子部品製造方法 Download PDF

Info

Publication number
JP2006019452A
JP2006019452A JP2004194886A JP2004194886A JP2006019452A JP 2006019452 A JP2006019452 A JP 2006019452A JP 2004194886 A JP2004194886 A JP 2004194886A JP 2004194886 A JP2004194886 A JP 2004194886A JP 2006019452 A JP2006019452 A JP 2006019452A
Authority
JP
Japan
Prior art keywords
electronic component
hole
substrate
space
insulating adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004194886A
Other languages
English (en)
Other versions
JP2006019452A5 (ja
Inventor
Norio Shimizu
徳生 清水
Morimichi Shimizu
盛通 清水
Hisayuki Fukunaga
寿行 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2004194886A priority Critical patent/JP2006019452A/ja
Publication of JP2006019452A publication Critical patent/JP2006019452A/ja
Publication of JP2006019452A5 publication Critical patent/JP2006019452A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】基板と電子部品とに挟まれた空間に絶縁接着剤を抽入し、基板と電子部品との固定を強化する電子部品固定構造および電子部品製造方法を提供すること。
【解決手段】基板1とBGA2とに挟まれた空間3に接着剤4が充填され、基板1とBGA2とを電気的に接続するバンプ電極3B、ハンダボール3Aの固定状態を強化する電子部品固定構造において、空間3に面する基板1または空間3に面するBGA20に接着剤4を抽入する貫通孔1A,2Aを設ける。
【選択図】 図1

Description

本発明は、基板と電子部品とに挟まれた空間に絶縁接着剤を抽入して基板と電子部品との固定を強化する電子部品固定構造および電子部品製造方法に関するものである。
従来から、携帯電話、PDA等を含めLSIを搭載し、表示機能を有する電子機器に対して携帯性を高めるため小型化、軽量化が要求されている。この要求に対し、電子機器が搭載するLSIのパッケージ形態を小型化する対応が図られている。パッケージ形態を小型化したLSIとして、従来のリードフレームの各辺に沿ってピンを配置するQFP(Quad Flat Package)に対し、パッケージの底面にバンプ電極とハンダボールとを格子状に配置し、配線を微細化したBGA(Ball Grid Array)、CSP(Chip Size Package)が提示されている。例えば、BGAにおいては、基板上に形成された凸状のバンプ電極にハンダボールを形成し、基板にBGAが電気的に接続されている。しかし、この電気的接続のみでは基板とBGAとの物理的固定を担保することができない。
また、BGAは、電子機器が有する表示機能を確保するために基板の隅に配置される場合が一般的であり、さらに基板は、基板の隅で筐体に固定されている。そのため、筐体落下等によって、基板の隅に配置されたBGAは、直接的に衝撃を受け易い。
そこで、基板とBGAとによって挟まれた空間に粘度の低い絶縁接着材であるエポキシ樹脂を充填して加熱硬化し、基板とBGAとの固定を強化するアンダーフィル法が提案されている(特許文献1参照)。
特開2002−76267号公報
しかしながら、従来のアンダーフィル法においては、基板とBGAとよって挟まれた空間の側面からエポキシ樹脂を抽入するため、エポキシ樹脂がこの空間に完全に充填されず、基板とBGAとの固定の強化が不完全になり、筐体落下等によってBGAが基板から脱落するという問題点があった。
また、エポキシ樹脂を接着剤として機能させるためには、加熱硬化させる必要があり、加熱硬化を行うための過熱炉を必要とし、基板とBGAとの固定を強化するために多大な設備と労力を要するという問題点があった。
本発明は、上記に鑑みてなされたものであって、基板とBGAとによって挟まれた空間に貫通孔を設けることによって、基板とBGAとの固定を簡易かつ確実に強化する電子部品固定構造および電子部品製造方法を提供することを目的とする。
上記目的を達成するために、請求項1にかかる電子部品固定構造は、基板と電子部品とに挟まれた空間に絶縁接着部材が充填され、前記基板と前記電子部品とを電気的に接続する電極の固定状態を強化する電子部品固定構造において、
前記空間に面する前記基板または前記空間に面する前記電子部品に前記絶縁接着部材を抽入する貫通孔を設けたことを特徴とする。
また、請求項2にかかる電子部品固定構造は、上記の発明において、前記基板の上部に複数の前記電子部品が重ねて配置され、前記電子部品間の空間に面するいずれか一方の前記電子部品に前記絶縁接着部材を抽入する前記貫通孔を設け、前記電子部品間を電気的に接続する電極の固定状態を強化することを特徴とする。
また、請求項3にかかる電子部品固定構造は、上記の発明において、複数の電子部品に挟まれた空間に絶縁接着部材が充填され、前記複数の電子部品間を電気的に接続する電極の固定状態を強化する電子部品固定構造において、前記空間に面するいずれか1方の前記電子部品に前記絶縁接着部材を抽入する貫通孔を設けたことを特徴とする。
また、請求項4にかかる電子部品固定構造は、上記の発明において、前記貫通孔は、前記空間の中心近傍に配置されていることを特徴とする。
また、請求項5にかかる電子部品固定構造は、上記の発明において、前記貫通孔は、前記空間に面する前記基板または前記空間に面する前記電子部品に複数配置されていることを特徴とする。
また、請求項6にかかる電子部品固定構造は、上記の発明において、前記貫通孔は、前記空間の中心近傍から前記絶縁接着部材を主に抽入する主貫通孔と前記空間の周辺部から前記絶縁接着部材を補填的に抽入する副貫通孔とを有することを特徴とする。
また、請求項7にかかる電子部品固定構造は、上記の発明において、前記貫通孔は、前記絶縁接着部材が前記空間に均等に拡充される位置に分布していることを特徴とする。
また、請求項8にかかる電子部品固定構造は、上記の発明において、前記電子部品は、矩形状であって、前記貫通孔の位置は、少なくとも前記空間の対角線上を含むことを特徴とする。
また、請求項9にかかる電子部品固定構造は、上記の発明において、前記貫通孔は、前記基板に設けられたスルーホールであることを特徴とする。
また、請求項10にかかる電子部品固定構造は、上記の発明において、前記貫通孔に対応した孔を有する被覆部材が前記基板または前記電子部品に被覆されていることを特徴とする。
また、請求項11にかかる電子部品固定構造は、上記の発明において、前記被覆部材は、剥離可能であることを特徴とする。
また、請求項12にかかる電子部品固定構造は、上記の発明において、前記貫通孔は、前記絶縁接着部材を前記空間に抽入する抽入口に嵌合することを特徴とする。
また、請求項13にかかる電子部品固定構造は、上記の発明において、前記基板は、前記貫通孔に対応した位置に前記貫通孔に比して大きな孔を有して前記抽入口を前記貫通孔にガイドするガイド板を有していることを特徴とする。
また、請求項14にかかる電子部品固定構造は、上記の発明において、前記絶縁接着部材は、シリコン系接着剤であることを特徴とする。
また、請求項15にかかる電子部品製造方法は、上記の発明において、基板と電子部品とによって挟まれた空間に絶縁接着部材を充填し、前記基板と前記電子部品とを電気的に接続する電極の固定状態が強化された電子部品を製造する電子部品製造方法において、前記空間に面する前記基板または前記空間に面する前記電子部品に設けられた貫通孔を介して前記絶縁接着部材を抽入する抽入工程を含むことを特徴とする。
また、請求項16にかかる電子部品製造方法は、上記の発明において、前記基板の上部に複数の前記電子部品が重ねて配置され、前記電子部品間の空間に面するいずれか一方の前記電子部品に設けられた前記貫通孔から前記絶縁接着部材を抽入する電子部品間絶縁接着部材抽入工程をさらに設け、前記電子部品間を電気的に接続する電極の固定状態を強化することを特徴とする。
また、請求項17にかかる電子部品製造方法は、上記の発明において、複数の電子部品に挟まれた空間に絶縁接着部材を充填し、前記複数の電子部品を互いに電気的に接続する電極の固定状態が強化された電子部品を製造する電子部品製造方法において、前記空間に面する少なくとも1以上の前記複数の電子部品に設けられた貫通孔を介して前記絶縁接着部材を抽入する抽入工程を含むことを特徴とする。
また、請求項18にかかる電子部品製造方法は、上記の発明において、前記抽入工程は、前記絶縁接着部材を前記空間の中心近傍に設けられて前記絶縁接着部材を主に抽入する主貫通孔を介して抽入する主抽入工程と、前記絶縁接着部材が拡充し難い前記空間に設けられて前記絶縁接着部材を補填的に抽入する副貫通孔を介して前記絶縁接着部材を抽入する副抽入工程と、を含むことを特徴とする。
また、請求項19にかかる電子部品製造方法は、上記の発明において、前記絶縁接着部材が付着した前記基板または前記絶縁接着部材が付着した前記電子部品から前記絶縁接着部材を除去する除去工程をさらに含むことを特徴とする。
本発明にかかる電子部品固定構造および方法電子部品製造方法は、基板とBGAとによって挟まれた空間に面した基板に貫通孔を設け、この貫通孔を介して絶縁接着剤を抽入することによって、絶縁接着剤が完全に充填され、基板とBGAとの固定が強化されるという効果を奏する。
以下に添付図面を参照して、この発明にかかる電子部品固定構造および電子部品製造方法の好適な実施の形態を詳細に説明する。
(実施の形態1)
この実施の形態1では、基板とBGAとによって挟まれた空間に面する基板に貫通孔を設け、この貫通孔を介して絶縁接着剤を抽入し、この空間に絶縁接着剤が完全に充填されるようにしている。
図1は、この発明の実施の形態1である基板にBGAが固定された面の断面図である。図1に示すように、基板1上に凸状のバンプ電極3Bが複数形成され、各バンプ電極3B上にハンダボール3Aが形成されている。そして、バンプ電極3Bとハンダボール3Aとによって基板1とBGA2とは、電気的に接続されている。また、バンプ電極3Aとハンダボール3Aとによって基板1とBGA2とによって挟まれた空間3が形成される。BGA2に面する基板1の中心近傍に貫通孔1Aが設けられている。この貫通孔1Aを介して抽入された接着剤4は、空間3のみならずBGA2の側面をも覆うような領域まで拡充されている。つまり、BGA2の側面を含む下方部分は、接着剤4によって全て隙間無く覆われている。接着剤4は、シリコン系接着剤であるセメダインスーパーXL(登録商標)である。セメダインスーパーXLは、エポキシ樹脂に比して粘性は、高いものの、加圧抽入によって空間3の全域に行渡らせることができる。また、セメダインスーパーXLは、加熱の必要性がなく、自然放置によって硬化する。
つぎに、接着剤4の抽入方法について説明する。図2は、基板1にBGA2が固定される面の断面図である。接着剤4を充填したディスペンサ5の抽入口を貫通孔1Aに合致するようにして基板1に接合し、ディスペンサ5に内蔵されたピストン(図示せず)等によって接着剤4を加圧する。加圧された接着剤4は、貫通孔1Aを介して空間3に抽入され、接着剤4は、貫通孔1Aから膨張するように拡充範囲を広げる。
図3は、基板1にBGA2が固定される面をBGA2の上方から見た平面図である。図3に示すように、貫通孔1Aは、矩形状のBGA2の中心近傍に配置され、接着剤4は、貫通孔1Aを中心に同心円状に拡充している。さらに、接着剤4の一部は、BGA2の辺部分を超えて拡充している一方、接着剤4の一部は、BGA2の角部分まで拡充しない。このまま接着剤4の抽入を続行し、接着剤4がBGA2の角部分に拡充させることも可能であるが、BGA2の辺部分を超える接着剤4の量が多量になり、後処理が容易でなくなるため、接着剤4の抽入をここで停止する。
図4は、基板1にBGA2が固定される面をBGA2の上方から見た平面図である。図4に示すように、接着剤4が拡充されないBGA2の角部分に外側から接着剤4を補充する。この補充は、接着剤4が拡充されなかったBGA2の角部分のみに対して行う。
接着剤4を補充した後、自然放置し、接着剤4が硬化するのを待つ。そして、接着剤4が硬化すると、図1に示すように、基板1にBGA2が強固に固定される。
図5は、基板1に対するBGA2の配置関係を示す斜視図である。一般的にBGA2は、表示機能を確保するために基板1の隅に配置され、さらに基板1は、基板1の隅で筐体(図示せず)に固定されている。このため、筐体が落下した場合、基板1の隅に変形応力が加わるとともに、この変形応力は、基板1とBGA2との接着面にも加わる。したがって、この接着面が変形応力に耐えられない場合、BGA2は、基板1から脱落してBGA2の機能が停止するとともに基板1の機能が失われる。
本発明によれば、基板1とBGA2とによって挟まれた空間3に完全に接着剤4が充填されているため、従来のアンダーフィル法に比して基板1とBGA2との固定がより強化されている。したがって、前記したような落下においてもBGA2は、基板1から容易に脱落しない。
そこで、この実施の形態1で説明した方法によってBGA2を固定した基板1と従来のアンダーフィル法によってBGA2を固定した基板1とに対して基板1を1.2mの高さから自然落下させる落下試験を行い、BGA2が基板1から脱落するまでの落下回数を計測し、固定強度の比較を行った。
固定強度の比較の結果、従来のアンダーフィル法による固定では、30〜60回の落下でBGA2が基板1から脱落し、本発明による固定では、108回の落下までBGA2が基板1から脱落しなかった。つまり、本発明による固定の固定強度は、従来のアンダーフィル法による固定の固定強度に比して最大約3倍大きい。
さらに、接着剤4にセメダインスーパーXLを用いれば、接着剤4は、自然放置において硬化するため、加熱硬化のための加熱炉と加熱工程とが省略でき、従来方法による固定の約1/10のコストで基板1にBGA2を固定することができる。
以上に説明したように、この実施の形態1では、基板1に貫通孔1Aを設け、貫通孔1Aから接着剤4を抽入するようにしている。この結果、基板1にBGA2を強固にかつ安価に固定することができる。
なお、この実施の形態1では、基板1に固定する対象をBGA2としていたが、固定対象をCSP、あるいは、他の電子部品にしてもよい。また、接着剤4に他のシリコン系接着剤を用いてもよい。
(実施の形態2)
つぎに、この発明の実施の形態2について説明する。実施の形態1では、基板1に貫通孔1Aを1個設けるようにしていたが、この実施の形態2では、基板に複数の貫通孔を設け、接着剤を補充する工程を省略するようにしている。
図6は、基板10にBGA2が固定された面の断面図である。図6に示すように、基板10には5個の貫通孔1Bがバンプ電極3Bと干渉しない位置に形成される。接着剤4は、この5個の貫通孔1Bから抽入されるが、最終的に接着剤4は、実施の形態1で説明したように、BGA2の側面部分を含む空間3に充填され、基板1とBGAと2が強固に固定される。
図7〜9は、基板10にBGA2が固定される面をBGA2の上方から見た平面図であり、接着剤4が拡充する様子を示している。図7に示すように、BGA2に対向する基板1には、5個の貫通孔1BがBGA2の対角線上に設けられている。接着剤4が5個の貫通孔1Bを介して同時に抽入されると、接着剤4は、各貫通孔1Bを中心に同心円状に拡充する。
図8に示すように、接着剤4の抽入にしたがって接着剤4の拡充範囲は拡がり、BGA2の中心付近では接着剤4の拡充部分が干渉する。この中心付近で干渉した接着剤4は、BGA2の外側に向かって拡充する。
最終的に図9に示すように、接着剤4の拡充範囲は、BGA2の全域を超える。このように接着剤4がBGA2の全域を越えて拡充しているため、接着剤4が充填されていない部分に後から接着剤4を補充する必要がない。
この実施の形態2では、基板10に5個の貫通孔1Bを設け、それぞれの貫通孔1Bを介して接着剤4を同時に抽入し、接着剤4の補充を省略するようにしている。このようにすると、接着剤4の補充工程が省略でき、接着剤4の抽入時間が短縮できる。
なお、この実施の形態2では、貫通孔1BをBGA2の対角線に沿って5個配置し、接着剤4を同時に抽入するようにていたが、BGA2の大きさ、形状等によって、貫通孔1Bの数および配置位置を変え、接着剤4の抽入時期を変えてもよい。例えば、対角線が交差する部分の貫通孔1Bの孔を大きくして、この貫通孔1Bから先に接着剤4を抽入し、他の4個の貫通孔1Bの孔を小さくするようにして、後からこの4個の貫通孔1Bから接着剤4を抽入するようにしてもよい。
(実施の形態3)
つぎに、この発明の実施の形態3について説明する。実施の形態1,2では、基板1,10に対して貫通孔1A,1Bを設けるようにしていたが、この実施の形態3では、多層基板に設けられたスルーホールを利用して接着剤を抽入するようにしている。
図10は、複数の基板10A,10B,10C,10Dが多層化され、基板10AにBGA2が固定された面の断面図である。一般的に電気部品および電気配線の集積度を向上させるために、図10に示すように、複数の基板10A,10B,10C,10Dを多層化が行われる。そして、各基板に設けられたスルーホール1Cによって基板間の電気的接続を行っている。このスルーホール1Cの孔径は小さく側壁が導電体10Eでメッキされている。スルーホール1Cは、基板10A,10B,10C,10Dが積層されて1つの貫通孔を形成している。
したがって、基板10Dの裏面のスルーホール1Cを介して接着剤4に圧力を加えて抽入すると、空間3に接着剤4を充填することができ、接着剤4は、BGA2の側面を含む空間3に完全に充填される。この場合、スルーホール1Cの孔径が小さいため、1箇所のスルーホール1Cを介して接着剤4を抽入しても、他のスルーホール1Cから接着剤4が抜出ることはない。
この実施の形態3では、基板10A,10B,10C,10Dに設けられた既存のスルーホール1Cを利用して接着剤4を抽入するようにしていた。このようにすれば、基板に貫通孔を設ける加工工程を省略できる。なお、この実施の形態3では、3箇所のスルーホール1Cが貫通していたが、1箇所のスルーホール1Cが貫通している場合、この貫通したスルーホール1Cを介して接着剤4を抽入し、後に空間3の側面から接着剤4を補充するようにしてもよい。
(実施の形態4)
つぎに、この発明の実施の形態4について説明する。実施の形態1〜3では、基板1に直接ディスペンサ5を接合させ、接着剤4を抽入するようにしていたが、この実施の形態4では、基板に被覆材を設け、接着剤の抽入後の後処理を容易に行うようにしている。
図11は、基板1とBGA2とが固定される面の断面図である。図11に示すように、貫通孔1Aの周囲の基板1には被覆材6が密着配置されている。この被覆材6は、薄いビニル材やゴムシート材等によって実現され、基板1に密着されているが、容易に剥離できるようになっている。
そこで、被覆材6で被覆された基板1に対してディスペンサ5を接合して接着剤4を抽入する。貫通孔1Aに対するディスペンサ5の位置合わせが良好でない場合、接着剤4の抽入後、接着剤4は、基板1の裏面側にはみ出す。このような場合、この被覆材6を剥離すれば、基板1裏面を清浄する後処理工程を省略できる。また、ディスペンサ5の位置合わせを正確に行う必要がないため、位置合わせ工程の時間を短縮できる。
この実施の形態4では、基板1の裏面に被覆材6を被覆し、接着剤4の抽入後、この被覆材6を剥離して後処理を省略するようにしている。なお、この被覆材6は、貫通孔1Aを形成した後、基板1に密着させるようにしていたが、被覆材6を基板1に密着させた後、貫通孔1Aを形成するようにしてもよい。被覆材6を基板1の保護材として使用できるからである。
(実施の形態5)
つぎに、この発明の実施の形態5について説明する。実施の形態1〜4では、平滑な基板1にディスペンサ5を接合させ、接着剤4を抽入するようにしていたが、この実施の形態5では、基板の貫通孔にディスペンサとの嵌合部を設け、ディスペンサの位置合わせを容易に、かつ確実に行うにしている。
図12は、基板11とBGA2とが固定される面の断面図である。図12に示すように、基板11に設けられた貫通孔1Dには、段差が設けられこの段差によってディスペンサ5の抽入口が嵌合するようになっている。
貫通孔1Dの径とディスペンサ5の抽入口の径とが異なる場合、ディスペンサ5の位置合わせは、容易ではない。また、ディスペンサ5の位置合わせが良好に行えた場合であってもディスペンサ5と基板1との接合が不良である場合、接着剤4は、加圧されて抽入されるため、基板1の裏面に多量の接着剤4が付着することになり、後処理が容易でない。
したがって、この実施の形態5で説明したように貫通孔1Dに段差を形成し、ディスペンサ5の抽入口と嵌合するようにすると、ディスペンサ5の位置合わせと接合とを同時かつ確実に行うことができる。
なお、この実施の形態5では、貫通孔1Dに段差によって嵌合形状を形成するようにしていたが、ディスペンサ5の抽入口の形状に合わせた形状を形成するようにしてもよい。
(実施の形態6)
つぎに、この発明の実施の形態6について説明する。実施の形態1〜4では、貫通孔1A,1B、スルーホール1Cに対してディスペンサ5の位置合わせを行うようにしていた。また、実施の形態5では、貫通孔1Dにディスペンサ5の抽入口との嵌合部を形成するようにしていたが、この実施の形態6では、基板1に接合ガイドを配置し、ディスペンサ5の位置合わせを容易にするとともに、貫通孔1Aに対して複雑な加工を必要としないようにしている。
図13は、基板1にBGA2が固定される面の断面図である。図13に示すように、基板1の裏面には、ディスペンサ5のガイド用の接合ガイド7が配置されている。この接合ガイド7は、硬く厚い樹脂材等によって形成され、基板1に対して容易に着脱できるようになっている。さらに、接合ガイド7には、ディスペンサ5の抽入口に合致する孔が形成されている。
そこで、基板1に接合ガイド7を配置した上でディスペンサ5を基板1に接合させる。そして、接着剤4を抽入後、ディスペンサ5を外した後、接合ガイド7を取外すようにする。このようにすると、ディスペンサ5の位置合わせが容易に行えるとともに、接合ガイド7を繰り返し使用することができるため、位置合わせ時間の短縮化ができるとともに、位置合わせのコスト低減を行うことができる。
この実施の形態6では、接合ガイド7を基板1の裏面に配置することによって、ディスペンサ5の位置合わせを容易にするとともに、位置合わせコストの低減を行うことができるようにしている。
なお、この実施の形態6では、接合ガイド7には、孔を形成するようにしていたが、ディスペンサ5の抽入口の形状に合わせた形状を形成し、嵌合形状を形成するようにしてもよい。
(実施の形態7)
つぎに、この発明の実施の形態7について説明する。実施の形態1〜6では、基板1に貫通孔1A,1B,1Dを設け、あるいは、基板10A,10B,10C,10Dのスルーホール1Cを利用して接着剤4を抽入するようにしていたが、この実施の形態7では、BGAに貫通孔を設け、この貫通孔を介して接着剤4を抽入するようにしている。
図14は、基板12にBGA20が固定された面の断面図である。図14に示すように、BGA20には、貫通孔2Aが設けられ、この貫通孔2Aを介して接着剤4が抽入されるようになっている。そして、この貫通孔2Aを介して抽入された接着剤4は、貫通孔2Aを中心に同心円状に拡充し、BGA20の角から接着剤4が補充されてBGA20の側面を含む空間3の全域に行渡る。
このようにBGA20に貫通孔2Aを設けると、BGA20の配置と同時に接着剤4の抽入が行え、BGA20を短時間に固定することができる。この実施の形態7では、BGA20に貫通孔2Aを設け、この貫通孔2Aを介して接着剤4を抽入し、BGA20の基板12への取り付けと接着剤4の抽入とを連続して行えるようにしている。
なお、この実施の形態7では、BGA20に貫通孔2Aを1個形成するようにしていたが、BGA20の大きさ、形状によって複数の貫通孔を設けるようにしてもよい。また、実施の形態4〜6で説明した基板に対する付加的要素をBGAに対して行ってもよい。
なお、実施の形態1〜7では、基板1,10,11,12にBGA2,20を固定する場合について説明したが、基板にBGA以外の電子部品を固定する場合について適用してもよい。
(BGAの多積層についての追加説明)
(実施の形態8)
つぎに、この発明の実施の形態8について説明する。実施の形態1〜7では、基板1,10,10A,10B,10C,10D,11,12にBGA2,20を固定していたが、この実施の形態8では、BGAに他BGAを固定し、多積層BGAを形成するようにしている。
図15は、基板1にBGA20が固定され、さらにBGA20にBGA20Aが固定された面の断面図である。図15に示すように、基板1には、貫通孔1Aが設けられ、BGA20には、貫通孔2Aが設けられている。この場合、貫通孔2Aを介して接着剤4を抽入してBGA20とBGA20Aとを固定し、貫通孔1Aを介して接着剤4を抽入してBGA20と基板1とを固定するようにしている。
この実施の形態8では、BGA20に設けられた貫通孔2Aを介して接着剤4を抽入し、BGA20AとBGA20とを固定し、基板1に設けられた貫通孔1Aを介して接着剤4を抽入してBGA20と基板1とを固定するようにしていた。貫通孔2Aを介して接着剤4を抽入すると、BGA20にBGA20Aを強固にかつ安価に固定することができる。
なお、この実施の形態8では、BGA20,20Aを2段積層するようにしていたが、3段以上を積層してもよい。また、BGA20Aに貫通孔(図示せず)を設け、基板1にBGA20を固定し、その後、BGA20AをBGA20に固定するようにしてもよい。つまり、製造工程の状況に合わせて固定の順番を変更できる。また、この実施の形態8では、BGAを積層するようにしていたが、BGA以外の電子部品を積層するようにしてもよい。
この発明の実施の形態1にかかる基板にBGAが固定した面の断面図である。 この発明の実施の形態1にかかる基板にBGAが固定する面の断面図である。 この発明の実施の形態1にかかる基板にBGAが固定する面の平面図である。 この発明の実施の形態1にかかる基板にBGAが固定する面の平面図である。 この発明の実施の形態1にかかる基板に対するBGAの配置関係を示す斜視図である。 この発明の実施の形態2にかかる基板にBGAが固定した面の断面図である。 この発明の実施の形態2にかかるBGAの平面図である。 この発明の実施の形態2にかかるBGAの平面図である。 この発明の実施の形態2にかかるBGAの平面図である。 この発明の実施の形態3にかかる多層基板にBGAが固定した面の断面図である。 この発明の実施の形態4にかかる基板にBGAが固定する面の断面図である。 この発明の実施の形態5にかかる基板にBGAが固定する面の断面図である。 この発明の実施の形態6にかかる基板にBGAが固定する面の断面図である。 この発明の実施の形態7にかかる基板にBGAが固定した面の断面図である。 この発明の実施の形態8にかかるBGAが複数積層された面の断面図である。
符号の説明
1,10,10A,10B,10C,10D,11,12 基板
1A,1B,1D,2A 貫通孔
1C スルーホール
2,20,20A BGA
3,30 空間
3A,3C ハンダボール
3B,3D バンプ電極
4 接着剤
5 ディスペンサ
6 被覆材
7 接合ガイド
10E 導電体

Claims (19)

  1. 基板と電子部品とに挟まれた空間に絶縁接着部材が充填され、前記基板と前記電子部品とを電気的に接続する電極の固定状態を強化する電子部品固定構造において、
    前記空間に面する前記基板または前記空間に面する前記電子部品に前記絶縁接着部材を抽入する貫通孔を設けたことを特徴とする電子部品固定構造。
  2. 前記基板の上部に複数の前記電子部品が重ねて配置され、前記電子部品間の空間に面するいずれか一方の前記電子部品に前記絶縁接着部材を抽入する前記貫通孔を設け、前記電子部品間を電気的に接続する電極の固定状態を強化することを特徴とする請求項1に記載の電子部品固定構造。
  3. 複数の電子部品に挟まれた空間に絶縁接着部材が充填され、前記複数の電子部品間を電気的に接続する電極の固定状態を強化する電子部品固定構造において、
    前記空間に面するいずれか1方の前記電子部品に前記絶縁接着部材を抽入する貫通孔を設けたことを特徴とする電子部品固定構造。
  4. 前記貫通孔は、前記空間の中心近傍に配置されていることを特徴とする請求項1〜3のいずれか一つに記載の電子部品固定構造。
  5. 前記貫通孔は、前記空間に面する前記基板または前記空間に面する前記電子部品に複数配置されていることを特徴とする請求項1〜4のいずれか一つに記載の電子部品固定構造。
  6. 前記貫通孔は、前記空間の中心近傍から前記絶縁接着部材を主に抽入する主貫通孔と前記空間の周辺部から前記絶縁接着部材を補填的に抽入する副貫通孔とを有することを特徴とする請求項5に記載の電子部品固定構造。
  7. 前記貫通孔は、前記絶縁接着部材が前記空間に均等に拡充される位置に分布していることを特徴とする請求項5または6に記載の電子部品固定構造。
  8. 前記電子部品は、矩形状であって、前記貫通孔の位置は、少なくとも前記空間の対角線上を含むことを特徴とする請求項7に記載の電子部品固定構造。
  9. 前記貫通孔は、前記基板に設けられたスルーホールであることを特徴とする請求項1,2または4〜7のいずれか一つに記載の電子部品固定構造。
  10. 前記貫通孔に対応した孔を有する被覆部材が前記基板または前記電子部品に被覆されていることを特徴とする請求項1〜9のいずれか一つに記載の電子部品固定構造。
  11. 前記被覆部材は、剥離可能であることを特徴とする請求項10に記載の電子部品固定構造。
  12. 前記貫通孔は、前記絶縁接着部材を前記空間に抽入する抽入口に嵌合することを特徴とする請求項1〜11のいずれか一つに記載の電子部品固定構造。
  13. 前記基板は、前記貫通孔に対応した位置に前記貫通孔に比して大きな孔を有して前記抽入口を前記貫通孔にガイドするガイド板を有していることを特徴とする請求項1,2または4〜12のいずれか一つに記載の電子部品固定構造。
  14. 前記絶縁接着部材は、シリコン系接着剤であることを特徴とする請求項1〜13のいずれか一つに記載の電子部品固定構造。
  15. 基板と電子部品とによって挟まれた空間に絶縁接着部材を充填し、前記基板と前記電子部品とを電気的に接続する電極の固定状態が強化された電子部品を製造する電子部品製造方法において、
    前記空間に面する前記基板または前記空間に面する前記電子部品に設けられた貫通孔を介して前記絶縁接着部材を抽入する抽入工程を含むことを特徴とする電子部品製造方法。
  16. 前記基板の上部に複数の前記電子部品が重ねて配置され、前記電子部品間の空間に面するいずれか一方の前記電子部品に設けられた前記貫通孔から前記絶縁接着部材を抽入する電子部品間絶縁接着部材抽入工程をさらに設け、前記電子部品間を電気的に接続する電極の固定状態を強化することを特徴とする請求項15に記載の電子部品製造方法。
  17. 複数の電子部品に挟まれた空間に絶縁接着部材を充填し、前記複数の電子部品を互いに電気的に接続する電極の固定状態が強化された電子部品を製造する電子部品製造方法において、
    前記空間に面する少なくとも1以上の前記複数の電子部品に設けられた貫通孔を介して前記絶縁接着部材を抽入する抽入工程を含むことを特徴とする電子部品製造方法。
  18. 前記抽入工程は、
    前記絶縁接着部材を前記空間の中心近傍に設けられて前記絶縁接着部材を主に抽入する主貫通孔を介して抽入する主抽入工程と、
    前記絶縁接着部材が拡充し難い前記空間に設けられて前記絶縁接着部材を補填的に抽入する副貫通孔を介して前記絶縁接着部材を抽入する副抽入工程と、
    を含むことを特徴とする請求項15〜17のいずれか一つに記載の電子部品製造方法。
  19. 前記絶縁接着部材が付着した前記基板または前記絶縁接着部材が付着した前記電子部品から前記絶縁接着部材を除去する除去工程をさらに含むことを特徴とする請求項15〜18のいずれか一つに記載の電子部品製造方法。
JP2004194886A 2004-06-30 2004-06-30 電子部品固定構造および電子部品製造方法 Pending JP2006019452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004194886A JP2006019452A (ja) 2004-06-30 2004-06-30 電子部品固定構造および電子部品製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004194886A JP2006019452A (ja) 2004-06-30 2004-06-30 電子部品固定構造および電子部品製造方法

Publications (2)

Publication Number Publication Date
JP2006019452A true JP2006019452A (ja) 2006-01-19
JP2006019452A5 JP2006019452A5 (ja) 2007-08-16

Family

ID=35793439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004194886A Pending JP2006019452A (ja) 2004-06-30 2004-06-30 電子部品固定構造および電子部品製造方法

Country Status (1)

Country Link
JP (1) JP2006019452A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044863A1 (ja) * 2007-10-03 2009-04-09 Fujikura Ltd. モジュール、配線板、及びモジュールの製造方法
JP2010177536A (ja) * 2009-01-30 2010-08-12 Mitsubishi Electric Corp 電子基板の防湿構造及びその防湿処理方法
EP2373146A2 (en) 2010-03-31 2011-10-05 Fujitsu Limited Method of removing part having electrode on the bottom
CN104759726A (zh) * 2015-03-16 2015-07-08 成都凯天电子股份有限公司 带底部端子封装元器件的解焊方法
CN112382618A (zh) * 2020-11-09 2021-02-19 成都海光集成电路设计有限公司 一种封装结构及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314715A (ja) * 1993-04-28 1994-11-08 Fujitsu Ltd 半導体チップ及び半導体装置の製造方法
JPH08335594A (ja) * 1995-06-08 1996-12-17 Fujitsu Ten Ltd 半導体チップの封止構造及び封止方法
JPH10270477A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体パッケージ製造方法
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314715A (ja) * 1993-04-28 1994-11-08 Fujitsu Ltd 半導体チップ及び半導体装置の製造方法
JPH08335594A (ja) * 1995-06-08 1996-12-17 Fujitsu Ten Ltd 半導体チップの封止構造及び封止方法
JPH10270477A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 半導体パッケージ製造方法
JP2000260912A (ja) * 1999-03-05 2000-09-22 Fujitsu Ltd 半導体装置の実装構造及び半導体装置の実装方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009044863A1 (ja) * 2007-10-03 2009-04-09 Fujikura Ltd. モジュール、配線板、及びモジュールの製造方法
JPWO2009044863A1 (ja) * 2007-10-03 2011-02-10 株式会社フジクラ モジュール、配線板、及びモジュールの製造方法
CN101828254B (zh) * 2007-10-03 2012-06-06 株式会社藤仓 模块、配线板及模块的制造方法
KR101194713B1 (ko) 2007-10-03 2012-10-25 가부시키가이샤후지쿠라 모듈, 배선판 및 모듈의 제조 방법
JP2010177536A (ja) * 2009-01-30 2010-08-12 Mitsubishi Electric Corp 電子基板の防湿構造及びその防湿処理方法
EP2373146A2 (en) 2010-03-31 2011-10-05 Fujitsu Limited Method of removing part having electrode on the bottom
CN102208357A (zh) * 2010-03-31 2011-10-05 富士通株式会社 具有底面电极的部件的拆除方法
US20110240719A1 (en) * 2010-03-31 2011-10-06 Fujitsu Limited Method of removing part having electrode on the bottom
CN104759726A (zh) * 2015-03-16 2015-07-08 成都凯天电子股份有限公司 带底部端子封装元器件的解焊方法
CN112382618A (zh) * 2020-11-09 2021-02-19 成都海光集成电路设计有限公司 一种封装结构及封装方法
CN112382618B (zh) * 2020-11-09 2023-10-27 成都海光集成电路设计有限公司 一种封装结构及封装方法

Similar Documents

Publication Publication Date Title
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
US9226382B2 (en) Printed wiring board
US7884484B2 (en) Wiring board and method of manufacturing the same
US8238109B2 (en) Flex-rigid wiring board and electronic device
US7370411B2 (en) Wiring board manufacturing method
JP6621708B2 (ja) 半導体装置、半導体装置の製造方法
US20080006942A1 (en) Bottom substrate of package on package and manufacturing method thereof
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
US9313894B2 (en) Wiring substrate and manufacturing method of wiring substrate
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2006173388A (ja) 多段構成半導体モジュールおよびその製造方法
KR102333091B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
US9837343B2 (en) Chip embedded substrate
KR102253472B1 (ko) 인쇄회로기판 및 그 제조방법
JP5105736B2 (ja) プリント回路板、電子機器、およびプリント回路板の製造方法
JP5281346B2 (ja) 半導体装置及びその製造方法
JP2006019452A (ja) 電子部品固定構造および電子部品製造方法
JP2006019452A5 (ja)
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP2017126740A (ja) プリント回路基板
US8035978B2 (en) Printed circuit board, fabrication method and apparatus
KR101630435B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP4946056B2 (ja) 積層型モジュールおよびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208