JP2006019452A - 電子部品固定構造および電子部品製造方法 - Google Patents
電子部品固定構造および電子部品製造方法 Download PDFInfo
- Publication number
- JP2006019452A JP2006019452A JP2004194886A JP2004194886A JP2006019452A JP 2006019452 A JP2006019452 A JP 2006019452A JP 2004194886 A JP2004194886 A JP 2004194886A JP 2004194886 A JP2004194886 A JP 2004194886A JP 2006019452 A JP2006019452 A JP 2006019452A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- hole
- substrate
- space
- insulating adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】基板1とBGA2とに挟まれた空間3に接着剤4が充填され、基板1とBGA2とを電気的に接続するバンプ電極3B、ハンダボール3Aの固定状態を強化する電子部品固定構造において、空間3に面する基板1または空間3に面するBGA20に接着剤4を抽入する貫通孔1A,2Aを設ける。
【選択図】 図1
Description
前記空間に面する前記基板または前記空間に面する前記電子部品に前記絶縁接着部材を抽入する貫通孔を設けたことを特徴とする。
この実施の形態1では、基板とBGAとによって挟まれた空間に面する基板に貫通孔を設け、この貫通孔を介して絶縁接着剤を抽入し、この空間に絶縁接着剤が完全に充填されるようにしている。
つぎに、この発明の実施の形態2について説明する。実施の形態1では、基板1に貫通孔1Aを1個設けるようにしていたが、この実施の形態2では、基板に複数の貫通孔を設け、接着剤を補充する工程を省略するようにしている。
つぎに、この発明の実施の形態3について説明する。実施の形態1,2では、基板1,10に対して貫通孔1A,1Bを設けるようにしていたが、この実施の形態3では、多層基板に設けられたスルーホールを利用して接着剤を抽入するようにしている。
つぎに、この発明の実施の形態4について説明する。実施の形態1〜3では、基板1に直接ディスペンサ5を接合させ、接着剤4を抽入するようにしていたが、この実施の形態4では、基板に被覆材を設け、接着剤の抽入後の後処理を容易に行うようにしている。
つぎに、この発明の実施の形態5について説明する。実施の形態1〜4では、平滑な基板1にディスペンサ5を接合させ、接着剤4を抽入するようにしていたが、この実施の形態5では、基板の貫通孔にディスペンサとの嵌合部を設け、ディスペンサの位置合わせを容易に、かつ確実に行うにしている。
つぎに、この発明の実施の形態6について説明する。実施の形態1〜4では、貫通孔1A,1B、スルーホール1Cに対してディスペンサ5の位置合わせを行うようにしていた。また、実施の形態5では、貫通孔1Dにディスペンサ5の抽入口との嵌合部を形成するようにしていたが、この実施の形態6では、基板1に接合ガイドを配置し、ディスペンサ5の位置合わせを容易にするとともに、貫通孔1Aに対して複雑な加工を必要としないようにしている。
つぎに、この発明の実施の形態7について説明する。実施の形態1〜6では、基板1に貫通孔1A,1B,1Dを設け、あるいは、基板10A,10B,10C,10Dのスルーホール1Cを利用して接着剤4を抽入するようにしていたが、この実施の形態7では、BGAに貫通孔を設け、この貫通孔を介して接着剤4を抽入するようにしている。
(実施の形態8)
つぎに、この発明の実施の形態8について説明する。実施の形態1〜7では、基板1,10,10A,10B,10C,10D,11,12にBGA2,20を固定していたが、この実施の形態8では、BGAに他BGAを固定し、多積層BGAを形成するようにしている。
1A,1B,1D,2A 貫通孔
1C スルーホール
2,20,20A BGA
3,30 空間
3A,3C ハンダボール
3B,3D バンプ電極
4 接着剤
5 ディスペンサ
6 被覆材
7 接合ガイド
10E 導電体
Claims (19)
- 基板と電子部品とに挟まれた空間に絶縁接着部材が充填され、前記基板と前記電子部品とを電気的に接続する電極の固定状態を強化する電子部品固定構造において、
前記空間に面する前記基板または前記空間に面する前記電子部品に前記絶縁接着部材を抽入する貫通孔を設けたことを特徴とする電子部品固定構造。 - 前記基板の上部に複数の前記電子部品が重ねて配置され、前記電子部品間の空間に面するいずれか一方の前記電子部品に前記絶縁接着部材を抽入する前記貫通孔を設け、前記電子部品間を電気的に接続する電極の固定状態を強化することを特徴とする請求項1に記載の電子部品固定構造。
- 複数の電子部品に挟まれた空間に絶縁接着部材が充填され、前記複数の電子部品間を電気的に接続する電極の固定状態を強化する電子部品固定構造において、
前記空間に面するいずれか1方の前記電子部品に前記絶縁接着部材を抽入する貫通孔を設けたことを特徴とする電子部品固定構造。 - 前記貫通孔は、前記空間の中心近傍に配置されていることを特徴とする請求項1〜3のいずれか一つに記載の電子部品固定構造。
- 前記貫通孔は、前記空間に面する前記基板または前記空間に面する前記電子部品に複数配置されていることを特徴とする請求項1〜4のいずれか一つに記載の電子部品固定構造。
- 前記貫通孔は、前記空間の中心近傍から前記絶縁接着部材を主に抽入する主貫通孔と前記空間の周辺部から前記絶縁接着部材を補填的に抽入する副貫通孔とを有することを特徴とする請求項5に記載の電子部品固定構造。
- 前記貫通孔は、前記絶縁接着部材が前記空間に均等に拡充される位置に分布していることを特徴とする請求項5または6に記載の電子部品固定構造。
- 前記電子部品は、矩形状であって、前記貫通孔の位置は、少なくとも前記空間の対角線上を含むことを特徴とする請求項7に記載の電子部品固定構造。
- 前記貫通孔は、前記基板に設けられたスルーホールであることを特徴とする請求項1,2または4〜7のいずれか一つに記載の電子部品固定構造。
- 前記貫通孔に対応した孔を有する被覆部材が前記基板または前記電子部品に被覆されていることを特徴とする請求項1〜9のいずれか一つに記載の電子部品固定構造。
- 前記被覆部材は、剥離可能であることを特徴とする請求項10に記載の電子部品固定構造。
- 前記貫通孔は、前記絶縁接着部材を前記空間に抽入する抽入口に嵌合することを特徴とする請求項1〜11のいずれか一つに記載の電子部品固定構造。
- 前記基板は、前記貫通孔に対応した位置に前記貫通孔に比して大きな孔を有して前記抽入口を前記貫通孔にガイドするガイド板を有していることを特徴とする請求項1,2または4〜12のいずれか一つに記載の電子部品固定構造。
- 前記絶縁接着部材は、シリコン系接着剤であることを特徴とする請求項1〜13のいずれか一つに記載の電子部品固定構造。
- 基板と電子部品とによって挟まれた空間に絶縁接着部材を充填し、前記基板と前記電子部品とを電気的に接続する電極の固定状態が強化された電子部品を製造する電子部品製造方法において、
前記空間に面する前記基板または前記空間に面する前記電子部品に設けられた貫通孔を介して前記絶縁接着部材を抽入する抽入工程を含むことを特徴とする電子部品製造方法。 - 前記基板の上部に複数の前記電子部品が重ねて配置され、前記電子部品間の空間に面するいずれか一方の前記電子部品に設けられた前記貫通孔から前記絶縁接着部材を抽入する電子部品間絶縁接着部材抽入工程をさらに設け、前記電子部品間を電気的に接続する電極の固定状態を強化することを特徴とする請求項15に記載の電子部品製造方法。
- 複数の電子部品に挟まれた空間に絶縁接着部材を充填し、前記複数の電子部品を互いに電気的に接続する電極の固定状態が強化された電子部品を製造する電子部品製造方法において、
前記空間に面する少なくとも1以上の前記複数の電子部品に設けられた貫通孔を介して前記絶縁接着部材を抽入する抽入工程を含むことを特徴とする電子部品製造方法。 - 前記抽入工程は、
前記絶縁接着部材を前記空間の中心近傍に設けられて前記絶縁接着部材を主に抽入する主貫通孔を介して抽入する主抽入工程と、
前記絶縁接着部材が拡充し難い前記空間に設けられて前記絶縁接着部材を補填的に抽入する副貫通孔を介して前記絶縁接着部材を抽入する副抽入工程と、
を含むことを特徴とする請求項15〜17のいずれか一つに記載の電子部品製造方法。 - 前記絶縁接着部材が付着した前記基板または前記絶縁接着部材が付着した前記電子部品から前記絶縁接着部材を除去する除去工程をさらに含むことを特徴とする請求項15〜18のいずれか一つに記載の電子部品製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194886A JP2006019452A (ja) | 2004-06-30 | 2004-06-30 | 電子部品固定構造および電子部品製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004194886A JP2006019452A (ja) | 2004-06-30 | 2004-06-30 | 電子部品固定構造および電子部品製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006019452A true JP2006019452A (ja) | 2006-01-19 |
JP2006019452A5 JP2006019452A5 (ja) | 2007-08-16 |
Family
ID=35793439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004194886A Pending JP2006019452A (ja) | 2004-06-30 | 2004-06-30 | 電子部品固定構造および電子部品製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006019452A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009044863A1 (ja) * | 2007-10-03 | 2009-04-09 | Fujikura Ltd. | モジュール、配線板、及びモジュールの製造方法 |
JP2010177536A (ja) * | 2009-01-30 | 2010-08-12 | Mitsubishi Electric Corp | 電子基板の防湿構造及びその防湿処理方法 |
EP2373146A2 (en) | 2010-03-31 | 2011-10-05 | Fujitsu Limited | Method of removing part having electrode on the bottom |
CN104759726A (zh) * | 2015-03-16 | 2015-07-08 | 成都凯天电子股份有限公司 | 带底部端子封装元器件的解焊方法 |
CN112382618A (zh) * | 2020-11-09 | 2021-02-19 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314715A (ja) * | 1993-04-28 | 1994-11-08 | Fujitsu Ltd | 半導体チップ及び半導体装置の製造方法 |
JPH08335594A (ja) * | 1995-06-08 | 1996-12-17 | Fujitsu Ten Ltd | 半導体チップの封止構造及び封止方法 |
JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
JP2000260912A (ja) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | 半導体装置の実装構造及び半導体装置の実装方法 |
-
2004
- 2004-06-30 JP JP2004194886A patent/JP2006019452A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06314715A (ja) * | 1993-04-28 | 1994-11-08 | Fujitsu Ltd | 半導体チップ及び半導体装置の製造方法 |
JPH08335594A (ja) * | 1995-06-08 | 1996-12-17 | Fujitsu Ten Ltd | 半導体チップの封止構造及び封止方法 |
JPH10270477A (ja) * | 1997-03-27 | 1998-10-09 | Hitachi Ltd | 半導体パッケージ製造方法 |
JP2000260912A (ja) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | 半導体装置の実装構造及び半導体装置の実装方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009044863A1 (ja) * | 2007-10-03 | 2009-04-09 | Fujikura Ltd. | モジュール、配線板、及びモジュールの製造方法 |
JPWO2009044863A1 (ja) * | 2007-10-03 | 2011-02-10 | 株式会社フジクラ | モジュール、配線板、及びモジュールの製造方法 |
CN101828254B (zh) * | 2007-10-03 | 2012-06-06 | 株式会社藤仓 | 模块、配线板及模块的制造方法 |
KR101194713B1 (ko) | 2007-10-03 | 2012-10-25 | 가부시키가이샤후지쿠라 | 모듈, 배선판 및 모듈의 제조 방법 |
JP2010177536A (ja) * | 2009-01-30 | 2010-08-12 | Mitsubishi Electric Corp | 電子基板の防湿構造及びその防湿処理方法 |
EP2373146A2 (en) | 2010-03-31 | 2011-10-05 | Fujitsu Limited | Method of removing part having electrode on the bottom |
CN102208357A (zh) * | 2010-03-31 | 2011-10-05 | 富士通株式会社 | 具有底面电极的部件的拆除方法 |
US20110240719A1 (en) * | 2010-03-31 | 2011-10-06 | Fujitsu Limited | Method of removing part having electrode on the bottom |
CN104759726A (zh) * | 2015-03-16 | 2015-07-08 | 成都凯天电子股份有限公司 | 带底部端子封装元器件的解焊方法 |
CN112382618A (zh) * | 2020-11-09 | 2021-02-19 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
CN112382618B (zh) * | 2020-11-09 | 2023-10-27 | 成都海光集成电路设计有限公司 | 一种封装结构及封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9232657B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
US9226382B2 (en) | Printed wiring board | |
US7884484B2 (en) | Wiring board and method of manufacturing the same | |
US8238109B2 (en) | Flex-rigid wiring board and electronic device | |
US7370411B2 (en) | Wiring board manufacturing method | |
JP6621708B2 (ja) | 半導体装置、半導体装置の製造方法 | |
US20080006942A1 (en) | Bottom substrate of package on package and manufacturing method thereof | |
JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
US9313894B2 (en) | Wiring substrate and manufacturing method of wiring substrate | |
KR102194721B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP2006173388A (ja) | 多段構成半導体モジュールおよびその製造方法 | |
KR102333091B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
US8120148B2 (en) | Package structure with embedded die and method of fabricating the same | |
KR20160086181A (ko) | 인쇄회로기판, 패키지 및 그 제조방법 | |
US9837343B2 (en) | Chip embedded substrate | |
KR102253472B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP5105736B2 (ja) | プリント回路板、電子機器、およびプリント回路板の製造方法 | |
JP5281346B2 (ja) | 半導体装置及びその製造方法 | |
JP2006019452A (ja) | 電子部品固定構造および電子部品製造方法 | |
JP2006019452A5 (ja) | ||
KR100972431B1 (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
JP2017126740A (ja) | プリント回路基板 | |
US8035978B2 (en) | Printed circuit board, fabrication method and apparatus | |
KR101630435B1 (ko) | 임베디드 인쇄회로기판 및 그 제조 방법 | |
JP4946056B2 (ja) | 積層型モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070629 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070629 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |