JP2010177536A - 電子基板の防湿構造及びその防湿処理方法 - Google Patents

電子基板の防湿構造及びその防湿処理方法 Download PDF

Info

Publication number
JP2010177536A
JP2010177536A JP2009019982A JP2009019982A JP2010177536A JP 2010177536 A JP2010177536 A JP 2010177536A JP 2009019982 A JP2009019982 A JP 2009019982A JP 2009019982 A JP2009019982 A JP 2009019982A JP 2010177536 A JP2010177536 A JP 2010177536A
Authority
JP
Japan
Prior art keywords
moisture
proof
electronic substrate
wiring board
material solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009019982A
Other languages
English (en)
Other versions
JP4901888B2 (ja
Inventor
Yuichi Maeda
優一 前田
Shozo Kanzaki
将造 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009019982A priority Critical patent/JP4901888B2/ja
Publication of JP2010177536A publication Critical patent/JP2010177536A/ja
Application granted granted Critical
Publication of JP4901888B2 publication Critical patent/JP4901888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】半導体パッケージと配線基板間の間隙空間部に混入した導電性異物による異常発生を防止すると共に、間隙空間部の防錆を行って、マイグレーションやウイスカの発生を抑制する。
【解決手段】インターポーザ11Aの外周電極15aに接続された半導体素子12を有する半導体パッケージ10Aは、間隙Gを介して配線基板21Aと対向し、配線基板21Aの外周ランド24aに半田接合されて電子基板20Aが構成されている。半導体パッケージ10Aの表面部41と、周辺部42と、間隙空間部43と、配線基板21Aの背面部44には軟質のシリコーン樹脂による防湿コーティング材40が塗布されており、配線基板21Aに設けられた複数の貫通孔22は間隙空間部43と連通している。電子基板20Aは希釈材を混合した防湿材溶液51に浸漬され、間隙空間部43の外周と貫通孔22から防湿材溶液51が流入し、加熱乾燥によって塗膜が行われる。
【選択図】図4

Description

この発明は、エンジン制御装置、変速機制御装置、制動制御装置などの車載電子制御装置に適した電子基板の防湿構造及びその防湿処理方法に関するものである。
近年、半導体装置の高集積化、高性能化に伴う端子数の増大に対応するため、端子の高密度実装を実現可能とするBGA(Ball Grid Array)パッケージが広く実用化されつつある。BGAパッケージは、半導体素子を例えば板状のインターポーザに実装し、半田ボールを吸着させてなる電極半田バンプを、プリント配線基板のランドに接合して電子基板を構成するものである。
前記電子基板において、BGAパッケージのインターポーザとプリント配線基板との間で構成される間隙空間部に位置する電極半田バンプの防湿処理においては、防湿コーティング材としてアンダーフィル(充填)材を用いた場合、防湿コーティング材の熱膨張、収縮によって半田部位に過度なストレスを与える危険がある。
この問題を解決するために、従来、半導体素子をインターポーザに実装したBGAパッケージを基板に対して半田接合し、半導体素子と基板とを電気的に接続する基板構造であって、インターポーザに複数配置されたランドと、基板に複数配置されたランド間を電極半田バンプによって電気的に接続すると共に、電極半田バンプが配置されるエリアの外周に、隔壁形成用半田バンプにより一連の隔壁を形成し、この隔壁によってインターポーザと基板との間の隙間に塞がれた空間を構成するものがある。そして、この構成において、前記隔壁の外周に防湿コーティング材を塗布する基板構造が提案されている(例えば、特許文献1参照)。
この基板構造によれば、防湿コーティング材の空間内への浸入が阻止され、防湿コーティング材の熱膨張、収縮の影響による電極半田バンプの劣化を防止できると共に、隔壁によってBGAパッケージや基板の熱膨張、収縮による応力を受けることで、電極半田バンプへ加えられる応力を緩和することができる。
また、前記基板には、該基板の表面と裏面とを連通させるスルーホールが設けられていて、BGAパッケージを基板上にセットした状態でリフロー炉にて加熱すると、半田溶融の際に空間内の圧力が変化した場合でも、基板外部の空気がスルーホールを介して流入、流出するため、空間内の圧力が極度に高圧あるいは低圧となることがなく、電極半田バンプとランド間の接合の破損が防止できる。スルーホールは後工程において防湿コーティング材で封鎖され、インターポーザと基板との間で密閉空間が構成される。
また、インターポーザと基板間の間隙空間部に樹脂材を充填するものとして、BGAパッケージが配線基板にはんだで実装された電子装置であって、配線基板とBGAパッケージの端子形成面との間に配置される第1の樹脂と、BGAパッケージの外周または側方に配置される第2の樹脂とを備え、第2の樹脂の弾性率を第1の樹脂の弾性率よりも小さく、室温で0.5GPa以上28GPa以下とした電子装置が提案されている(例えば、特許文献2参照)。
このように高弾性率の樹脂をBGAパッケージと配線基板の間に備えると、配線基板の熱変形量が小さくなるので、BGAパッケージと配線基板の接続部にかかる応力やひずみを小さくすることができる。また、低弾性率の樹脂をBGAパッケージの外周または側方
に備えると、熱ストレスが加わり配線基板が変形しても第2の樹脂で接着しているため、BGAパッケージの端部にかかる応力を小さくでき、BGAパッケージの側面と樹脂の剥離を防止することができる。
特開2006―165324号公報(要約の欄、図5) 特開2003―092312号公報(要約の欄、図1)
しかし、前記特許文献1に開示された基板構造は、インターポーザと基板間で構成される間隙空間部に防湿材が充填されておらず、従って、この間隙空間部に導電性異物が混入していて、初品性能には影響がなかったような場合に、例えば、振動等によって導電性異物が移動して電極半田バンプ間や配線パターン間の短絡事故を発生する危険性がある。また、間隙空間部の気密保持が十分でなく、温度変化に基づく呼吸作用によって湿気が流入し、電極端子部の発錆やマイグレーション(導電性の結晶体)、あるいはウイスカ(導電性のヒゲ)が発生するのを防止できず、良好な初品性能を長期間にわたって維持することが困難となる。
また、前記特許文献2に開示された電子装置の基板構造によれば、インターポーザと配線基板間で構成される間隙空間部には樹脂が密封されているので、電極や配線パターンの防錆、導電性異物の移動防止、マイグレーションやウイスカの発生防止には役立つが、半田部位の熱膨張係数と密封されている樹脂の熱膨張係数が異なると、半田部位に対して過大なストレスを与え、半田外れやランド剥離が発生する危険性がある。
なお、前記特許文献1及び特許文献2においては、配線基板の変形、湾曲が原因となる半田部位の損傷を防止することが発想の原点となっているが、配線基板の外周をベースとカバーで挟持して密閉筐体に収納し、必要に応じて配線基板の中央部をベースに対してねじ止め固定するようにすれば、配線基板自体の変形は十分に抑制されるものである。
前記従来技術の課題を解決するために、この発明の目的は、インターポーザと配線基板間に多数の電極が配置されて半田付けされた電子基板において、インターポーザと配線基板間の間隙空間部に混入した導電性異物による異常発生を防止すると共に、間隙空間部の防錆を行って、マイグレーションやウイスカの発生を抑制する電子基板の防湿構造及びその防湿処理方法を提供することである。
また、この発明の第2の目的は、インターポーザと配線基板間で構成される間隙空間部の防湿材が膨張、収縮し、過大なストレスが半田部位に作用するのを抑制できる電子基板の防湿構造及びその防湿処理方法を提供することである。
この発明に係る電子基板の防湿構造は、半導体素子が搭載されたインターポーザの表面部を保護部材で包囲した半導体パッケージと、前記インターポーザの裏面と間隙を介して対向配置された配線基板とを備え、前記インターポーザの裏面周縁部に複数の外周電極を設けると共に、前記外周電極を、前記配線基板の配線パターンに接続する外周ランドに半田接合して構成される電子基板の防湿構造であって、前記配線基板に、前記外周ランドの生成領域の内部に分散配置された複数の貫通孔を形成すると共に、前記間隙により構成される間隙空間部、及び前記半導体パッケージの表面部と周辺部に、乾燥により気化する希釈材と前記希釈材が気化した後に所望の高温使用環境において液化流出しない軟質ポリマ
樹脂とを混合した防湿材溶液を付着したものであり、前記貫通孔は前記間隙空間と連通して前記防湿材溶液を前記間隙空間部に充填するときの充填通路として付加されているものである。
この発明によれば、インターポーザと配線基板間の間隙空間部に混入した導電性異物による異常発生を防止すると共に、間隙空間部の防錆を行って、マイグレーションやウイスカの発生を抑制することができる。
また、インターポーザと配線基板間で構成される間隙空間部の防湿材が膨張、収縮し、過大なストレスが半田部位に作用するのを抑制することができる。
この発明の実施の形態1に係る電子基板の防湿構造を説明する図である。 半導体パッケージを配線基板に搭載した状態を示す断面図である。 半導体パッケージを配線基板に半田付けした電子基板の断面図である。 防湿材溶液が付着された直後の電子基板の断面図である。 この発明の実施の形態1に係る電子基板の防湿処理方法を説明する図である。 この発明の実施の形態1に係る電子基板の防湿処理方法による基板組立加工工程の全体遷移図である。 この発明の実施の形態2に係る電子基板の防湿構造を説明する図である。 半導体パッケージを配線基板に搭載した状態を示す断面図である。 半導体パッケージを配線基板に半田付けした電子基板の断面図である。 防湿材溶液が付着された直後の電子基板の断面図である。 この発明の実施の形態2に係る電子基板の防湿処理方法を説明する図である。 この発明の実施の形態2に係る電子基板の防湿処理方法を説明する図である。 この発明の実施の形態2に係る電子基板の防湿処理方法による基板組立加工工程の全体遷移図である。
以下、添付の図面を参照して、この発明に係る電子基板の防湿構造及びその防湿処理方法について好適な実施の形態を説明する。なお、この実施の形態によりこの発明が限定されるものでない。
実施の形態1.
図1は、この発明の実施の形態1に係る電子基板の防湿構造を説明する図で、BGAパッケージである半導体パッケージと、その半導体パッケージを搭載する配線基板の構成図である。なお、図1(A)は半導体パッケージの断面図を示し、(B)は配線基板の断面図を示している。また、(C)は半導体パッケージの下面図を示している。
図1(A)、(C)において、半導体パッケージ10Aは、プリント配線板であるインターポーザ11Aの表面に搭載された複数の半導体素子12と、これらの半導体素子12を包囲するモールド樹脂材である保護部材13と、インターポーザ11Aの裏面周縁部に環状配置された複数列の外周ランド14aと、インターポーザ11Aの裏面中央部に格子状に配置された内部ランド14bとを備えている。外周ランド14aと内部ランド14bには外周電極15aあるいは内部電極15bとなる半田バンプ(半田のかたまり)が吸着加工されている。また、外周ランド14aは、各半導体素子12を相互に接続する図示しない回路パターンに接続されるスルーホールメッキを介してインターポーザ11Aの裏面周縁部に環状配置される。
図1(B)において、プリント配線板である配線基板21Aの上面には図示しない回路パターンによって相互に接続された複数列の外周ランド24aと内部ランド24bが設けられており、それぞれのランド24a、24bには外周半田ペースト25aと内部半田ペースト25bが接着されている。なお、外周ランド24aは外周電極15aと対向配置され、内部ランド24bは内部電極15bと対向配置されている。また、環状配置される複数列の外周ランド24aが設けられた外周領域と、格子状配置される内部ランド24bが設けられた中心領域との境界領域には、複数の貫通孔22が分散配置されている。図1(C)で破線表示された貫通孔22は、インターポーザ11Aの裏面に貫通孔22の位置を投影表示したものである。
図2は、半導体パッケージ10Aをチッププレーサ(図示せず)によって配線基板21Aの上面に搭載した状態を示した断面図で、図3は、半導体パッケージ10Aとその他の回路部品(図示せず)を配線基板21Aの上面に搭載してから加熱溶融によって半田付けし、電子基板20Aとして合体されたものの断面図である。
また、図4は後述する防湿処理工程によって、防湿材と希釈材とを混合した防湿材溶液を付着した直後の電子基板20Aの断面図で、希釈材が乾燥気化すると付着による皮膜は20〜50μm程度の厚さまで薄くなり、インターポーザ11Aと配線基板21Aの間で形成される間隙空間部43では防湿材と希釈材との体積比に応じた空洞が発生することになる。但し、間隙空間部43の内面には防湿コーティング材40が均等に付着されている。防湿コーティング材40は、所望の高温使用環境において液化流出しないことを限度とする柔軟なシリコーン樹脂を用いた電気的絶縁物が使用され、シリコーン樹脂に一次希釈材を添加した混合液は、例えば25℃の常温環境における粘度が7〜14PAとなっている。
また、複数の外周電極15aの並びあった電極間の間隔g(半田接合後の平均間隔を意味し、図1(C)を参照。)と、最外周電極の個数Nと、インターポーザ11Aと配線基板21Aとの間隙Gとの積は、液状に希釈された防湿コーティング材40が間隙空間部43に流入する外周面積S=g×N×Gに相当する。これに対し、複数の貫通孔22の総面積は、外周面積Sの25〜75%の値に設定される。例えば、外周面積S=0.4mm(間隔g)×21(個数)×4(辺)×0.5mm(間隔G)=16.8mmになっている場合には、貫通孔22の直径は、1.2mmφ〜2.0mmφで、4個分の総面積はπ×(0.6mm〜1.0mm)×4=4.5mm〜12.5mmとなっていて、この場合の面積率は26%〜74%となっている。なお、防湿コーティング材40の溶液を注入するときには、貫通孔22はできる限り大きな値であることが望ましいが、実態としては配線基板21Aの上面及び背面には高密度の配線パターンが張り巡らされていて、貫通孔22の面積を広げると、配線パターンを通すことが困難となる制約がある。なお、図4において、符号41は半導体パッケージ10Aの表面部、符号42は半導体パッケージ10Aの周辺部、符号44は配線基板21Aの背面部をそれぞれ示している。
実施の形態1に係る電子基板の防湿構造は前記のとおりであり、次に、その防湿処理方法について説明する。
図5は、電子基板の防湿処理方法を説明する図で、図3に示す電子基板20Aをどぶ漬け処理する図である。図5において、浸漬槽50には防湿材溶液51が蓄えられている。防湿材溶液51は、前述したシリコーン樹脂と一次希釈材との混合液に対して、全体としての比重が0.72〜0.74となるようにノルマルヘキサンを二次希釈材として混合したものである。
半導体パッケージ10Aと、その他の回路部品26、27と、外部接続用のコネクタ23とを配線基板21Aに搭載して半田付けが行われた電子基板20Aを、コネクタ23を上部にして矢印52で示す縦方向に浸漬槽50に挿入する。その結果、コネクタ23の部位を除く半導体パッケージ10Aの表面部41と周辺部42、及び配線基板21Aの背面部44、即ち、電子基板20Aの周囲に防湿材溶液51が付着すると共に、防湿材溶液51は半導体パッケージ10Aの輪郭外周部と複数の貫通孔22を通して間隙空間部43に流入する。なお、防湿材溶液51の希釈材が多すぎると、防湿材溶液51の付着量が過少となり、乾燥後に得られる皮膜が薄くなりすぎる欠点がある。また、防湿材溶液51の希釈材が過少であると、間隙空間部43への流入が困難となる問題があるが、複数の貫通孔22を設けたことによって希釈度合を抑制することができる。
ここで、シリコーン樹脂と一次希釈材との混合液の比重を0.86、二次希釈材のノル
マルヘキサンの比重を0.67とした場合、合成混合液の比重が0.72となる時の体積比は、元の混合液が26.3%、ノルマルヘキサンが73.7%となる場合である(0.86
×0.263+0.67×0.737=0.72)。
また、合成混合液の比重が0.74となる時の体積比は、元の混合液が36.8%、ノルマルヘキサンが63.2%となる場合である(0.86×0.368+0.67×0.632
=0.74)。
なお、シリコーン樹脂と一次希釈材との混合液との体積比としては、例えばシリコーン樹脂が36%、一次希釈材が64%の比率であり、合成混合液(防湿材溶液51)の比重が0.72〜0.74であるときには、一次希釈材と2次希釈材を合計した希釈材と合成混合液との体積比は下記(1)式、(2)式で算出されるように、80〜95%の範囲になっている。
0.737(二次希釈材)+(1−0.737)×0.64(一次希釈材)
=0.905<0.95・・・・・・(1)
0.632(二次希釈材)+(1−0.632)×0.64(一次希釈材)
=0.867>0.80・・・・・・(2)
従って、後述する乾燥工程によって一次、二次希釈材が気化蒸発すると、体積比で80〜95%の希釈材が間隙空間部43の外周や貫通孔22を通って外気中に放散され、付着した皮膜は痩せて薄くなり、間隙空間部43には空洞が発生することになる。これにより、間隙空間部43の内面や外周電極15aと内部電極15bの表面には厚さ20〜50μmの防湿コーティング材40が生成される。この防湿コーティング材40の体積は環境温度によって変化するが、変動する体積は前記空洞によって吸収され、インターポーザ11Aと配線基板21Aとの間隔Gを隔開、狭縮する分力が抑制されるようになっている。
次に、図6のフロー図に基づき、基板組立加工工程の全体遷移について説明する。図6において、工程60は、電子基板20Aの組立加工を開始するステップである。
続く工程61は、配線基板21Aに半導体パッケージ10Aを初めとするその他の回路部品26、27やコネクタ23を搭載するステップである。
続く工程62は、加熱溶融による半田付け処理を行うステップであり、このステップを経て図3で示した電子基板20Aが構成される。
続く工程63は、主として回路パターンの断線、短絡、半田ブリッジの有無を点検するための外観、及び性能検査が行われるステップである。
続く工程64は、図5に示したどぶ漬け処理によって、電子基板20Aに対して防湿材溶液51を付着させるステップである。
続く工程65は、加熱乾燥炉において電子基板20Aを乾燥させるステップであり、防湿材溶液51が付着された電子基板20Aは、加熱温度50℃×加熱時間3分を基準として、加熱温度と時間の積で100〜300(℃分)の加熱乾燥処理が施されるようになっている。なお、付着された防湿材溶液51は常温自然乾燥によっても希釈材を気化蒸発させることができるが、その場合には数時間の自然放置が必要となり、作業能率が低下する問題点がある。
続く工程66は、防湿コーティング処理が施された電子基板20Aを図示しない密閉筐体に収納組立するステップである。
続く工程67は、コネクタ23を介して電源及び入出力配線が行われ、製品としての性能検査や初期調整が行なわれるステップである。
続く工程68は、電子基板20Aの組立加工を完了するステップである。
以上詳説したように、実施の形態1に係る電子基板の防湿構造は、半導体素子12が搭載されたインターポーザ11Aの表面部を保護部材13で包囲した半導体パッケージ10Aと、インターポーザ11Aの裏面と間隙Gを介して対向配置された配線基板21Aを備え、インターポーザ11Aの裏面周縁部に複数の外周電極15aを設けると共に、その外周電極15aが配線基板21Aの配線パターンに接続される外周ランド24aに半田接合される電子基板20Aの防湿構造を改良するものである。
そして、配線基板21Aには、外周ランド24aの生成領域の内部に分散配置された複数の貫通孔22が形成され、間隙Gを介して対向するインターポーザ11Aと配線基板21Aとの間で構成された間隙空間部43と、半導体パッケージ10Aの表面部41と周辺部42、及び配線基板21Aの背面部44、即ち、電子基板20Aの周囲に防湿材と希釈材とを混合した防湿材溶液51が付着される。前記希釈材は付着された防湿材溶液51が加熱乾燥または常温自然乾燥することによって気化し、残された防湿材によって防湿コーティング材40が生成される。なお、防湿コーティング材40となる防湿材は、希釈材が気化した後で、所望の高温使用環境において液化流出しないことを限度とした軟質ポリマ樹脂であって、皮膜によって被膜部材の防湿を行う電気的絶縁物を使用している。また、貫通孔22は、間隙空間部43と連通して防湿材溶液51を間隙空間部43に充填するときの充填通路として付加されている。
上記のように、実施の形態1に係る電子基板の防湿構造は、半導体パッケージ10Aの表面部41と周辺部42、及び配線基板21Aの背面部44、即ち、電子基板20Aの周囲に付着する防湿材溶液51が、半導体パッケージ10Aのインターポーザ11Aと配線基板21Aとの間で構成され、配線基板21Aに設けられた貫通孔22と連通する間隙空間部43にも充填される。従って、間隙空間部43の表面に均質なコーティングが行なわれることによって防湿が行われ、マイグレーションやウイスカの発生が防止されて、良好な初品性能を長期間にわたって維持することができる。
また、間隙空間部43に導電性異物が混入していて、初品性能には影響がなかったような場合に、振動によって導電性異物が移動して電極間や配線パターン間の短絡事故が発生するのを防止して、安全性を向上することができる。
更に、防湿コーティング材40は軟質ポリマ樹脂が使用されると共に、使用温度変化に伴う防湿コーティング材40の膨張収縮によって作用するストレスは、希釈材が気化蒸発したことに伴う間隙空間部43内の空洞部分で吸収されるので、間隙空間部43の間隙を隔開、狭縮する方向に作用するストレスが抑制され、半田部位に過大なストレスが発生す
るのを防止することができる。
また、実施の形態1に係る電子基板の防湿構造は、複数の外周電極15aの並びあった電極間の間隔gと最外周電極の個数Nと、インターポーザ11Aと配線基板21Aとの間隙Gとの積は、防湿材溶液51が間隙空間部43に流入する外周面積Sに等しく、即ち、S=g×N×Gであり、複数の貫通孔22の総面積は、外周面積Sの25〜75%の値となる面積率である。即ち、配線基板21Aに設けられた貫通孔22の総面積が、防湿材溶液51が間隙空間部43に流入する外周面積Sに対して適性比率に規制されている。従って、間隙空間部43に連通する貫通孔22によって、防湿材溶液51を確実に間隙空間部43に充填させると共に、希釈材の蒸発口ともなって、使用温度変化に伴う防湿コーティング材40の膨張収縮によって作用する半田部位のストレスが抑制され、しかも配線基板21Aの回路パターンの引き回しに過度な制約が発生しない。
また、実施の形態1に係る電子基板の防湿構造は、インターポーザ11Aの中心部に内部電極15bが付加されると共に、配線基板21Aに内部電極15bに対応する内部ランド24bが付加されており、貫通孔22は外周ランド24aが設けられた外周領域と、内部ランド24bが設けられた中心領域との境界領域に分散配置されている。従って、外周電極15aの総数を削減して、防湿コーティング材40となる防湿材溶液が外周電極15aの隙間から流入しやすくすると共に、複数の貫通孔22から内部電極15b部分へ防湿材溶液を流入させ、全体として均質に防湿コーティングを行うことができる。
また、実施の形態1に係る電子基板の防湿処理方法は、半導体素子12が搭載されたインターポーザ11Aの表面部を保護部材13で包囲した半導体パッケージ10Aと、インターポーザ11Aの裏面と間隙Gを介して対向配置された配線基板21Aを備え、インターポーザ11Aの裏面周縁部に複数の外周電極15aを設けると共に、その外周電極15aが配線基板21Aの配線パターンに接続される外周ランド24aに半田接合される電子基板20Aの防湿処理方法を改良するものである。なお、配線基板21Aには外周ランド24aの生成領域の内部に分散配置された複数の貫通孔22が形成されており、その貫通孔22は、間隙Gを介して対向配置されたインターポーザ11Aと配線基板21Aとの間で構成された間隙空間部43と連通するものである。
そして、半導体パッケージ10、回路部品26、27、及び外部接続用のコネクタ23を搭載して半田付けが行われた電子基板20Aを、防湿材と希釈材とを混合した防湿材溶液51を収納した浸漬槽50に対して直角方向に挿入し、どぶ漬け処理することによって、電子基板20Aの周囲に防湿材溶液51が付着すると共に、配線基板21Aの貫通孔22から間隙空間部43に防湿材溶液51が流入する。
その後、浸漬槽50から取り出された電子基板20Aを加熱乾燥または常温自然乾燥することによって、電子基板20Aの周囲と間隙空間部43の表面に防湿コーティング材40がコーティングされる。なお、防湿コーティング材40となる防湿材は、前記希釈材が気化した後で、所望の高温使用環境において液化流出しないことを限度とする軟質ポリマ樹脂であって、皮膜によって被膜部材の防湿を行う電気的絶縁物が使用される。
上記のように、実施の形態1に係る電子基板の防湿処理方法は、どぶ漬け処理によって半導体パッケージ10Aの表面部41と周辺部42、及び配線基板21Aの背面部44、即ち、電子基板20Aの周囲に付着する防湿材溶液51が、半導体パッケージ10Aのインターポーザ11Aと配線基板21Aとの間で構成され、配線基板21Aに設けられた貫通孔22と連通する間隙空間部43にも充填される。従って、防湿材溶液51が加熱乾燥または常温自然乾燥することにより、間隙空間部43に均質な防湿コーティングを施すことができる。特に、インターポーザ11Aの中心部に内部電極15bを備え、外周電極15aの数量を削減したものにおいては、外周電極15aに対してはインターポーザ11Aの外周部分からの防湿材溶液51の流入が容易となり、内部電極15bに対しては貫通孔22から防湿材溶液51が流入することになって、電極全体に対して均質な防湿コーティングを施すことができる。
また、実施の形態1に係る電子基板の防湿処理方法においては、防湿コーティング材40となる防湿材は、シリコーン樹脂と石油系溶剤を一次希釈材として混合し、常温環境25℃において7〜14PAの粘度を有する混合液が原料として使用される。従って、高温使用環境において防湿コーティング材40が液化流出することがなく、また寒冷使用環境において防湿コーティング材40が収縮しても、電子基板21Aの半田部位に対して過大なストレスが発生しない。
また、実施の形態1に係る電子基板の防湿処理方法においては、防湿材溶液51は前記混合液に対して更に二次希釈材が付加され、希釈材合計の体積比=(一次、2次希釈材の体積合計)/(シリコーン樹脂の体積+一次、二次希釈材の体積合計)が0.8〜0.95となるように、定期的に二次希釈材を補充しながら溶液の比重によって管理されている。従って、自然気化する希釈材を定期的に補充しながら適正な体積比を維持することができると共に、希釈材が乾燥気化した後の防湿材溶液51の収縮率を所定値に管理して、空隙空間部における空洞容積を所定値に維持することができる。
また、実施の形態1に係る電子基板の防湿処理方法においては、防湿材溶液51は前記混合液に対して二次希釈材としてノルマルヘキサンを混合し、溶液としての比重が0.72〜0.74に管理されている。従って、自然気化する希釈材を定期的に補充しながら適正な体積比を維持することができると共に、どぶ漬け処理、あるいは実施の形態2において説明する滴下吸引処理において間隙空間部43に防湿材溶液51を注入するのが容易となる。
また、実施の形態1に係る電子基板の防湿処理方法においては、防湿材溶液51が付着された電子基板20Aは、半導体パッケージ10Aを上面として、加熱温度50〜100℃×加熱時間3分以上の加熱乾燥処理が施される。従って、常温自然乾燥を行うのに比べて工程間の待ち時間が短縮されて能率が向上し、電子基板20Aを密閉筐体に収納して使用する場合に、希釈材が製品の品質を阻害することがない。また、加熱温度と加熱時間の積を適正に管理することによって、加熱炉の節電と作業能率とのバランスを考慮した防湿処理が行える。
実施の形態2.
次に、この発明の実施の形態2に係る電子基板の防湿処理方法について説明する。図7は、実施の形態2に係る電子基板の防湿構造を説明する図で、半導体パッケージと配線基板の構成図である。なお、図7(A)は半導体パッケージの断面図を示し、(B)は配線基板の断面図を示している。また、(C)は半導体パッケージの下面図を示している。
図7(A)、(C)において、半導体パッケージ10Bは、プリント配線板であるインターポーザ11Bの表面に搭載された複数の半導体素子12と、これらの半導体素子12を包囲するモールド樹脂材である保護部材13と、インターポーザ11Bの裏面周縁部に環状配置された複数列の外周ランド14aとを備えている。外周ランド14aには外周電極15aとなる半田バンプが吸着加工されている。また、外周ランド14aは、各半導体素子12を相互に接続する図示しない回路パターンに接続されたスルーホールメッキを介してインターポーザ11Bの裏面周縁部に環状配置される。なお、この実施形態においては、インターポーザ11Bの裏面中央部に内部ランドを備えておらず、外周ランド14aのランド数が多くなっている。
図7(B)において、プリント配線板である配線基板21Bの上面には図示しない回路パターンによって相互に接続された複数列の外周ランド24aが設けられており、それぞれのランド24aには外周半田ペースト25aが接着されている。なお、外周ランド24aは外周電極15aと対向配置されている。また、複数列で環状配置される外周ランド24aが設けられた外周領域で包囲された内部領域には、複数の貫通孔22が分散配置されている。図7(C)で破線表示された貫通孔22はインターポーザ11Bの裏面に貫通孔22の位置を投影表示したものである。
図8は、半導体パッケージ10Bをチッププレーサ(図示せず)によって配線基板21Bの上面に搭載した状態を示した断面図で、図9は、半導体パッケージ10Bとその他の回路部品(図示せず)を配線基板21Bの上面に搭載してから加熱溶融によって半田付けされ、電子基板20Bとして合体されたものの断面図である。
また、図10は後述する防湿処理工程によって、防湿材と希釈材とを混合した防湿材溶液が付着された直後の電子基板20Bの断面図で、希釈材が乾燥気化すると塗装皮膜は20〜50μm程度の厚さまで薄くなり、インターポーザ11Bと配線基板21Bの間で形成される間隙空間部43では防湿材と希釈材との体積比に応じた空洞が発生することになる。但し、間隙空間部43の内面には防湿コーティング材40が均等に塗装されている。防湿コーティング材40は、所望の高温使用環境において液化流出しない柔軟なシリコーン樹脂を用いた電気的絶縁物が使用され、シリコーン樹脂に一次希釈材を添加した混合液は、例えば25℃の常温環境における粘度が7〜14PAとなっている。
また、複数の外周電極15aの並びあった電極間の間隔g(半田接合後の平均間隔を意味し、図7(C)参照)と、最外周電極の個数Nと、インターポーザ11Bと配線基板21Bとの間隙Gとの積は、液状に希釈された防湿コーティング材40が間隙空間部43に流入する外周面積S=g×N×Gに相当する。これに対し、複数の貫通孔22の総面積は外周面積Sの25〜75%の値に設定されている。例えば、外周面積S=0.4mm(間隔g)×21(個数)×4(辺)×0.5mm(間隔G)=16.8mmになっている場合には、貫通孔22の直径は、1.2mmφ〜2.0mmφで、4個分の総面積はπ×(0.6mm〜1.0mm)×4=4.5mm〜12.5mmとなっていて、この場合の面積率は26%〜74%となっている。なお、防湿コーティング材40の溶液を注入するときには、貫通孔22はできる限り大きな値であることが望ましいが、実態としては配線基板21Bの上面及び背面には高密度の配線パターンが張り巡らされていて、貫通孔22の面積を広げると、配線パターンを通すことが困難となる制約がある。なお、図10において、符号41は半導体パッケージ10Bの表面部、符号42は半導体パッケージ10Bの周辺部、符号44は配線基板21Bの背面部をそれぞれ示している。
実施の形態2に係る防湿処理方法が適用される電子基板の防湿構造は前記のとおりであり、次に、その防湿処理方法について説明する。
図11は、電子基板の防湿処理方法を説明する図で、滴下吸引処理工程における電子基板20Bの断面図である。図11において、配線基板21Bに半導体パッケージ10Bと、その他の回路部品26、27と、外部接続用のコネクタ23とを搭載して半田付けが行われた電子基板20Bは、減圧容器70の上面に搬送載置され、減圧容器70の内部は配管72を介して減圧ポンプ71によって吸気減圧されている。
ディスペンサー73は防湿材溶液74を電子基板20Bの上面に均等に滴下噴出するように、図において上下、左右、前後に可動できるように配置されている。防湿材溶液74は、前述したシリコーン樹脂と一次希釈材との混合液に対して、全体としての比重が0.
72〜0.74となるようにノルマルヘキサンを二次希釈材として混合したもので、滴下
された希釈溶液はコネクタ23部位を除く電子基板20Bの表面部に付着すると共に、半
導体パッケージ10Bの輪郭外周部から間隙空間部43に流入し、一部の防湿材溶液74は複数の貫通孔22を通して配線基板21Bの背面へ流出するように構成されている。
次に、防湿コーティング処理工程の一つである背面処理工程について説明する。図12は、防湿コーティング処理工程の一つである背面処理工程を示す図で、この図12において、図11による防湿材溶液74の減圧吸引処理が行われた電子基板20Bは、移送レール85にハンガー86で保持されて矢印87の方向に移動し、電子基板20Bの背面側に配置されたスプレーノズル83から防湿材溶液84が電子基板20Bの背面部に吹き付け噴霧されるようになっている。なお、電子基板20Bの背面部に半田部位が無いものにあっては、貫通孔22の周辺を除いた背面全体を半田レジスト膜でコーティングしておくことによって、図12で示す背面の防湿処理工程を廃止することも可能である。但し、コネクタ23が配線基板21Bを貫通する接続端子を有するものにおいて、コネクタ23を配線基板21Bの背面から噴流局部半田を行うようにしたものである場合には、コネクタ23の半田部位に対して防湿材溶液84を刷毛塗りしたり、防湿材溶液84の噴流に接触することによって、図12で示す背面の防湿処理工程を廃止することが可能となる。
次に、図13のフロー図に基づいて、基板組立加工工程の全体遷移について説明する。なお、図13において、実施の形態1で説明した図6の工程と同じ工程については同一符号を付すことにより、その説明を省略する。
図13において、工程64aは、図11で示した減圧吸引処理によって、電子基板20Bの表面部と間隙空間部43に防湿材溶液74を付着させるステップである。
続く工程64bは、図12で示した噴霧処理によって電子基板20Bの背面部に防湿材溶液84を付着させるステップである。但し、この工程64bは、前述のように電子基板20Bの半田の有無によって省略したり、刷毛塗り処理に変更することも可能である。
以上詳説したように、実施の形態2に係る電子基板の防湿処理方法は、半導体素子12が搭載されたインターポーザ11Bの表面部を保護部材13で包囲した半導体パッケージ10Bと、インターポーザ11Bの裏面と間隙Gを介して対向配置された配線基板21Bを備え、インターポーザ11Bの裏面周縁部に複数の外周電極15aを設けると共に、その外周電極15aが配線基板21Bの配線パターンに接続される外周ランド24aに半田接合されて構成される電子基板20Bの防湿処理方法を改良するものである。なお、配線基板21Bには外周ランド24aの生成領域の内部に分散配置された複数の貫通孔22が形成されており、その貫通孔22は、間隙Gを介して対向配置されたインターポーザ11Bと配線基板21Bとの間で構成された間隙空間部43と連通するものである。
そして、半導体パッケージ10B、回路部品26、27、及び外部接続用のコネクタ23を搭載して半田付けが行われた電子基板20Bを、減圧容器70の上に載置し、半導体パッケージ10Bの表面部41から防湿材と希釈材とを混合した防湿材溶液74を噴出滴下することによって、間隙空間部43には半導体パッケージ10Bの周辺部42から防湿材溶液74が流入しながら、貫通孔22から吸引流出する。
その後、減圧容器70から取り出された電子基板20Bを加熱乾燥または常温自然乾燥することによって、半導体パッケージ10Bの表面部41、周辺部42、及び間隙空間部43には防湿コーティング材40が付着される。なお、防湿コーティング材40となる防湿材は、前記希釈材が気化した後で、所望の高温使用環境において液化流出しないことを限度とする軟質ポリマ樹脂であって、皮膜によって被膜部材の防湿を行う電気的絶縁物が使用される。
上記のように、実施の形態2に係る電子基板の防湿処理方法は、滴下吸引処理によって半導体パッケージ10Bの表面部41と周辺部42に付着される防湿材溶液74が、半導体パッケージ10Bのインターポーザ11Bと配線基板21Bとの間で構成される間隙空間部43にも充填される。この間隙空間部43は配線基板21Bに設けられた貫通孔22と連通するようになっている。従って、間隙空間部43に対しては貫通孔22を介して防湿材溶液74が流出するので、加熱乾燥または常温自然乾燥によって間隙空間部43に均質な防湿コーティングを施すことができる。特に、インターポーザ11Bの中心部に内部電極を持たず、全ての電極がインターポーザ11Bの周縁部に集中していることによって、多数の外周電極15aが複数列で集中しているような場合であっても、貫通孔22からの吸引作用によって、密集電極間に均等に防湿材を付着させることができる。
また、実施の形態2に係る電子基板の防湿処理方法においては、電子基板20Bは半導体パッケージ10Bが実装されていない背面部44から、防湿材溶液74と同質の溶液84を用いて防湿コーティング材40の付着が施されるが、前記加熱乾燥を行う場合は当該背面部44の付着が行われた後に実施されるようになっている。即ち、電子基板20Bの背面部44に対しては別行程で防湿材溶液84の付着を施すようになっている。従って、簡易な設備の組み合わせによって電子基板20Bの両面の防湿処理を行うことができる。
10A、10B 半導体パッケージ
11A、11B インターポーザ
12 半導体素子
13 保護部材
15a 外周電極
15b 内部電極
20A、20B 電子基板
21A、21B 配線基板
22 貫通孔
24a 外周ランド
24b 内部ランド
40 防湿コーティング材(防湿材)
41 表面部
42 周辺部
43 間隙空間部
44 背面部
50 浸漬槽
51 防湿材溶液
70 減圧容器
74、84 防湿材溶液
g 電極間隔(半田後)
G 間隙

Claims (10)

  1. 半導体素子が搭載されたインターポーザの表面部を保護部材で包囲した半導体パッケージと、前記インターポーザの裏面と間隙を介して対向配置された配線基板とを備え、
    前記インターポーザの裏面周縁部に複数の外周電極を設けると共に、前記外周電極を、前記配線基板の配線パターンに接続する外周ランドに半田接合して構成される電子基板の防湿構造であって、
    前記配線基板に、前記外周ランドの生成領域の内部に分散配置された複数の貫通孔を形成すると共に、前記間隙により構成される間隙空間部、及び前記半導体パッケージの表面部と周辺部に、乾燥により気化する希釈材と前記希釈材が気化した後に所望の高温使用環境において液化流出しない軟質ポリマ樹脂とを混合した防湿材溶液を付着し、
    前記貫通孔は前記間隙空間と連通して前記防湿材溶液を前記間隙空間部に充填するときの充填通路として付加されていることを特徴とする電子基板の防湿構造。
  2. 前記複数の貫通孔の総面積は、前記複数の外周電極の並びあった電極間の間隔と、最外周電極の個数と、前記インターポーザと前記配線基板の間隙との積の25〜75%の値となる面積率であることを特徴とする請求項1に記載の電子基板の防湿構造。
  3. 前記インターポーザの中心部に内部電極を設けると共に、前記配線基板に前記内部電極に対応する内部ランドを設け、前記外周ランドが設けられた外周領域と、前記内部ランドが設けられた中心領域との境界領域に前記貫通孔を分散配置したことを特徴とする請求項1または請求項2に記載の電子基板の防湿構造。
  4. 半導体素子が搭載されたインターポーザの表面部を保護部材で包囲した半導体パッケージと、前記インターポーザの裏面と間隙を介して対向配置された配線基板とを備え、
    前記インターポーザの裏面周縁部に複数の外周電極を設けると共に、前記外周電極を前記配線基板の配線パターンと接続する外周ランドに半田接合して構成される電子基板の防湿処理を行う電子基板の防湿処理方法であって、
    前記配線基板に、前記外周ランドの生成領域の内部に分散配置された複数の貫通孔を形成する工程と、
    前記半導体パッケージを含む回路部品を前記配線基板に半田付け実装して電子基板を得る工程と、
    前記電子基板に、乾燥により気化する希釈材と前記希釈材が気化した後に所望の高温使用環境において液化流出しない軟質ポリマ樹脂とを混合した防湿材溶液を付着する工程と、
    前記電子基板に付着した防湿材溶液を乾燥させる工程とを含み、
    前記貫通孔は前記間隙により構成される間隙空間部に連通するものであって、前記防湿材溶液を付着させる工程は、前記防湿材溶液を収納する浸漬槽で浸漬する工程であり、前記防湿材溶液は前記半導体パッケージの外周及び前記貫通孔から前記間隙空間部に流入するものであることを特徴とする電子基板の防湿処理方法。
  5. 半導体素子が搭載されたインターポーザの表面部を保護部材で包囲した半導体パッケージと、前記インターポーザの裏面と間隙を介して対向配置された配線基板とを備え、
    前記インターポーザの裏面周縁部に複数の外周電極を設けると共に、前記外周電極を前記配線基板の配線パターンと接続する外周ランドに半田接合して構成される電子基板の防湿処理を行う電子基板の防湿処理方法であって、
    前記配線基板に、前記外周ランドの生成領域の内部に分散配置された複数の貫通孔を形成する工程と、
    前記半導体パッケージを含む回路部品を前記配線基板に半田付け実装して電子基板を得る工程と、
    前記電子基板に、乾燥により気化する希釈材と前記希釈材が気化した後に所望の高温使用環境において液化流出しない軟質ポリマ樹脂とを混合した防湿材溶液を付着する工程と、
    前記電子基板に付着した防湿材溶液を乾燥させる工程とを含み、
    前記貫通孔は前記間隙により構成される間隙空間部に連通するものであって、前記電子基板に前記防湿材溶液を付着させる工程は、前記電子基板を前記配線基板に形成された前記貫通孔と連通する減圧容器の上に載置し、前記減圧容器の内部を減圧すると共に、前記配線基板に半田付け実装された半導体パッケージの表面部から前記防湿材溶液を滴下する工程であり、
    前記防湿材溶液は前記半導体パッケージの外周から前記間隙空間部に流入し、前記貫通孔から流出するものであることを特徴とする電子基板の防湿処理方法。
  6. 前記電子基板に前記防湿材溶液を滴下して付着させた後、前記半導体パッケージが半田付け実装されていない前記配線基板の背面部に前記防湿材溶液と同質の溶液を付着させ、その後に前記防湿材溶液の乾燥工程を実施することを特徴とする請求項5に記載の電子基板の防湿処理方法。
  7. 前記防湿材は、シリコーン樹脂と石油系溶剤を一次希釈材として混合し、常温環境25℃において7〜14Paの粘度を有する混合液が原料であることを特徴とする請求項4又は請求項5に記載の電子基板の防湿処理方法。
  8. 前記防湿材溶液は、二次希釈材を付加することにより、次の数式で示される希釈材合計の体積比が、0.8〜0.95となるものであることを特徴とする請求項7に記載の電子基板の防湿処理方法。
    希釈材合計の体積比=(一次、二次希釈材の体積合計)/(シリコーン樹脂の体積+
    一次、二次希釈材の体積合計)
  9. 前記防湿材溶液は、二次希釈材としてノルマルヘキサンを混合し、比重が0.72〜0.74となるものであることを特徴とする請求項8に記載の電子基板の防湿処理方法。
  10. 前記電子基板に付着した防湿材溶液を乾燥させる工程は、前記半導体パッケージを上面として、加熱温度50〜100℃×加熱時間3分以上の加熱乾燥処理を施す工程であることを特徴とする請求項4〜請求項9の何れか一項に記載の電子基板の防湿処理方法。
JP2009019982A 2009-01-30 2009-01-30 電子基板の防湿処理方法 Active JP4901888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009019982A JP4901888B2 (ja) 2009-01-30 2009-01-30 電子基板の防湿処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009019982A JP4901888B2 (ja) 2009-01-30 2009-01-30 電子基板の防湿処理方法

Publications (2)

Publication Number Publication Date
JP2010177536A true JP2010177536A (ja) 2010-08-12
JP4901888B2 JP4901888B2 (ja) 2012-03-21

Family

ID=42708163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009019982A Active JP4901888B2 (ja) 2009-01-30 2009-01-30 電子基板の防湿処理方法

Country Status (1)

Country Link
JP (1) JP4901888B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832214A (ja) * 1994-07-15 1996-02-02 Nippondenso Co Ltd 電子部品搭載回路基板の製造方法
JPH0883868A (ja) * 1994-07-21 1996-03-26 Sgs Thomson Microelectron Sa 射出成形されたボールグリッドが配列されたケース
JPH11238836A (ja) * 1998-02-23 1999-08-31 Denso Corp 電子部品の実装構造
JP2000124344A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びその製造方法
JP2000332057A (ja) * 1999-05-18 2000-11-30 Ngk Spark Plug Co Ltd 配線基板及び電子部品を搭載した配線基板の製造方法
JP2006019452A (ja) * 2004-06-30 2006-01-19 Olympus Corp 電子部品固定構造および電子部品製造方法
JP2006041326A (ja) * 2004-07-29 2006-02-09 Matsushita Electric Ind Co Ltd 電子制御装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832214A (ja) * 1994-07-15 1996-02-02 Nippondenso Co Ltd 電子部品搭載回路基板の製造方法
JPH0883868A (ja) * 1994-07-21 1996-03-26 Sgs Thomson Microelectron Sa 射出成形されたボールグリッドが配列されたケース
JPH11238836A (ja) * 1998-02-23 1999-08-31 Denso Corp 電子部品の実装構造
JP2000124344A (ja) * 1998-10-12 2000-04-28 Matsushita Electronics Industry Corp 樹脂封止型半導体装置及びその製造方法
JP2000332057A (ja) * 1999-05-18 2000-11-30 Ngk Spark Plug Co Ltd 配線基板及び電子部品を搭載した配線基板の製造方法
JP2006019452A (ja) * 2004-06-30 2006-01-19 Olympus Corp 電子部品固定構造および電子部品製造方法
JP2006041326A (ja) * 2004-07-29 2006-02-09 Matsushita Electric Ind Co Ltd 電子制御装置

Also Published As

Publication number Publication date
JP4901888B2 (ja) 2012-03-21

Similar Documents

Publication Publication Date Title
US20100255641A1 (en) Semiconductor Manufacturing Method
JP2011040606A (ja) 半導体装置の製造方法
US20100288550A1 (en) ELEMENT MOUNTING SUBSTRATE AND METHOD OF FABRICATING THE SAME, CIRCUIT DEVICE AND METHOD OF FABRICATING THE SAME, AND MOBILE APPLIANCE ( as amended
TW201642291A (zh) 薄膜電容器之製造方法、積體電路搭載基板、及具備該基板之半導體裝置
JP2008507126A (ja) 外部のボード上の組立部品及び組立部品を設ける方法
KR101172678B1 (ko) 낮은 열팽창 계수를 갖는 인터포저의 연결구조 및 이를 채용한 패키지 부품
JP2009044092A (ja) 回路装置及びその製造方法、携帯機器
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
US8970036B2 (en) Stress relieving second level interconnect structures and methods of making the same
JP4901888B2 (ja) 電子基板の防湿処理方法
JP2018535551A (ja) セラミックノーリード表面実装電子デバイス用の応力抑制インターポーザ
US10356912B2 (en) Apparatus and method for conformal coating of integrated circuit packages
JP5267540B2 (ja) 半導体装置
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP5456970B2 (ja) 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法
US8556159B2 (en) Embedded electronic component
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
JP2013062472A (ja) 半導体パッケージおよびその製造方法
JP2013062274A (ja) 電子部品の実装構造およびその実装方法
JP2012114276A (ja) 樹脂封止型モジュールおよびその製造方法
JPWO2018110381A1 (ja) 電子モジュール
TW201832337A (zh) 線路載板及其製造方法
JP2010263137A (ja) 半導体装置及びその製造方法
JP2007235388A (ja) 水晶発振器
JP2012191035A (ja) 電子部品実装基板、及び、電子部品実装基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

R151 Written notification of patent or utility model registration

Ref document number: 4901888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250