JP2010177536A - 電子基板の防湿構造及びその防湿処理方法 - Google Patents
電子基板の防湿構造及びその防湿処理方法 Download PDFInfo
- Publication number
- JP2010177536A JP2010177536A JP2009019982A JP2009019982A JP2010177536A JP 2010177536 A JP2010177536 A JP 2010177536A JP 2009019982 A JP2009019982 A JP 2009019982A JP 2009019982 A JP2009019982 A JP 2009019982A JP 2010177536 A JP2010177536 A JP 2010177536A
- Authority
- JP
- Japan
- Prior art keywords
- moisture
- proof
- electronic substrate
- wiring board
- material solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
【解決手段】インターポーザ11Aの外周電極15aに接続された半導体素子12を有する半導体パッケージ10Aは、間隙Gを介して配線基板21Aと対向し、配線基板21Aの外周ランド24aに半田接合されて電子基板20Aが構成されている。半導体パッケージ10Aの表面部41と、周辺部42と、間隙空間部43と、配線基板21Aの背面部44には軟質のシリコーン樹脂による防湿コーティング材40が塗布されており、配線基板21Aに設けられた複数の貫通孔22は間隙空間部43と連通している。電子基板20Aは希釈材を混合した防湿材溶液51に浸漬され、間隙空間部43の外周と貫通孔22から防湿材溶液51が流入し、加熱乾燥によって塗膜が行われる。
【選択図】図4
Description
に備えると、熱ストレスが加わり配線基板が変形しても第2の樹脂で接着しているため、BGAパッケージの端部にかかる応力を小さくでき、BGAパッケージの側面と樹脂の剥離を防止することができる。
樹脂とを混合した防湿材溶液を付着したものであり、前記貫通孔は前記間隙空間と連通して前記防湿材溶液を前記間隙空間部に充填するときの充填通路として付加されているものである。
実施の形態1.
図5は、電子基板の防湿処理方法を説明する図で、図3に示す電子基板20Aをどぶ漬け処理する図である。図5において、浸漬槽50には防湿材溶液51が蓄えられている。防湿材溶液51は、前述したシリコーン樹脂と一次希釈材との混合液に対して、全体としての比重が0.72〜0.74となるようにノルマルヘキサンを二次希釈材として混合したものである。
マルヘキサンの比重を0.67とした場合、合成混合液の比重が0.72となる時の体積比は、元の混合液が26.3%、ノルマルヘキサンが73.7%となる場合である(0.86
×0.263+0.67×0.737=0.72)。
=0.74)。
0.737(二次希釈材)+(1−0.737)×0.64(一次希釈材)
=0.905<0.95・・・・・・(1)
0.632(二次希釈材)+(1−0.632)×0.64(一次希釈材)
=0.867>0.80・・・・・・(2)
従って、後述する乾燥工程によって一次、二次希釈材が気化蒸発すると、体積比で80〜95%の希釈材が間隙空間部43の外周や貫通孔22を通って外気中に放散され、付着した皮膜は痩せて薄くなり、間隙空間部43には空洞が発生することになる。これにより、間隙空間部43の内面や外周電極15aと内部電極15bの表面には厚さ20〜50μmの防湿コーティング材40が生成される。この防湿コーティング材40の体積は環境温度によって変化するが、変動する体積は前記空洞によって吸収され、インターポーザ11Aと配線基板21Aとの間隔Gを隔開、狭縮する分力が抑制されるようになっている。
るのを防止することができる。
実施の形態2.
図11は、電子基板の防湿処理方法を説明する図で、滴下吸引処理工程における電子基板20Bの断面図である。図11において、配線基板21Bに半導体パッケージ10Bと、その他の回路部品26、27と、外部接続用のコネクタ23とを搭載して半田付けが行われた電子基板20Bは、減圧容器70の上面に搬送載置され、減圧容器70の内部は配管72を介して減圧ポンプ71によって吸気減圧されている。
72〜0.74となるようにノルマルヘキサンを二次希釈材として混合したもので、滴下
された希釈溶液はコネクタ23部位を除く電子基板20Bの表面部に付着すると共に、半
導体パッケージ10Bの輪郭外周部から間隙空間部43に流入し、一部の防湿材溶液74は複数の貫通孔22を通して配線基板21Bの背面へ流出するように構成されている。
11A、11B インターポーザ
12 半導体素子
13 保護部材
15a 外周電極
15b 内部電極
20A、20B 電子基板
21A、21B 配線基板
22 貫通孔
24a 外周ランド
24b 内部ランド
40 防湿コーティング材(防湿材)
41 表面部
42 周辺部
43 間隙空間部
44 背面部
50 浸漬槽
51 防湿材溶液
70 減圧容器
74、84 防湿材溶液
g 電極間隔(半田後)
G 間隙
Claims (10)
- 半導体素子が搭載されたインターポーザの表面部を保護部材で包囲した半導体パッケージと、前記インターポーザの裏面と間隙を介して対向配置された配線基板とを備え、
前記インターポーザの裏面周縁部に複数の外周電極を設けると共に、前記外周電極を、前記配線基板の配線パターンに接続する外周ランドに半田接合して構成される電子基板の防湿構造であって、
前記配線基板に、前記外周ランドの生成領域の内部に分散配置された複数の貫通孔を形成すると共に、前記間隙により構成される間隙空間部、及び前記半導体パッケージの表面部と周辺部に、乾燥により気化する希釈材と前記希釈材が気化した後に所望の高温使用環境において液化流出しない軟質ポリマ樹脂とを混合した防湿材溶液を付着し、
前記貫通孔は前記間隙空間と連通して前記防湿材溶液を前記間隙空間部に充填するときの充填通路として付加されていることを特徴とする電子基板の防湿構造。 - 前記複数の貫通孔の総面積は、前記複数の外周電極の並びあった電極間の間隔と、最外周電極の個数と、前記インターポーザと前記配線基板の間隙との積の25〜75%の値となる面積率であることを特徴とする請求項1に記載の電子基板の防湿構造。
- 前記インターポーザの中心部に内部電極を設けると共に、前記配線基板に前記内部電極に対応する内部ランドを設け、前記外周ランドが設けられた外周領域と、前記内部ランドが設けられた中心領域との境界領域に前記貫通孔を分散配置したことを特徴とする請求項1または請求項2に記載の電子基板の防湿構造。
- 半導体素子が搭載されたインターポーザの表面部を保護部材で包囲した半導体パッケージと、前記インターポーザの裏面と間隙を介して対向配置された配線基板とを備え、
前記インターポーザの裏面周縁部に複数の外周電極を設けると共に、前記外周電極を前記配線基板の配線パターンと接続する外周ランドに半田接合して構成される電子基板の防湿処理を行う電子基板の防湿処理方法であって、
前記配線基板に、前記外周ランドの生成領域の内部に分散配置された複数の貫通孔を形成する工程と、
前記半導体パッケージを含む回路部品を前記配線基板に半田付け実装して電子基板を得る工程と、
前記電子基板に、乾燥により気化する希釈材と前記希釈材が気化した後に所望の高温使用環境において液化流出しない軟質ポリマ樹脂とを混合した防湿材溶液を付着する工程と、
前記電子基板に付着した防湿材溶液を乾燥させる工程とを含み、
前記貫通孔は前記間隙により構成される間隙空間部に連通するものであって、前記防湿材溶液を付着させる工程は、前記防湿材溶液を収納する浸漬槽で浸漬する工程であり、前記防湿材溶液は前記半導体パッケージの外周及び前記貫通孔から前記間隙空間部に流入するものであることを特徴とする電子基板の防湿処理方法。 - 半導体素子が搭載されたインターポーザの表面部を保護部材で包囲した半導体パッケージと、前記インターポーザの裏面と間隙を介して対向配置された配線基板とを備え、
前記インターポーザの裏面周縁部に複数の外周電極を設けると共に、前記外周電極を前記配線基板の配線パターンと接続する外周ランドに半田接合して構成される電子基板の防湿処理を行う電子基板の防湿処理方法であって、
前記配線基板に、前記外周ランドの生成領域の内部に分散配置された複数の貫通孔を形成する工程と、
前記半導体パッケージを含む回路部品を前記配線基板に半田付け実装して電子基板を得る工程と、
前記電子基板に、乾燥により気化する希釈材と前記希釈材が気化した後に所望の高温使用環境において液化流出しない軟質ポリマ樹脂とを混合した防湿材溶液を付着する工程と、
前記電子基板に付着した防湿材溶液を乾燥させる工程とを含み、
前記貫通孔は前記間隙により構成される間隙空間部に連通するものであって、前記電子基板に前記防湿材溶液を付着させる工程は、前記電子基板を前記配線基板に形成された前記貫通孔と連通する減圧容器の上に載置し、前記減圧容器の内部を減圧すると共に、前記配線基板に半田付け実装された半導体パッケージの表面部から前記防湿材溶液を滴下する工程であり、
前記防湿材溶液は前記半導体パッケージの外周から前記間隙空間部に流入し、前記貫通孔から流出するものであることを特徴とする電子基板の防湿処理方法。 - 前記電子基板に前記防湿材溶液を滴下して付着させた後、前記半導体パッケージが半田付け実装されていない前記配線基板の背面部に前記防湿材溶液と同質の溶液を付着させ、その後に前記防湿材溶液の乾燥工程を実施することを特徴とする請求項5に記載の電子基板の防湿処理方法。
- 前記防湿材は、シリコーン樹脂と石油系溶剤を一次希釈材として混合し、常温環境25℃において7〜14Paの粘度を有する混合液が原料であることを特徴とする請求項4又は請求項5に記載の電子基板の防湿処理方法。
- 前記防湿材溶液は、二次希釈材を付加することにより、次の数式で示される希釈材合計の体積比が、0.8〜0.95となるものであることを特徴とする請求項7に記載の電子基板の防湿処理方法。
希釈材合計の体積比=(一次、二次希釈材の体積合計)/(シリコーン樹脂の体積+
一次、二次希釈材の体積合計) - 前記防湿材溶液は、二次希釈材としてノルマルヘキサンを混合し、比重が0.72〜0.74となるものであることを特徴とする請求項8に記載の電子基板の防湿処理方法。
- 前記電子基板に付着した防湿材溶液を乾燥させる工程は、前記半導体パッケージを上面として、加熱温度50〜100℃×加熱時間3分以上の加熱乾燥処理を施す工程であることを特徴とする請求項4〜請求項9の何れか一項に記載の電子基板の防湿処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009019982A JP4901888B2 (ja) | 2009-01-30 | 2009-01-30 | 電子基板の防湿処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009019982A JP4901888B2 (ja) | 2009-01-30 | 2009-01-30 | 電子基板の防湿処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010177536A true JP2010177536A (ja) | 2010-08-12 |
JP4901888B2 JP4901888B2 (ja) | 2012-03-21 |
Family
ID=42708163
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009019982A Active JP4901888B2 (ja) | 2009-01-30 | 2009-01-30 | 電子基板の防湿処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4901888B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832214A (ja) * | 1994-07-15 | 1996-02-02 | Nippondenso Co Ltd | 電子部品搭載回路基板の製造方法 |
JPH0883868A (ja) * | 1994-07-21 | 1996-03-26 | Sgs Thomson Microelectron Sa | 射出成形されたボールグリッドが配列されたケース |
JPH11238836A (ja) * | 1998-02-23 | 1999-08-31 | Denso Corp | 電子部品の実装構造 |
JP2000124344A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置及びその製造方法 |
JP2000332057A (ja) * | 1999-05-18 | 2000-11-30 | Ngk Spark Plug Co Ltd | 配線基板及び電子部品を搭載した配線基板の製造方法 |
JP2006019452A (ja) * | 2004-06-30 | 2006-01-19 | Olympus Corp | 電子部品固定構造および電子部品製造方法 |
JP2006041326A (ja) * | 2004-07-29 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 電子制御装置 |
-
2009
- 2009-01-30 JP JP2009019982A patent/JP4901888B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832214A (ja) * | 1994-07-15 | 1996-02-02 | Nippondenso Co Ltd | 電子部品搭載回路基板の製造方法 |
JPH0883868A (ja) * | 1994-07-21 | 1996-03-26 | Sgs Thomson Microelectron Sa | 射出成形されたボールグリッドが配列されたケース |
JPH11238836A (ja) * | 1998-02-23 | 1999-08-31 | Denso Corp | 電子部品の実装構造 |
JP2000124344A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置及びその製造方法 |
JP2000332057A (ja) * | 1999-05-18 | 2000-11-30 | Ngk Spark Plug Co Ltd | 配線基板及び電子部品を搭載した配線基板の製造方法 |
JP2006019452A (ja) * | 2004-06-30 | 2006-01-19 | Olympus Corp | 電子部品固定構造および電子部品製造方法 |
JP2006041326A (ja) * | 2004-07-29 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 電子制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4901888B2 (ja) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100255641A1 (en) | Semiconductor Manufacturing Method | |
JP2011040606A (ja) | 半導体装置の製造方法 | |
US20100288550A1 (en) | ELEMENT MOUNTING SUBSTRATE AND METHOD OF FABRICATING THE SAME, CIRCUIT DEVICE AND METHOD OF FABRICATING THE SAME, AND MOBILE APPLIANCE ( as amended | |
TW201642291A (zh) | 薄膜電容器之製造方法、積體電路搭載基板、及具備該基板之半導體裝置 | |
JP2008507126A (ja) | 外部のボード上の組立部品及び組立部品を設ける方法 | |
KR101172678B1 (ko) | 낮은 열팽창 계수를 갖는 인터포저의 연결구조 및 이를 채용한 패키지 부품 | |
JP2009044092A (ja) | 回路装置及びその製造方法、携帯機器 | |
US20120119358A1 (en) | Semicondiuctor package substrate and method for manufacturing the same | |
US8970036B2 (en) | Stress relieving second level interconnect structures and methods of making the same | |
JP4901888B2 (ja) | 電子基板の防湿処理方法 | |
JP2018535551A (ja) | セラミックノーリード表面実装電子デバイス用の応力抑制インターポーザ | |
US10356912B2 (en) | Apparatus and method for conformal coating of integrated circuit packages | |
JP5267540B2 (ja) | 半導体装置 | |
JP2010103270A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5456970B2 (ja) | 電子部品のパッケージング構造、及びこの構造を有する電子部品パッケージの製造方法 | |
US8556159B2 (en) | Embedded electronic component | |
KR20070063119A (ko) | 플립칩 실장용 기판의 제조방법 | |
JP2013062472A (ja) | 半導体パッケージおよびその製造方法 | |
JP2013062274A (ja) | 電子部品の実装構造およびその実装方法 | |
JP2012114276A (ja) | 樹脂封止型モジュールおよびその製造方法 | |
JPWO2018110381A1 (ja) | 電子モジュール | |
TW201832337A (zh) | 線路載板及其製造方法 | |
JP2010263137A (ja) | 半導体装置及びその製造方法 | |
JP2007235388A (ja) | 水晶発振器 | |
JP2012191035A (ja) | 電子部品実装基板、及び、電子部品実装基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111227 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4901888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |