JP2017126740A - プリント回路基板 - Google Patents
プリント回路基板 Download PDFInfo
- Publication number
- JP2017126740A JP2017126740A JP2016233676A JP2016233676A JP2017126740A JP 2017126740 A JP2017126740 A JP 2017126740A JP 2016233676 A JP2016233676 A JP 2016233676A JP 2016233676 A JP2016233676 A JP 2016233676A JP 2017126740 A JP2017126740 A JP 2017126740A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- circuit board
- groove
- printed circuit
- board according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】本発明は、薄型化・小型化が要求されている基板内に電子部品を内蔵するプリント回路基板において、アンダーフィル工程が容易なプリント配線基板を提供する。【解決手段】本発明のプリント回路基板は、第1絶縁層10と、第1絶縁層に形成された回路パターン20と、第1絶縁層上に形成され、一面に電子素子1の収容溝が形成された第2絶縁層30と、を有する。第2絶縁層には収容溝35と連通され、第2絶縁層の一面に開口された注入溝36が形成される。【選択図】図1
Description
本発明は、プリント回路基板に関する。
近年、携帯電話を初めとしてIT分野の電子機器が薄型化されると共に小型化されつつあり、当該薄型化や小型化を実現するための技術的要求に対応してIC、能動素子または受動素子等の電子部品を基板内に挿入する技術が求められている。このような需要に応えるため、近年においては、多様な方式により基板内に部品を内蔵する技術が開発されている。
一方、基板に部品が内蔵されることにより、アンダーフィル工程が難しくなり、アンダーフィル工程の実施のために、基板に大きな溝を形成しなければならなくなるという問題点があった。
本発明の一実施例に係るプリント回路基板は、第1絶縁層と、上記第1絶縁層に形成された回路パターンと、上記第1絶縁層上に形成され、一面に電子素子の収容溝が形成された第2絶縁層と、を含み、上記第2絶縁層には、上記収容溝と連通し、上記第2絶縁層の一面に開口された注入溝が形成される。
本発明によれば、部品を内蔵した基板を大幅に加工せずにアンダーフィル工程を容易に実施可能なプリント回路基板を得ることができる。
以下、添付図面を参照して、本発明に係るプリント回路基板の実施例について詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、本明細書において、「第1」、「第2」などの用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第1、第2などの用語により限定されない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
また、本明細書において、「第1」、「第2」などの用語は、同一または相応する構成要素を区別するための識別記号に過ぎず、同一または相応する構成要素が第1、第2などの用語により限定されない。
また、「結合」とは、各構成要素の間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図1は、本発明の一実施例に係るプリント回路基板を示す図である。
図1を参照すると、本発明の一実施例に係るプリント回路基板は、第1絶縁層10と、回路パターン20と、第2絶縁層30と、を含み、第2絶縁層30に電子素子1の収容溝35及び注入溝36が形成される。
図1を参照すると、本発明の一実施例に係るプリント回路基板は、第1絶縁層10と、回路パターン20と、第2絶縁層30と、を含み、第2絶縁層30に電子素子1の収容溝35及び注入溝36が形成される。
第1絶縁層10は、回路パターン20を電気的に絶縁させる役割を果たす。第1絶縁層10を形成する素材は、樹脂材であってもよい。第1絶縁層10は、エポキシ樹脂等の熱硬化性樹脂、ポリイミド(PI)等の熱可塑性樹脂を含んで形成することができ、プリプレグ(PPG)やビルドアップフィルム(build−up film)により形成することができる。
回路パターン20は、第1絶縁層10に形成される。回路パターン20は、銅等の金属で形成される。回路パターン20は、第1絶縁層10の一面、他面または内部にも形成することができる。例えば、回路パターン20は、第1絶縁層10の内部に形成された回路層と回路層とを接続させるビアと、ビアに接続したパッドとを含むことができる。回路パターン20は、収容溝35に配置された電子素子1と電気的に接続するパッド22を含むことができる。
本実施例において、第1絶縁層10は、複数の絶縁層を含んで構成され、回路パターン20は、絶縁層同士の間に形成された多層回路層を含む構造、つまり、第1絶縁層10と回路パターン20は、多層のビルドアップ(build−up)構造として形成することができる。このとき、第1絶縁層10と回路パターン20から成る回路積層体は、中心部にコア部材等の補強材を含まず、絶縁層と回路層が順次積層されることにより形成されたコアレス(coreless)構造を有することができる。
第2絶縁層30には、電子素子1が内蔵される。第2絶縁層30は、第1絶縁層10上に形成され、電子素子1の収容溝35が一面に形成される。第2絶縁層30を形成する材料は、樹脂材であってもよい。第2絶縁層30は、エポキシ樹脂等の熱硬化性樹脂、ポリイミド(PI)等の熱可塑性樹脂を含んで形成することができ、プリプレグ(PPG)やビルドアップフィルム(build−up film)により形成することが可能である。第2絶縁層30は、第1絶縁層10とは異なる材質により形成されてもよく、第2絶縁層30の厚さは電子素子1を内蔵するために第1絶縁層10よりも厚くなるように形成されてもよい。
収容溝35は、第2絶縁層30を貫通する形態となるように形成してもよい。上記のような貫通ホールの形態として形成された収容溝35は、第1絶縁層10を露出させるので、第1絶縁層10の一面に形成されたパッド22と電子素子1が直接接続されるようにすることができる。
第2絶縁層30に形成された収容溝35は、電子素子1を溝内に収容可能とするために実装時の電子素子1の形状に対応した形態となるように形成される。電子素子1は、IC、能動素子または受動素子等の電子部品などを含む素子であり、収容溝35は、電子素子1を配置する装置を用いて電子素子1を挿入することができる寸法及び形態を有するように形成ことができる。例えば、図2に示すように、四角形状の電子素子1に対し、素子配置との整合度などを考慮して、収容溝35は、電子素子1よりも若干大きい四角形の形態となるように形成することができる。
第2絶縁層30には、挿入された電子素子1のアンダーフィル(underfill)工程またはモールディング(molding)工程のために、収容溝35と連通する注入溝36が形成される。注入溝36は、電子素子1が挿入される一面に開口した開口部を設けるような構造として形成される。これにより、電子素子1を収容溝35に挿入して配置した後に、アンダーフィル材料38(またはモールディング材料)を注入溝36に注入してアンダーフィルまたはモールディング38を形成することができる。
注入溝36に注入されたアンダーフィル材料38(またはモールディング材料)は、注入溝36に接続している収容溝35に流れ込み、電子素子1と収容溝35との間の空間を充填することができる。別に形成された注入溝36を用いてアンダーフィル工程またはモールディング工程を行うことにより、アンダーフィル工程またはモールディング工程のための収容溝35と電子素子1との間隔を大きく設定する必要がない。
これにより、収容溝35の寸法が、電子素子1の挿入及び配置を行うのに必要な最小限の大きさとなるように収容溝35を形成することができ、収容溝35を必要以上に大きく形成することによる歪み(warpage)の問題を防止することができる。また、収容溝35をなるべく小さく形成することにより、モールディングする空間も可能な限り小さくなるので、モールディングの露出領域38aが平坦ではないために発生する問題点を最小化することも可能となる。
モールディング部分は、第2絶縁層30に比べて上面が平坦ではないため、第2絶縁層30及びモールディングの露出領域38aの上にさらに積層される第3絶縁層50がある場合には、問題が生じ得る。しかしながら、上述したように、収容溝35の寸法を小さく形成するほどモールディング空間が小さくなり、その結果、モールディング領域が平坦ではないために発生する問題点を最小化することができる。
図2から図4は、本発明の一実施例に係るプリント回路基板における注入溝36の多様な実施例を説明するための図である。
注入溝36は、収容溝35の内壁に凹状に陷沒した構造となるように形成することができる。例えば、収容溝35の内壁に排水溝(gutter)と同様の形態となるように形成することができる。収容溝35の内壁に、排水溝の形態となるように凹状に陷沒した形状を有する注入溝36が形成されると、電子素子1を挿入した後に、注入溝36に針状のアンダーフィル注入器具を入れてアンダーフィルを容易に行うことが可能となる。
図2を参照すると、収容溝35の断面形状が多角形状に形成される場合、多角形の断面形状を有する収容溝35の角部分に注入溝36aを形成することができる。注入溝36aは、収容溝35が有する多数の角部分に複数形成してもよい。
図3を参照すると、収容溝35の断面形状が多角形状に形成される場合、多角形の断面形状を有する収容溝35において当該断面形状の輪郭線を構成する辺部分に注入溝36bを形成することができる。注入溝36bは、収容溝35の断面輪郭線を構成する多数の辺に複数形成してもよい。
注入溝36の形態は、アンダーフィル工程において必要とされる諸条件に応じて様々な形状を有することができる。すなわち、アンダーフィル注入器具の形状及び注入するアンダーフィル材料の流動特性等様々な要素を考慮して注入溝36の形態を決定することができる。また、周辺回路または電子部品の配置状況により注入溝36の形態を決定することもできる。例えば、図2及び図3に示すように、注入溝36は、切開された円形の形態となるように形成することができる。注入溝36は、第2絶縁層30の一面から下方への流れが円滑になるように、切られた円形の断面構造を有する排水溝のような形態に形成されることができる。または、図4に示すように、多角形の断面構造を有する注入溝36も形成可能である。
一方、本実施例では、注入溝36の少なくとも一側面が収容溝35に向けて開口した開口部を有する構造を示しているが、これに限定されない。注入溝36は、収容溝35とは別途設けられる溝の構造に形成された後に、貫通ホールを介して注入溝36と収容溝35とが連通するようにすることもできる。注入溝36は、収容溝35の底面まで延長して形成されることができる。これにより、収容溝35の底面と電子素子1の下面との間に形成されたギャップ(gap)に容易にアンダーフィル物質を注入することができる。
第2絶縁層30には、導電性ポスト40を形成することが可能であり、導電性ポスト40は、第1絶縁層10に形成した回路パターン20と接続し、第2絶縁層30を貫通するように形成することができる。導電性ポスト40は、絶縁層の両面に形成された一対のビアを接続されることで形成されることができる。または、導電性ポスト40は、柱形状を有し、長さ方向(柱の軸方向)に延在するように設けられた構造を有することができる。例えば、銅材質のピン(pin)が導電性ポスト40となり、ピニング(pinning)工程によりパッドに結合することができる。銅ポストとパッドとの結合のために、銀ペースト等の導電性ペースト材を銅ポストとパッドとの間に介在させてもよい。
導電性ポスト40を用いると、厚い空間を通過する電気的接続が可能となるので、相対的に距離が遠い回路パターン20同士の間の電気的接続を容易にすることができる。
導電性ポスト40は、第2絶縁層30を貫通し、第1絶縁層10に形成された回路パターン20と第3絶縁層50に形成された入出力パッド60とを接続させることができる。図1を参照すると、第3絶縁層50の入出力パッド60及び導電性ポスト40を介して他の電子素子2と第1絶縁層10の回路パターン20とが接続可能となる。
回路パターン20は、内蔵される電子素子1に接続され、回路パターン20は、入出力パッド60に接続されるので、電子素子1は、第3絶縁層50に形成された入出力パッド60を介して他の電子素子2または外部の他の基板と接続することができる。
図5から図14は、本発明の一実施例に係るプリント回路基板の製造方法を例示する図である。
図5及び図6を参照すると、金属層5及び離型層6を有するキャリア基板7上に、第1絶縁層10及び回路パターン20が積層される。例えば、キャリア基板7の金属層5上に導電性の金属物質を塗布し、その後、パターニング工程等を行うことにより回路パターン20を形成することができる。または、キャリア基板7の金属層5上にメッキ処理で金属層をさらに形成し、選択的にエッチングすることでパターニング工程を行うことができる。
パターニング工程は、テンティング法(Tenting)またはMSAP(Modified Semi−Additive Process)工法またはSAP(Semi−Additive Process)工法等を用いることができ、キャリア基板7として金属または樹脂等の様々な材質でできたダミー基板を用いることができる。キャリア基板7上に回路パターン20を形成し、その後、キャリア基板7に絶縁層を圧着して積層する。このようにして、第1絶縁層10により回路パターン20を絶縁させることができる。このとき、圧着される絶縁層は、半硬化状態のプリプレグ(Prepreg)であってもよい。または、絶縁性樹脂をキャリア基板7に塗布し、回路パターン20を絶縁させる絶縁層を形成することもできる。キャリア基板7に回路パターン20及び絶縁層を繰り返し積層して第1絶縁層10の内部または他面にも回路パターン20をさらに形成することができる。
図7及び図8を参照すると、両面に金属層31が形成された第2絶縁層30の両面に、互いに向い合うようにビアを形成し、両側のビアを接続させることにより第2絶縁層30を貫通する導電性ポスト40を形成することができる。
図9を参照すると、導電性ポスト40にソルダーバンプをさらに形成することができる。
図10を参照すると、図10に示された実施例では、第2絶縁層30を貫通する形態の収容溝35及び注入溝36を加工することができる。例えば、電子素子1が挿入される第2絶縁層30の領域に、レーザドリルを用いて貫通ホールを形成することができる。このとき、注入溝36を共にレーザドリルで加工することもできる。
図11及び図12を参照すると、キャリア基板7に積層された第1絶縁層10に、貫通ホールが形成された第2絶縁層30を積層する。
図13を参照すると、収容溝35及び注入溝36が形成されたプリント回路基板からキャリア基板7を除去する。例えば、離型層6を分離してキャリア基板7を除去した後に、プリント回路基板に残った金属層6を除去することができる。
図14を参照すると、第1絶縁層10または第2絶縁層30にソルダーレジスト層32をさらに積層することができる。このとき、回路パターン20または入出力パッド60を露出させるオープニング(opening)を選択的に形成することができる。
以上では、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加などにより本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
1 電子素子
7 キャリア基板
10 第1絶縁層
20 回路パターン
30 第2絶縁層
35 収容溝
36、36a、36b、36c 注入溝
38 アンダーフィル材料
40 導電性ポスト
60 入出力パッド
7 キャリア基板
10 第1絶縁層
20 回路パターン
30 第2絶縁層
35 収容溝
36、36a、36b、36c 注入溝
38 アンダーフィル材料
40 導電性ポスト
60 入出力パッド
Claims (11)
- 第1絶縁層と、
前記第1絶縁層に形成されている回路パターンと、
前記第1絶縁層上に形成され、一面に電子素子の収容溝が形成されている第2絶縁層と、を含み、
前記第2絶縁層には、前記収容溝と連通するように、前記第2絶縁層の一面に開口する開口部が設けられた注入溝が形成されているプリント回路基板。 - 前記注入溝は、前記収容溝の内壁面上において凹状に陥没した構造となるように形成された請求項1に記載のプリント回路基板。
- 前記収容溝の断面形状は、多角形状に形成され、
前記注入溝は、前記収容溝の多角形断面形状における少なくとも1つの角部分に形成されている請求項2に記載のプリント回路基板。 - 前記収容溝の断面形状は、多角形状に形成され、
前記注入溝は、前記収容溝の多角形断面形状において輪郭線を構成する少なくとも1つの辺部分に形成されている請求項2に記載のプリント回路基板。 - 前記注入溝は、前記収容溝の底面まで延在するように設けられている請求項1から請求項4のいずれか1項に記載のプリント回路基板。
- 前記注入溝は、切開された円形の形態に形成されている請求項1から請求項5のいずれか1項に記載のプリント回路基板。
- 前記注入溝の断面形状は、多角形状に形成される請求項1から請求項6のいずれか1項に記載のプリント回路基板。
- 前記収容溝は、第2絶縁層を貫通するように設けられ、
前記回路パターンは、前記収容溝を介して露出させられた状態である請求項1から請求項7のいずれか1項に記載のプリント回路基板。 - 前記第2絶縁層を貫通するように設けられ、前記回路パターンと接続する導電性ポストをさらに含む請求項1から請求項8のいずれか1項に記載のプリント回路基板。
- 前記導電性ポストと接続し、前記第2絶縁層の一面に形成された入出力パッドをさらに含む請求項9に記載のプリント回路基板。
- 前記収容溝に配置された前記電子素子と前記収容溝との間に充填されたアンダーフィルをさらに含む請求項1から請求項10のいずれか1項に記載のプリント回路基板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160004291A KR20170084893A (ko) | 2016-01-13 | 2016-01-13 | 인쇄회로기판 |
KR10-2016-0004291 | 2016-01-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017126740A true JP2017126740A (ja) | 2017-07-20 |
Family
ID=59365379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016233676A Pending JP2017126740A (ja) | 2016-01-13 | 2016-11-30 | プリント回路基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2017126740A (ja) |
KR (1) | KR20170084893A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019068034A (ja) * | 2017-09-28 | 2019-04-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | リジッドフレキシブルプリント回路基板、ディスプレイ装置及びリジッドフレキシブルプリント回路基板の製造方法 |
JP2023541730A (ja) * | 2021-08-16 | 2023-10-04 | 深南電路股▲ふん▼有限公司 | パッケージング構造及びその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210077372A (ko) | 2019-12-17 | 2021-06-25 | 삼성전기주식회사 | 전자부품 내장기판 |
-
2016
- 2016-01-13 KR KR1020160004291A patent/KR20170084893A/ko not_active Application Discontinuation
- 2016-11-30 JP JP2016233676A patent/JP2017126740A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019068034A (ja) * | 2017-09-28 | 2019-04-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | リジッドフレキシブルプリント回路基板、ディスプレイ装置及びリジッドフレキシブルプリント回路基板の製造方法 |
JP2023541730A (ja) * | 2021-08-16 | 2023-10-04 | 深南電路股▲ふん▼有限公司 | パッケージング構造及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20170084893A (ko) | 2017-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
JP5188426B2 (ja) | 半導体装置及びその製造方法、電子装置 | |
KR102333091B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
KR102186148B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
KR20090117237A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
KR20160032985A (ko) | 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2019145760A (ja) | インタポーザ及びこれを含むプリント回路基板 | |
JP2016134624A (ja) | 電子素子内蔵型印刷回路基板及びその製造方法 | |
KR20160086181A (ko) | 인쇄회로기판, 패키지 및 그 제조방법 | |
JP2017126740A (ja) | プリント回路基板 | |
KR102582421B1 (ko) | 인쇄회로기판 및 이를 구비한 전자소자 패키지 | |
JP2009289790A (ja) | 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法 | |
KR20160004157A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
KR20170067481A (ko) | 인쇄회로기판, 전자소자 패키지 및 그 제조방법 | |
KR20170059536A (ko) | 캐비티 인쇄회로기판 제조 방법 | |
JP2012084826A (ja) | 半導体パッケージの製造方法 | |
US20170196084A1 (en) | Printed wiring board | |
KR100972431B1 (ko) | 임베디드 인쇄회로기판 및 그 제조방법 | |
US20160021749A1 (en) | Package board, method of manufacturing the same and stack type package using the same | |
KR20110039879A (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP2009147080A (ja) | 半導体装置用パッケージおよびその製造方法 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210330 |