KR20210077372A - 전자부품 내장기판 - Google Patents

전자부품 내장기판 Download PDF

Info

Publication number
KR20210077372A
KR20210077372A KR1020190168944A KR20190168944A KR20210077372A KR 20210077372 A KR20210077372 A KR 20210077372A KR 1020190168944 A KR1020190168944 A KR 1020190168944A KR 20190168944 A KR20190168944 A KR 20190168944A KR 20210077372 A KR20210077372 A KR 20210077372A
Authority
KR
South Korea
Prior art keywords
electronic component
disposed
cavity
layer
wiring layer
Prior art date
Application number
KR1020190168944A
Other languages
English (en)
Inventor
변대정
박창화
정상호
박제상
황미선
이용덕
이진원
박여일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190168944A priority Critical patent/KR20210077372A/ko
Priority to US16/814,197 priority patent/US11631643B2/en
Priority to CN202010355420.7A priority patent/CN112992799A/zh
Publication of KR20210077372A publication Critical patent/KR20210077372A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 바닥면에 금속층이 배치된 캐비티를 갖는 코어부재; 상기 캐비티에 배치된 전자부품; 상기 캐비티의 적어도 일부를 채우며, 상기 코어부재 및 상기 전자부품 각각의 적어도 일부를 덮는 봉합재; 및 상기 봉합재 상에 배치되며, 상기 전자부품과 연결된 제1배선층을 포함하는 연결구조체; 를 포함하며, 상기 캐비티의 벽면은 외측으로 돌출된 적어도 하나의 홈부를 가지며, 상기 홈부는 상기 캐비티의 바닥면에서 상기 바닥면의 반대 면까지 연장된, 전자부품 내장기판에 관한 것이다.

Description

전자부품 내장기판{SUBSTRATE EMEBEDDING ELECTRONIC COMPONENT PACKAGE}
본 개시는 전자부품 내장기판에 관한 것이다.
최근 전자기기는 높은 성능뿐만 아니라 전자기기 크기의 소형화 및 박형화가 요구된다. 이에 따라, 인쇄회로기판 내부에 수동소자 및 능동소자 등과 같은 전자부품을 내장하는 전자부품 내장기판에 대한 기술이 개발되고 있다.
한편, 전자부품 내장 시에 전자부품이 내장되는 기판과의 충돌 등으로 인하여 전자부품의 깨짐, 파손 등의 손상이 발생하는 경우가 있으며, 이를 개선할 필요가 있다.
본 개시의 여러 목적 중 하나는 전자부품 내장 시에 발생할 수 있는 전자부품의 손상 가능성을 저감시킨 전자부품 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 바닥면에 금속층이 배치된 캐비티를 갖는 코어부재; 상기 캐비티에 배치된 전자부품; 상기 캐비티의 적어도 일부를 채우며, 상기 코어부재 및 상기 전자부품 각각의 적어도 일부를 덮는 봉합재; 및 상기 봉합재 상에 배치되며, 상기 전자부품과 연결된 제1배선층을 포함하는 연결구조체; 를 포함하며, 상기 캐비티의 벽면은 외측으로 돌출된 적어도 하나의 홈부를 가지며, 상기 홈부는 상기 캐비티의 바닥면에서 상기 바닥면의 반대 측까지 연장된, 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 효과 중 일 효과로서, 전자부품 내장 시에 발생할 수 있는 전자부품의 손상 가능성을 저감시킨 전자부품 내장기판을 제공할 수 있다.
도 1은 일례에 따른 전자기기 시스템의 블록도의 예를 개략적으로 나타낸 것이다.
도 2는 일례에 따른 전자기기의 사시도를 개략적으로 나타낸 것이다.
도 3은 일례에 따른 전자부품 내장기판(100A)의 단면도를 개략적으로 나타낸 것이다.
도 4는 도 3의 전자부품 내장기판의 I-I' 면 절단 평면도를 개략적으로 나타낸 것이다.
도 5는 도 3의 전자부품 내장기판의 Ⅱ-Ⅱ'면 절단 평면도를 개략적으로 나타낸 것이다.
도 6은 일례에 따른 전자부품 내장기판(100A)의 홈부가 가질 수 있는 형상의 평면도를 예시로 나타낸 것이다.
도 7는 다른 일례에 따른 전자부품 내장기판(100B)의 단면도를 개략적으로 나타낸 것이다.
도 8은 도 7의 전자부품 내장기판의 I-I' 면 절단 평면도를 개략적으로 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 일례에 따른 전자기기 시스템의 블록도의 예를 개략적으로 나타낸 것이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 일례에 따른 전자기기의 사시도를 개략적으로 나타낸 것이다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 반도체 패키지(1121)는 다층 전자부품 내장기판 형태의 패키지 기판 상에 반도체칩이나 수동부품과 같은 표면 실장 된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
전자부품 내장기판
도 3은 일례에 따른 전자부품 내장기판(100A)의 단면도를 개략적으로 나타낸 것이다.
도 4는 도 3의 전자부품 내장기판의 I-I' 면 절단 평면도를 개략적으로 나타낸 것이다.
도 5는 도 3의 전자부품 내장기판의 Ⅱ-Ⅱ'면 절단 평면도를 개략적으로 나타낸 것이다.
도 3 내지 도 5를 참조하면, 일례에 따른 전자부품 내장기판(100A)은 바닥면(110Hf)에 금속층(S)이 배치된 캐비티(100H)를 갖는 코어부재(110), 캐비티(110H)에 배치된 전자부품(120), 캐비티(110H)의 적어도 일부를 채우며, 코어부재(110) 및 전자부품(120) 각각의 적어도 일부를 덮는 봉합재(130), 및 봉합재(130) 상에 배치된 연결구조체(140)를 포함하며, 캐비티(110H)의 벽면은 외측으로 돌출된 적어도 하나의 홈부(110Hg)를 갖는다. 보다 구체적으로, 홈부(110Hg)는 캐비티(110H)의 바닥면(110Hf)에서 바닥면(110Hf)의 반대 측까지 연장되어, 전자부품(120)의 모퉁이가 배치된 영역에 형성된다.
또한, 일례에 따른 전자부품 내장기판(100A)은 연결부재(140) 상에 배치된 제1패시베이션층(150), 및 코어부재(110) 상에 배치된 제2 패시베이션층(160)을 더 포함할 수 있다.
본 명세서에서, 어느 구성요소 상에 배치된다는 의미는 어느 구성요소의 상측 또는 상면 상에 배치된 것으로 방향이 한정되지 않는다. 경우에 따라서는, 어느 구성요소의 하측 또는 하면 상에 배치된 경우일 수 있다.
코어부재(110)의 캐비티(110H)에 배치되는 전자부품(120)은 금속층(S) 상에 배치될 수 있다. 또한, 일례에 따른 전자부품 내장기판(100A)은 접착부재(121)를 더 포함할 수 있으며, 전자부품(120)은 접착부재(121)를 통해 금속층(S) 상에 배치될 수 있다. 이 때, 접착부재(121)는 전자부품(120) 및 금속층(S) 사이에 배치될 수 있다.
전자부품(120)은 후술하는 바와 같이 접속패드(120P)를 갖는 제1면 및 제1면의 반대 면인 제2면을 갖는 다이(Die)일 수 있다. 이때, 접속패드(120P)가 배치된 제1면 및 제2면 각각은 연결구조체(140) 및 금속층(S) 각각과 마주하도록 페이스 업(face-up) 방식으로 배치될 수 있다. 따라서, 접속패드(120P)는 연결구조체(140)의 배선층(142)과 연결될 수 있다.
한편, 전자부품(120)을 캐비티(110H)에 실장하는 경우 전자부품(120)의 모퉁이 및 캐비티(110H)의 벽면 간 충돌 등으로 인하여 전자부품의 깨짐, 파손 등의 손상이 발생하는 경우가 있다. 일례에 따른 전자부품 내장기판(100A)와 같이 전자부품(120)의 모퉁이가 배치된 영역에 캐비티(110H)의 벽면이 외측으로 돌출된 홈부(110Hg)를 갖는 경우, 전자부품(120)의 모퉁이가 배치된 영역에 여유 공간을 확보할 수 있다. 따라서, 전자부품(120)의 모퉁이 및 캐비티(110H)의 벽면 간 충돌 등으로 인한 전자부품의 깨짐, 파손 등의 손상 문제를 개선할 수 있다.
캐비티(110H)는 샌드 블라스트 또는 레이저 가공 등의 방법으로 형성될 수 있다. 이 때, 캐비티(110H)의 바닥면(110Hf)에 배치된 금속층(S)이 캐비티(110H) 가공 시에 스타퍼(Stopper)층의 역할을 할 수 있다. 이와 같은 역할을 수행하기 위하여, 금속층(S)은 코어부재(110)의 절연층(110a-110c) 각각보다 식각율이 상대적으로 낮은 물질로 구성될 수 있다. 따라서, 금속층(S)은 캐비티(110H) 가공 시 연마 정지층 또는 가공 정지층의 역할을 할 수 있다.
또한, 캐비티(110H)는 가공 방식에 따라 코어부재(110)의 상기 금속층(S)이 배치된 일측에서 일측의 반대측인 타측으로 갈수록 폭이 넓어지는 형상을 가질 수 있다. 즉, 캐비티(110H)는 바닥면(110Hf)을 갖는 측의 반대 측에서 바닥면(110Hf)을 갖는 측으로 갈수록 폭이 좁아지는 형상을 가질 수 있다. 한편, 홈부(110Hg)는 코어부재(110)의 일측에서 타측까지 연장되어 캐비티(110H)의 벽면에 형성될 수 있다. 이 경우, 캐비티(110H)의 벽면에 형성된 홈부(110Hg) 역시 코어부재(110)의 일측에서 타측으로 갈수록 폭이 넓어지는 형상을 가질 수 있다. 또한, 도 4 및 도 5를 참조하면, 측정 레벨에 따라 캐비티(110H)의 벽면 및 전자부품(120)간의 간격이 다르며, 구체적으로 W1이 W2보다 크다. 즉, 캐비티(110H)의 폭이 변함에 따라, 캐비티(110H)의 벽면 및 전자부품(120)간의 간격 역시 코어부재의 일측에서 타측으로 갈수록 멀어질 수 있다.
후술하는 바와 같이, 코어부재(110)는 복수의 절연층(111a-111c) 및 복수의 배선층(112a-112d)을 포함할 수 있으며, 평면 상에서 캐비티(110H) 및 홈부(110Hg)의 외주는 복수의 배선층(112a-112d) 중 최상측에 배치된 제4배선층(112d)과 물리적으로 이격될 수 있다. 여기서 외주는, 바깥쪽 둘레 또는 테두리를 의미한다. 또한, 평면 상에서 캐비티(110H) 및 제4배선층(112d) 사이에는 복수의 절연층(111a-111c) 중 최상측에 배치된 제3절연층(111c)이 배치될 수 있다. 유사하게, 평면 상에서 홈부(110Hg) 및 제4배선층(112d) 사이에는 복수의 절연층(111a-111c) 중 최상측에 배치된 제3절연층(111c)이 배치될 수 있다.
금속층(S)은 후술하는 바와 같이 제1배선층(112a)의 일부일 수 있다. 즉, 금속층(S)은 동일 레벨에 배치된 배선층(112a)의 배선 패턴과 함께 형성되는 금속 패턴일 수 있다. 따라서, 금속층(S)의 일면 및 타면 각각의 레벨 및 제1배선층(112a)의 일면 및 타면 각각의 레벨은 실질적으로 동일할 수 있다. 또한, 금속층(S)의 두께 및 제1배선층(112a)의 두께 역시 실질적으로 동일할 수 있다. 본 명세서에서 실질적으로 동일하다는 것은 완벽히 동일한 것은 물론, 통상의 기술자 수준에서 허용 가능한 오차 범위를 포함하는 의미이다.
한편, 캐비티(110H)의 바닥면(110Hf)은 반드시 평평한 면만을 의미하는 것은 아니며, 경사지거나 굴곡진 면을 포함하는 의미이다. 한편, 바닥면(110Hf)은 캐비티(110H)에서 실질적으로 깊이가 가장 깊은 부분일 수 있다. 다만, 캐비티(110H)이 경사지거나 굴곡진 형상을 갖는 경우, 캐비티(110H)의 깊이는 측정 지점마다 동일하지 않을 수 있다.
봉합재(130)는 코어부재(110) 및 전자부품(120) 각각의 적어도 일부를 덮으며, 캐비티(110H) 및 홈부(110Hg) 각각의 적어도 일부를 채울 수 있다. 예를 들면, 봉합재(130)는 캐비티(110H)의 측벽과 전자부품(120)의 각각의 적어도 일부를 덮을 수 있으며, 캐비티(110H)의 측벽 및 전자부품(120) 사이의 공간의 적어도 일부를 채울 수 있다. 따라서, 전자부품(120)은 봉합재(130)에 의하여 캐비티(110H)의 측벽와 소정거리 이격될 수 있다. 또한, 봉합재(130)는 코어부재(110)의 일면의 적어도 일부를 덮을 수 있다.
이하, 일례에 따른 전자부품 내장기판(100A)의 각 구성에 대하여 보다 자세히 설명한다.
코어부재(110)는 제1절연층(111a), 제1절연층의 일면 상에 배치된 제1배선층(112a) 및 금속층(S), 제1절연층(111a)의 타면 상에 배치된 제2배선층(112b), 제1절연층을 관통하며 제1배선층(112a) 및 제2배선층(112b)을 연결하는 제1비아(113a), 제1절연층(111a)의 일면 상에 배치되며 제1배선층(111a) 및 금속층(S)을 덮는 제2절연층(111b), 제2절연층(111b)의 일면 상에 배치된 제3배선층(112c), 제2절연층(111b)을 관통하며 상기 제1배선층(111a) 및 제3배선층(112c)을 연결하는 제2비아(113b), 제1절연층(111a)의 타면 상에 배치되며 제2배선층(112b)을 덮는 제3절연층(111c), 제3절연층(111c)의 타면 상에 배치된 제4배선층(112d), 제3절연층(111c)을 관통하며 제2배선층(112b) 및 제4배선층(112d)을 연결하는 제3비아(113c)를 포함한다.
그러나 코어부재(110)의 구조는 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경 가능하다. 예를 들면, 코어부재(110)에 포함된 절연층, 배선층, 및/또는 비아의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
코어부재(110)는 바닥면(110Hf)에 금속층(S)이 배치된 캐비티(110H)를 갖는다.
캐비티(110H)는 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법, 기계적 드릴 및/또는 레이저 드릴 등으로 형성할 수 있다.
전술한 바와 같이, 금속층(S)은 제1배선층(112a)의 일부일 수 있다. 즉, 금속층(S)은 동일 레벨에 배치된 배선층(112a)의 배선 패턴과 함께 형성되는 금속 패턴일 수 있다. 따라서, 따라서, 금속층(S)의 일면 및 타면 각각의 레벨 및 제1배선층(112a)의 일면 및 타면 각각의 레벨은 실질적으로 동일할 수 있다. 또한, 금속층(S)의 두께 및 제1배선층(112a)의 두께 역시 실질적으로 동일할 수 있다.
제3배선층(112c)의 적어도 일부는 금속층(S)의 일면 상에 배치될 수 있다. 후술하는 바와 같이, 제3배선층(112c)은 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있으며, 제3배선층(112c)의 적어도 일부는 금속층(S)의 일면 상에 배치될 수 있다.
제1절연층(111a)의 두께는 제2절연층(111b) 및 제3절연층(111c) 각각의 두께보다 두꺼울 수 있다. 따라서, 기판 전체의 강성이 유지될 수 있으며, 워피지(warpage) 제어에 유리할 수 있다. 2절연층(111b) 및 제3절연층(111c) 각각의 두께는 서로 동일할 수도 있으며, 상이할 수도 있다.
제1내지 제3절연층(111a-111c) 각각의 형성 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1내지 제4배선층(112a-112d) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1내지 제4배선층(112a-112d) 각각은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴, 비아 패드 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면 데이터 신호 등을 포함한다. 또한, 제1내지 제4배선층(112a-112d) 각각에 포함된 패턴 및/또는 패드는 패터닝 된 형상뿐 아니라, 플레이트(plate) 형상을 가질 수 있다. 예를 들면, 그라운드(GND) 플레이트(plate)를 포함할 수 있다.
금속층(S)은 코어부재(110)의 제1 내지 제3절연층(111a-111c) 각각보다 식각율이 상대적으로 낮은 물질로 구성될 수 있다. 예를 들면, 금속층(S)은 구리(Cu)와 같은 금속을 포함할 수 있다. 그러나 금속층(S)은 금속에 한정되지 않으며, 절연물질을 포함할 수 있다. 예를 들어, 금속층(S)은 드라이 필름 포토레지스트(DFR: dry film photoresist)과 같은 감광성 폴리머를 포함할 수 있다.
제1 내지 제3비아(113a-113c) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제3비아(113a-113c) 각각은 비아홀이 도전성 물질로 완전히 충전되어 형성된 것일 수 있으며, 또는 도전성 물질이 비아홀의 벽을 따라 형성된 것일 수도 있다. 비아가 도전성 물질이 비아홀의 벽을 따라 형성된 것인 경우, 비아홀 내부는 절연성 물질로 채워진 것일 수 있다. 또한, 제1 내지 제3비아(113a-113c)의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
전자부품(120)은 적층 세라믹 커패시터(MLCC: Multi-Layer Ceramic Capacitor) 또는 파워 인덕터(PI: Power Inductor) 등의 수동부품일 수 있으며, 집적회로(IC: Integrated Circuit) 또는 다이(Die)와 같은 능동부품일 수도 있다. 예를 들면, 전술한 바와 같이 전자부품(120)은 접속패드(120P)를 다이(Die)일 수 있으며, 페이스 업(face-up) 방식으로 배치될 수 있다
접착부재(121)는 전자부품(120)을 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 또는 다이 부착 필름(DAF: die attach film) 등이 사용될 수 있다.
봉합재(130)의 형성 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
봉합재(130) 및 이와 접하는 연결부재(140)의 절연층(141a) 간의 경계는 봉합재(130) 및 절연층(141a) 각각의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 봉합재(130) 및 연결부재(140)의 절연층(141a)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
연결구조체(140)는 봉합재(130) 상에 배치된 제1배선층(142a), 봉합재(130)를 관통하며 제1배선층(142a)을 전자부품(120) 또는 코어부재(110)의 배선층(112d)과 연결하는 제1비아(143a), 봉합재(130) 상에 배치되며 제1배선층(142a)을 덮는 제1절연층(141a), 제1절연층(141a) 상에 배치된 제2배선층(142a), 제1절연층(141a)을 관통하며 제1배선층(142a) 및 제2배선층(142b)을 연결하는 제2비아(143b), 제1절연층(142a) 상에 배치되며 제2배선층(142a)을 덮는 제2절연층(141b), 제2절연층(141b) 상에 배치된 제3배선층(142c), 제2절연층(141b)을 관통하며 제2배선층(142b) 및 제3배선층(142c)을 연결하는 제3비아(143c)를 포함한다.
그러나 연결구조체(140)의 구조는 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경 가능하다. 예를 들면, 연결구조체(140)에 포함된 절연층, 배선층, 및/또는 비아의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
제1내지 제2절연층(141a-141b) 각각의 형성 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
전술한 바와 같이, 연결부재(140)의 절연층(141a) 및 이와 접하는 봉합재(130) 간의 경계는 봉합재(130) 및 절연층(141a) 각각의 절연층의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 봉합재(130) 및 연결부재(140)의 절연층(141a)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
뿐만 아니라, 제1내지 제2절연층(141a-141b) 간의 경계 역시 제1내지 제2절연층(141a-141b) 각각의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1내지 제2절연층(141a-141b)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다. 경우에 따라서는, 제1내지 제2절연층(141a-141b) 중 일부만이 경계면을 가질 수 있다.
제1내지 제3배선층(142a-142c) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1내지 제3배선층(142a-142c) 각각은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함한다.
제1 내지 제3비아(143a-143c) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제3비아(143a-143c) 각각은 도전성 물질로 완전히 충전된 것일 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 비아가 도전성 물질이 비아홀의 벽을 따라 형성된 것인 경우, 비아홀 내부는 절연성 물질로 채워진 것일 수 있다. 또한, 제1 내지 제3비아(113a-113c)의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제1 내지 제2패시베이션층(150, 160)은 일례에 따른 전자부품 내장기판(100A)의 내부 구성을 외부의 물리적 화학적 손상 등으로부터 보호할 수 있다. 제1 내지 제2패시베이션층(150, 160) 각각은 열경화성 수지 및 무기필러를 포함할 수 있다. 예컨대, 제1 내지 제2패시베이션층(150, 160)은 각각 ABF일 수 있다. 다만, 이에 한정되는 것은 아니며, 제1 내지 제2패시베이션층(150, 160) 각각 공지의 감광성 절연층, 예컨대 SR(Solder Resist)층일 수 있다. 제1 내지 제2패시베이션층(150, 160)은 서로 동일한 종류의 재료를 포함할 수 있으며, 서로 실질적으로 동일한 두께를 가질 수 있다. 다만, 이에 한정되는 것은 아니며, 서로 다른 종류의 재료를 포함할 수 있으며, 서로 다른 두께를 가질 수도 있다.
제1패시베이션층(150)은 연결구조체(140)의 배선층(142a-142c) 중 최상측에 배치된 배선층(132c)의 적어도 일부를 노출시키는 하나 이상의 개구부(부호 미도시)를 가질 수 있다. 또한, 제2패시베이션층(160)은 코어부재(110)의 배선층(112a-112d) 중 최하측에 배치된 배선층(112c)의 적어도 일부를 노출시키는 하나 이상의 개구부(부호 미도시)를 가질 수 있다. 이 때, 노출된 배선층(132c, 112c) 각각의 표면에는 표면 처리층이 형성될 수 있다. 표면 처리층은, 예를 들어, 금도금, 주석도금, 은도금, 니켈도금 등에 의해 형성될 수 있다. 필요에 따라서는, 제1 내지 제2패시베이션층(150, 160) 각각의 개구부는 복수의 비아홀로 구성될 수도 있다.
도 6은 일례에 따른 전자부품 내장기판(100A)의 홈부(110Hg)가 가질 수 있는 형상의 평면도를 예시로 나타낸 것이다.
홈부(110Hg)는 다양한 형상을 가질 수 있다. 예를 들면, 도면에 도시된 바와 같이 원형, 타원형, 다각형 등의 형상을 가질 수 있다. 다각형은 각 변이 이루는 각이 예각을 이루는 경우, 직각을 이루는 경우 및 둔각을 이루는 경우를 모두 포함하는 의미이다. 예를 들면, 삼각형, 정사각형, 직사각형, 마름모, 다이아몬드, 오각형, 육각형, 칠각형, 팔각형 등의 형상을 가질 수 있으나 이에 제한되는 것은 아니다. 즉, 홈부(110Hg)의 형상은 특별히 제한되지 않으며 통상의 기술자가 설계에 따라 변형이 가능하다.
홈부(110Hg)는 캐비티(110H)의 벽면이 전자부품(120)의 모퉁이가 배치된 영역에서 외측으로 연장된 형상을 갖는다. 따라서, 전자부품(120)의 모퉁이가 배치된 영역에 여유 공간을 확보함으로써, 실장되는 전자부품(120) 및 캐비티(110H)의 벽면 간의 거리 역시 확보할 수 있다. 또한, 평면 상에서 전자부품(120)에서 홈부(110Hg)의 벽면까지의 최외측까지의 거리는 전자부품(120)에서 캐비티(110H)의 벽면까지의 최외측까지의 거리 중 최장거리(가장 긴 거리)일 수 있다. 즉, 전자부품(120)에서 캐비티(110H)의 벽면까지의 최외측까지의 거리 중 최장거리를 갖는 지점은 홈부(110Hg)를 갖는 영역일 수 있다.
홈부(110Hg)는 복수의 홈부(110Hg)일 수 있으며, 복수의 홈부(110Hg) 각각의 형상은 동일하지 않을 수 있다. 예를 들면, 홈부(110Hg)의 일부는 원형, 홈부(110Hg)의 다른 일부는 사각형의 형상을 가질 수 있으나, 이에 한정되는 것은 아님은 물론이다.
도 7는 다른 일례에 따른 전자부품 내장기판(100B)의 단면도를 개략적으로 나타낸 것이다.
도 8은 도 7의 전자부품 내장기판의 I-I' 면 절단 평면도를 개략적으로 나타낸 것이다.
다른 일례에 따른 전자부품 내장기판(100B)은 캐비티(110H) 및 홈부(110Hg)가 코어부재(110)의 배선층 중 최상측에 배치된 배선층(112d)의 적어도 일부를 관통한다. 따라서, 평면 상에서 캐비티(110H) 및 홈부(110Hg) 각각의 외주는 코어부재(110)의 배선층 중 최상측에 배치된 배선층(112d)과 물리적으로 접할 수 있다. 즉, 코어부재(110)의 배선층 중 최상측에 배치된 배선층(112d)이 캐비티(110H)의 둘레를 따라서 배치될 수 있다.
한편, 코어부재(110)에 레이저 드릴로 캐비티(110H)를 형성하는 경우, 코어부재(110)의 금속층(부호 미도시)이 배치된 일면에 레이저 가공을 수행할 수 있다. 또한, 캐비티(110H) 형성 후 금속층(부호 미도시)에 별도의 패터닝 등의 공정을 거쳐 코어부재(110)의 배선층 중 최상측에 배치된 배선층(112d)을 형성할 수 있다.
보다 구체적으로 설명하면, 코어부재(110)의 캐비티(110H) 및 제4배선층(112d)을 형성하기 전에 1절연층(111a), 제1배선층(112a) 및 금속층(S), 제2배선층(112b), 제2절연층(111b), 제3배선층(112c), 제3절연층(111c), 및 제3절연층(111c) 상에 배치된 금속층(부호 미도시)을 포함하는 기재를 준비하는 경우를 생각할 수 있다. 상기 기재의 금속층(부호 미도시)이 배치된 일면에 레이저 가공을 수행함으로써 캐비티(110H)를 형성할 수 있다. 이 때, 금속층(S)은 전술한 바와 같이 레이저 가공 정지층의 역할을 수행할 수 있다. 따라서, 다른 일례에 따른 전자부품 내장기판(100B)과 같이 제4배선층(112d)이 캐비티(110H) 형성 시 함께 가공됨으로써 캐비티(110H) 둘레를 따라서 배치될 수 있다.
그 외에 다른 내용은 일례에 따른 전자부품 내장기판(100A)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 바닥면에 금속층이 배치된 캐비티를 갖는 코어부재;
    상기 캐비티에 배치된 전자부품;
    상기 캐비티의 적어도 일부를 채우며, 상기 코어부재 및 상기 전자부품 각각의 적어도 일부를 덮는 봉합재; 및
    상기 봉합재 상에 배치되며, 상기 전자부품과 연결된 제1배선층을 포함하는 연결구조체; 를 포함하며,
    상기 캐비티의 벽면은 외측으로 돌출된 적어도 하나의 홈부를 가지며,
    상기 홈부는 상기 캐비티의 바닥면에서 상기 바닥면의 반대 측까지 연장된,
    전자부품 내장기판.
  2. 제1항에 있어서,
    상기 홈부는 상기 전자부품의 모퉁이가 배치된 영역에 형성된,
    전자부품 내장기판.
  3. 제1항에 있어서,
    평면 상에서, 상기 홈부는 원형, 타원형 또는 다각형의 형상을 갖는,
    전자부품 내장기판.
  4. 제1항에 있어서,
    상기 전자부품은 접속패드를 갖는 제1면 및 상기 제1면의 반대 면인 제2면을 갖는 다이를 포함하며,
    상기 다이는, 상기 다이의 제2면이 상기 금속층과 마주하도록 배치된,
    전자부품 내장기판.
  5. 제4항에 있어서,
    상기 다이의 제2면은 접착부재를 통하여 상기 금속층에 부착된,
    전자부품 내장기판.
  6. 제1항에 있어서,
    상기 봉합재는, 상기 캐비티 및 상기 홈부 각각의 적어도 일부를 채우는,
    전자부품 내장기판.
  7. 제1항에 있어서,
    상기 코어부재는, 복수의 절연층 및 복수의 제2배선층을 포함하며,
    평면 상에서, 상기 홈부의 외주는 상기 복수의 제2배선층 중 최상측에 배치된 제2배선층과 물리적으로 이격된,
    전자부품 내장기판.
  8. 제1항에 있어서,
    상기 코어부재는, 복수의 절연층 및 복수의 제2배선층을 포함하며,
    상기 홈부는 상기 복수의 제2배선층 중 최상측에 배치된 제2배선층의 적어도 일부를 관통하는,
    전자부품 내장기판.
  9. 제8항에 있어서,
    평면 상에서, 상기 홈부의 외주는 상기 복수의 제2배선층 중 최상측에 배치된 제2배선층과 물리적으로 접하는,
    전자부품 내장기판.
  10. 제1항에 있어서,
    상기 캐비티는, 상기 코어부재의 상기 금속층이 배치된 일측에서 상기 일측의 반대측인 타측으로 갈수록 폭이 넓어지는,
    전자부품 내장기판.
  11. 제1항에 있어서,
    상기 코어부재는, 제1절연층, 상기 제1절연층의 일면 상에 배치된 제2배선층, 상기 제1절연층의 타면 상에 배치된 제3배선층, 및 상기 제1절연층을 관통하며 상기 제2배선층 및 상기 제3배선층을 연결하는 제1비아를 포함하며,
    상기 금속층은 상기 제1절연층의 일면 상에 배치된,
    전자부품 내장기판.
  12. 제11항에 있어서,
    상기 제2배선층의 두께 및 상기 금속층의 두께가 동일한,
    전자부품 내장기판.
  13. 제11항에 있어서,
    상기 코어부재는, 상기 제1절연층의 일면 상에 배치되며 상기 제2배선층 및 상기 금속층을 덮는 제2절연층, 상기 제2절연층의 일면 상에 배치된 제4배선층, 및 상기 제2절연층을 관통하며 상기 제2배선층 및 상기 제4배선층을 연결하는 제2비아를 더 포함하며,
    상기 제4배선층의 적어도 일부는 상기 금속층의 일면 상에 배치된,
    전자부품 내장기판.
  14. 제13항에 있어서,
    상기 코어부재는, 상기 제1절연층의 타면 상에 배치되며 상기 제3배선층을 덮는 제3절연층, 상기 제3절연층의 타면 상에 배치된 제5배선층, 및 상기 제3절연층을 관통하며 상기 제3배선층 및 상기 제5배선층을 연결하는 제3비아를 더 포함하는,
    전자부품 내장기판.
  15. 제14항에 있어서,
    상기 제1절연층의 두께는, 상기 제2절연층 및 상기 제3절연층 각각의 두께보다 두꺼운,
    전자부품 내장기판.
  16. 캐비티를 가지며, 복수의 제1배선층을 포함하는 코어부재;
    상기 캐비티에 배치된 전자부품;
    상기 캐비티의 측벽 및 상기 전자부품 각각의 적어도 일부를 덮는 봉합재; 및
    상기 봉합재 상에 배치되며, 상기 전자부품과 연결된 제2배선층을 포함하는 연결구조체; 를 포함하며,
    상기 캐비티의 벽면은 외측으로 돌출된 적어도 하나의 홈부를 가지며,
    상기 홈부는 상기 캐비티의 바닥면에서 상기 바닥면의 반대 면까지 연장되며,
    상기 홈부는 상기 복수의 제1배선층 중 최상측에 배치된 제1배선층의 적어도 일부를 관통하는,
    전자부품 내장기판.
KR1020190168944A 2019-12-17 2019-12-17 전자부품 내장기판 KR20210077372A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190168944A KR20210077372A (ko) 2019-12-17 2019-12-17 전자부품 내장기판
US16/814,197 US11631643B2 (en) 2019-12-17 2020-03-10 Substrate embedded electronic component package
CN202010355420.7A CN112992799A (zh) 2019-12-17 2020-04-29 嵌入基板的电子组件封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190168944A KR20210077372A (ko) 2019-12-17 2019-12-17 전자부품 내장기판

Publications (1)

Publication Number Publication Date
KR20210077372A true KR20210077372A (ko) 2021-06-25

Family

ID=76317087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190168944A KR20210077372A (ko) 2019-12-17 2019-12-17 전자부품 내장기판

Country Status (3)

Country Link
US (1) US11631643B2 (ko)
KR (1) KR20210077372A (ko)
CN (1) CN112992799A (ko)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59204260A (ja) * 1983-05-06 1984-11-19 Toshiba Corp 半導体装置
JPH09199520A (ja) * 1996-01-16 1997-07-31 Rohm Co Ltd 半導体チップのダイボンディング方法
KR100494463B1 (ko) 2001-07-26 2005-06-13 삼성전기주식회사 고성능 반도체 실장용 인쇄회로기판의 제조방법
JP3836010B2 (ja) * 2001-10-19 2006-10-18 三菱電機株式会社 半導体装置
KR20130032529A (ko) 2011-09-23 2013-04-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI553793B (zh) * 2014-07-24 2016-10-11 光頡科技股份有限公司 陶瓷基板、封裝基板、半導體晶片封裝件及其製造方法
KR102016487B1 (ko) * 2014-10-28 2019-09-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016149411A (ja) * 2015-02-10 2016-08-18 イビデン株式会社 半導体素子内蔵配線板及びその製造方法
JP6462480B2 (ja) * 2015-04-28 2019-01-30 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR20170084893A (ko) 2016-01-13 2017-07-21 삼성전기주식회사 인쇄회로기판
KR102029100B1 (ko) * 2018-02-09 2019-11-08 삼성전자주식회사 팬-아웃 반도체 패키지
JP7249907B2 (ja) * 2019-08-08 2023-03-31 新光電気工業株式会社 配線基板の製造方法及び積層構造
US11114410B2 (en) * 2019-11-27 2021-09-07 International Business Machines Corporation Multi-chip package structures formed by joining chips to pre-positioned chip interconnect bridge devices

Also Published As

Publication number Publication date
US11631643B2 (en) 2023-04-18
US20210183774A1 (en) 2021-06-17
CN112992799A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
US10061967B2 (en) Fan-out semiconductor package
KR102513087B1 (ko) 팬-아웃 반도체 패키지
KR20200035600A (ko) 팬-아웃 반도체 패키지
KR20210076582A (ko) 전자부품 내장기판
KR20210081530A (ko) 전자부품 내장기판
US10939556B1 (en) Electronic component embedded substrate
US11284515B2 (en) Electronic component embedded substrate
KR20220005236A (ko) 전자부품 내장기판
US20230245989A1 (en) Printed circuit board and electronic component package including the same
KR20220015011A (ko) 인쇄회로기판 및 전자부품 내장기판
TWI684257B (zh) 扇出型半導體封裝
KR20210073802A (ko) 전자부품 내장기판
KR20210037966A (ko) 인쇄회로기판
KR20210077372A (ko) 전자부품 내장기판
KR20220033234A (ko) 인쇄회로기판 및 전자부품 내장기판
KR20210076589A (ko) 전자부품 내장기판
KR20210078952A (ko) 전자부품 내장기판
KR20210072940A (ko) 전자부품 내장기판
KR20220001634A (ko) 인쇄회로기판
KR20210077373A (ko) 전자부품　내장기판
KR102671975B1 (ko) 전자부품 내장기판
US20230199974A1 (en) Printed circuit board and method for manufacturing the same
US20240172368A1 (en) Printed circuit board
US20240147634A1 (en) Printed circuit board
US10347584B1 (en) Fan-out semiconductor package

Legal Events

Date Code Title Description
E902 Notification of reason for refusal