KR102016487B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR102016487B1
KR102016487B1 KR1020140147089A KR20140147089A KR102016487B1 KR 102016487 B1 KR102016487 B1 KR 102016487B1 KR 1020140147089 A KR1020140147089 A KR 1020140147089A KR 20140147089 A KR20140147089 A KR 20140147089A KR 102016487 B1 KR102016487 B1 KR 102016487B1
Authority
KR
South Korea
Prior art keywords
cavity
conductor
layer
printed circuit
circuit board
Prior art date
Application number
KR1020140147089A
Other languages
English (en)
Other versions
KR20160049667A (ko
Inventor
김세종
최상호
김정해
조형준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140147089A priority Critical patent/KR102016487B1/ko
Priority to US14/656,237 priority patent/US9907157B2/en
Publication of KR20160049667A publication Critical patent/KR20160049667A/ko
Application granted granted Critical
Publication of KR102016487B1 publication Critical patent/KR102016487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10553—Component over metal, i.e. metal plate in between bottom of component and surface of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste

Abstract

본 발명은 캐비티가 배치된 코어층; 상기 캐비티 내에 구비된 전자부품;
상기 캐비티의 측부에 배치된 도체 격벽; 및 상기 코어층의 상부 및 하부에 배치된 절연층;을 포함하는 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 산업의 발달에 따라 전자제품의 고성능화, 소형화, 박형화에 대한 요구가 증가하는 추세이다. 이러한 추세에 대응하기 위하여 내부에 전자부품을 내장하여 전자부품의 실장 면적을 감소시킨 인쇄회로기판이 사용되고 있다.
일본공개특허 제2009-081423호
본 발명은 내장된 전자부품에서 발생하는 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)을 차폐하고, 차폐된 잡음(noise)을 방출 경로를 따라 방출시킬 수 있는 인쇄회로기판 및 그 제조방법에 관한 것이다.
본 발명의 일 실시형태는 캐비티가 배치된 코어층; 상기 캐비티 내에 구비된 전자부품; 상기 캐비티의 측부에 배치된 도체 격벽; 및 상기 코어층의 상부 및 하부에 배치된 절연층;을 포함하는 인쇄회로기판을 제공한다.
본 발명의 일 실시형태에 따르면, 내장된 전자부품에서 발생하는 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)을 효과적으로 차폐 및 방출시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 2는 본 발명의 다른 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 3 내지 도 11은 본 발명의 일 실시형태에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
인쇄회로기판
도 1은 본 발명의 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 발명의 일 실시형태에 따른 인쇄회로기판은 캐비티(115)가 배치된 코어층(110), 상기 캐비티(115) 내에 구비된 전자부품(150), 상기 캐비티(115)의 측부에 배치된 도체 격벽(210) 및 상기 코어층(110)의 상부 및 하부에 배치된 절연층(121, 122)을 포함한다.
내장된 전자부품으로부터 발생하는 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)은 인쇄회로기판 내의 다른 신호 회로층 및 신호 비아(via)로 전달되어 신호 품질을 열화시킬 수 있다.
또한, 내장된 전자부품으로부터 발생하는 열적 잡음(Thermal noise)이 제대로 방출되지 않을 경우 인쇄회로기판의 전체 온도를 상승시키게 되어 제품의 성능을 열화시킬 수 있다.
이에 본 발명의 일 실시형태는 전자부품(150)이 내장되는 캐비티(115)의 측부에 도체 격벽(210)을 형성함으로써 내장된 전자부품(150)에서 발생하는 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)을 효과적으로 차폐할 수 있도록 하였다.
상기 코어층(110)은 절연층의 상면 및 하면에 내층 회로(141)가 형성된 구조일 수 있으며, 상기 절연층의 상면 및 하면에 형성된 내층 회로(141)는 코어 비아(171)를 통해 전기적으로 연결될 수 있다.
상기 코어층(110)에는 전자부품(150)이 삽입될 수 있도록 코어층(110)을 관통하는 캐비티(115)가 형성된다. 상기 캐비티(115)는 펀치(punch) 또는 블레이드(blade)를 이용하여 형성할 수 있다.
상기 전자부품(150)은 상기 캐비티(115) 내에 구비되며, 상기 코어층(110)의 상부 및 하부에 형성된 절연층(121, 122)에 의해 내부에 매립된다.
상기 도체 격벽(210)이 캐비티(115)의 측부에 배치된다는 것은, 상기 캐비티(115)가 형성된 코어층(110)에서 캐비티(115)와 인접한 코어층(110)의 측면에 도체 격벽(210)이 형성되는 것을 의미할 수 있다.
상기 캐비티(115)가 육면체 형상으로 형성될 경우, 상기 도체 격벽(210)은 캐비티(115)의 4 측부 중 1 측부 이상에 배치될 수 있으며, 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)을 효과적으로 차폐하기 위하여 보다 바람직하게는 상기 도체 격벽(210)이 캐비티(115)의 4 측부에 모두 배치될 수 있다.
상기 도체 격벽(210)은 전자부품(150)에서 발생하는 잡음(noise)를 효과적으로 차폐할 수 있는 도전성 물질이라면 제한 없이 적용 가능하며, 예를 들어, 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함할 수 있다.
상기 도체 격벽(210)은 캐비티(115)의 측부에 도금 공정을 수행하거나 포일(foil) 증착 공정을 수행하여 형성할 수 있다. 다만, 이에 반드시 제한되는 것은 아니며, 전자부품(150)에서 발생하는 잡음(noise)를 효과적으로 차폐할 수 있는 도체 격벽을 형성할 수 있는 것이라면 가능하다.
본 발명의 일 실시형태는 상기 캐비티(115)의 하부에 배치된 하부 도체 차폐층(221)을 더 포함한다.
상기 캐비티(115)의 하부에 하부 도체 차폐층(221)을 형성함으로써 캐비피(115)에 내장된 전자부품(150)에서 발생하는 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)을 보다 더 효과적으로 차폐할 수 있으며, 차폐된 잡음(noise)을 외부로 방출시킬 수 있는 방출 경로를 제공할 수 있다.
상기 하부 도체 차폐층(221)은 상기 도체 격벽(210)과 마찬가지로 전자부품(150)에서 발생하는 잡음(noise)를 효과적으로 차폐할 수 있는 도전성 물질이라면 제한 없이 적용 가능하며, 예를 들어, 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함할 수 있다.
상기 하부 도체 차폐층(221)은 캐비티(115)의 하부에 도금 공정을 수행하거나 도전성 지지 테이프를 부착하여 형성할 수 있다. 다만, 이에 반드시 제한되는 것은 아니며, 전자부품(150)에서 발생하는 잡음(noise)를 효과적으로 차폐할 수 있는 도체 차폐층을 형성할 수 있는 것이라면 가능하다.
이와 같이 본 발명의 일 실시형태는 코어층(110)에 내장된 상기 전자부품(150)이 도체 격벽(210) 및 도체 차폐층(221)으로 둘러싸인다.
다만, 전자부품(150)과 도체 격벽(210) 및 도체 차폐층(221)이 반드시 직접 접속하고 있어야 하는 것은 아니며, 전자부품(150)과 도체 격벽(210) 또는 도체 차폐층(221) 사이의 공간에 절연층(121)이 충진된 형상일 수 있다.
또한, 전자부품(150)이 내장된 캐비티(115)가 도체 격벽(210) 및 도체 차폐층(221)으로 반드시 모두 차단된 구조일 필요는 없으며, 전자부품(150)에서 발생하는 잡음(noise)를 효과적으로 차폐할 수 있는 형태라면 가능하다.
상기 절연층(121, 122)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 절연층(121, 122)의 표면에는 제 1 외층 회로(142)가 형성될 수 있으며, 상기 코어층(110)의 내층 회로(141)와 상기 외층 회로(142)는 상기 절연층(121, 122)을 관통하는 제 1 신호 비아(172)를 통해 전기적으로 연결될 수 있다.
또한, 상기 제 1 외층 회로(142) 상에 절연층(123)이 더 형성될 수 있으며, 상기 절연층(123)의 표면에는 제 2 외층 회로(143)가 형성되고, 상기 제 1 및 제 2 외층 회로(142, 143)는 상기 절연층(123)을 관통하는 제 2 신호 비아(173)에 의해 전기적으로 연결될 수 있다.
도 1의 본 도면에서는 상기 제 2 외층 회로(143) 상에 절연층(124)이 더 형성되고, 상기 절연층(124)의 표면에 형성된 제 3 외층 회로(144)와, 상기 제 2 및 제 3 외층 회로(143, 144)를 연결하는 제 3 신호 비아(174)를 포함하는 형태로 나타내었으나, 이에 반드시 제한되는 것은 아니고, 당업자가 활용할 수 있는 범위 내에서 형성되는 것이라면, 형성되는 외층 회로의 층수는 조절 가능하다.
한편, 본 발명의 일 실시형태는 상기 절연층(122, 123, 124)을 관통하여 형성되며, 상기 도체 격벽(210) 및 하부 도체 차폐층(221) 중 적어도 하나와 전기적으로 연결되어 외부로 잡음(noise)을 방출할 수 있는 방출 비아(175)를 더 포함한다.
상기 내장된 전자부품(150)에서 발생된 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)은 상기 도체 격벽(210) 및 도체 차폐층(221)에 의해 차폐되며, 차폐된 잡음(noise)은 상기 방출 비아(175)에 의해 방출 경로를 따라 외부로 방출될 수 있다.
한편, 상기 인쇄회로기판의 표면에는, 최외층 회로(144) 중 외부 접속 패드용 회로 패턴을 노출시키도록 솔더 레지스트(130)가 배치될 수 있다.
도 2는 본 발명의 다른 일 실시형태에 따른 인쇄회로기판의 구조를 나타내는 단면도이다.
도 2를 참조하면, 본 발명의 다른 실시형태에 따른 인쇄회로기판은 상기 캐비티(115)의 상부에 배치된 상부 도체 차폐층(222)을 더 포함한다.
상기 캐비티(115)의 상부에 상부 도체 차폐층(221)을 더 형성함으로써 캐비피(115)에 내장된 전자부품(150)에서 발생하는 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)을 보다 더 효과적으로 차폐할 수 있으며, 차폐된 잡음(noise)을 외부로 방출시킬 수 있는 방출 경로를 전자부품(150)의 상측 및 하측 양쪽으로 제공할 수 있다.
상기 상부 도체 차폐층(222)은 상기 하부 도체 차폐층(221)과 마찬가지로 전자부품(150)에서 발생하는 잡음(noise)를 효과적으로 차폐할 수 있는 도전성 물질이라면 제한 없이 적용 가능하며, 예를 들어, 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함할 수 있다.
상기 상부 도체 차폐층(222)을 더 포함하는 본 발명의 다른 실시형태는 상기 절연층(121, 123, 124)을 관통하여 형성되며, 상기 도체 격벽(210) 및 상부 도체 차폐층(222) 중 적어도 하나와 전기적으로 연결되어 외부로 잡음(noise)을 방출할 수 있는 방출 비아(175)를 상기 전자부품(150)의 상측에 더 포함할 수 있다.
인쇄회로기판의 제조방법
도 3 내지 도 11은 본 발명의 일 실시형태에 따른 인쇄회로기판의 제조방법을 순차적으로 나타내는 도면이다.
도 3을 참조하면, 먼저, 코어층(110)에 캐비티(115)를 형성한다.
상기 코어층(110)은 절연층의 상면 및 하면에 내층 회로(141)가 형성된 구조일 수 있으며, 상기 절연층의 상면 및 하면에 형성된 내층 회로(141)는 코어 비아(171)를 통해 전기적으로 연결될 수 있다.
상기 내층 회로(141)는 포토 리소그래피(photo-lithography) 방식에 의해 동박적층판(copper clad laminate)의 구리층에 에칭 레지스트(etching resist)를 선택적으로 형성하고, 에칭 레지스트이 형성되지 않은 구리층 영역에 에칭액을 도포하여, 구리층을 선택적으로 제거함으로써 형성될 수 있다.
상기 내층 회로(141) 간의 전기적 연결을 위한 코어 비아(171)는 코어층(110)에 관통홀을 형성하고, 이를 도금함으로써 형성될 수 있다.
상기 캐비티(115)는 레이져(laser), 펀치(punch) 또는 블레이드(blade)를 이용하여 형성할 수 있다.
도 4를 참조하면, 상기 캐비티(115)의 측부에 도체 격벽(210)을 형성한다.
상기 캐비티(115)의 측부란, 상기 캐비티(115)가 형성된 코어층(110)에서 캐비티(115)와 인접한 코어층(110)의 측면을 의미할 수 있다.
상기 캐비티(115)를 육면체 형상으로 형성한 경우, 상기 도체 격벽(210)은 캐비티(115)의 4 측부 중 1 측부 이상에 형성할 수 있으며, 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)을 효과적으로 차폐하기 위하여 보다 바람직하게는 상기 도체 격벽(210)이 캐비티(115)의 4 측부에 모두 형성할 수 있다.
상기 도체 격벽(210)은 캐비티(115)의 측부에 도금 공정을 수행하거나 포일(foil) 증착 공정을 수행하여 형성할 수 있다. 다만, 이에 반드시 제한되는 것은 아니며, 전자부품(150)에서 발생하는 잡음(noise)를 효과적으로 차폐할 수 있는 도체 격벽을 형성할 수 있는 공정이라면 가능하다.
상기 도체 격벽(210)은 예를 들어, 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함할 수 있다.
도 5를 참조하면, 상기 코어층(110)의 하부에 지지 테이프(160)를 형성한다.
상기 지지 테이프(160)는 상기 캐비티(115) 내에 삽입되는 전자부품(150)을 일시적으로 고정시키는 역할을 한다.
도 6을 참조하면, 상기 캐비티(115) 내에 전자부품(150)을 삽입한다.
상기 캐비티(115) 내에 삽입된 전자부품(150)은 상기 지지 테이프(160)에 부착되어 고정될 수 있다.
도 7을 참조하면, 상기 코어층(110)의 상부에 상기 전자부품(150)을 덮도록 절연층(121)을 적층한다.
상기 절연층(121)으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 절연층(121)을 코어층(110)의 상부에 적층하고, 열 및 압력을 가함으로써 전자부품(150)과 도체 격벽(210) 사이의 공간을 상기 절연층(121)으로 충진하여 전자부품(150)을 캐비티(115) 내에 고정시킬 수 있다.
도 8a를 참조하면, 상기 지지 테이프(160)를 제거한다.
상기 코어층(110)의 상부에 절연층(121)이 형성되어 전자부품(150)을 캐비티(115) 내에 고정시킨 후, 상기 지지 테이프(160)를 제거할 수 있다.
상기 지지 테이프(160)는 제거 시에 잔류물이 남지 않는 물질을 사용하여 제거된 이후 공정에 영향을 미치지 않도록 할 수 있다.
도 8b를 참조하면, 상기 캐비티(115)의 하부에 하부 도체 차폐층(221)을 더 형성한다.
상기 캐비티(115)의 하부에 하부 도체 차폐층(221)을 형성함으로써 캐비피(115)에 내장된 전자부품(150)에서 발생하는 고주파 잡음(RF noise) 및 열적 잡음(Thermal noise)을 보다 더 효과적으로 차폐할 수 있으며, 차폐된 잡음(noise)을 외부로 방출시킬 수 있는 방출 경로를 제공할 수 있다.
상기 하부 도체 차폐층(221)은 상기 지지 테이프(160)가 제거된 후, 캐비티(115)의 하부에 도금 공정을 수행하여 형성할 수 있다.
또한, 본 발명의 다른 실시형태는 상기 지지 테이프(160)를 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함하는 도전성 지지 테이프를 사용한 경우, 상기 도전성 지지 테이프를 제거하지 않고 이를 하부 도체 차폐층(221)으로 바로 사용할 수 있다.
상기 하부 도체 차폐층(221)은 예를 들어, 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함할 수 있다.
한편, 본 발명의 다른 실시형태는 상기 캐비티(115)의 상부에 상부 도체 차폐층(222)을 더 형성할 수 있다.
상기 상부 도체 차폐층(222)을 더 형성할 때에는 상기 코어층(110) 상부에 절연층(121)을 적층하기 이전에 상기 상부 도체 차폐층(222)을 형성할 수 있다.(미도시)
상기 상부 도체 차폐층(222)은 상기 하부 도체 차폐층(221)과 마찬가지로 도금 공정 등을 수행하여 형성할 수 있으며, 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함할 수 있다.
도 9를 참조하면, 상기 코어층(110)의 하부에 절연층(122)을 형성한다.
상기 코어층(110) 하부의 절연층(122)으로는 상기 코어층(110) 상부의 절연층(121)과 마찬가지로 수지 절연층이 사용될 수 있다.
도 10을 참조하면, 상기 절연층(121, 122)을 관통하는 제 1 신호 비아(172) 및 방출 비아(175)와 상기 절연층(121, 122)의 표면에 제 1 외층 회로(142)를 형성한다.
상기 절연층(121, 122)에 비아 홀(미도시)을 형성하고, 상기 비아 홀(미도시)을 도금 공정을 통해 도전성 물질로 충진하여 제 1 신호 비아(172) 및 방출 비아(175)를 형성할 수 있다.
상기 비아 홀(미도시)은 기계적 드릴 또는 레이져 드릴을 사용하여 형성할 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 레이져 드릴은 CO2 레이져 또는 YAG 레이져 일 수 있으나, 반드시 이에 제한되는 것은 아니다.
이때, 상기 방출 비아(175)는 비아 홀 형성 시 상기 도체 격벽(210) 및 하부 도체 차폐층(221) 중 적어도 하나를 노출시키고, 도금으로 도전성 물질로 충진하여 형성할 수 있다.
상기 제 1 외층 회로(142)는 패터닝되어 개구부를 가지는 도금 레지스트(미도시)를 상기 절연층(121, 122) 상에 형성한 후, 상기 개구부를 무전해 도금 및 전해 도금 등의 공정을 적용하여 도전성 금속으로 충진함으로써 형성할 수 있다.
상기 제 1 신호 비아(172)를 통해 내층 회로(141)와 제 1 외층 회로(142)가 전기적으로 연결된다.
도 11을 참조하면, 상기 제 1 외층 회로(142) 상에 절연층(123)을 더 형성하고, 상기 제 1 신호 비아(172), 방출 비아(175) 및 제 1 외층 회로(172)를 형성하는 과정을 반복하여 제 2 및 제 3 신호 비아(173, 174), 방출 비아(175), 제 2 및 제 3 외층 회로(143, 144)를 포함하는 빌드업 층을 더 형성할 수 있다.
이때, 형성되는 빌드업 층은 당업자가 활용할 수 있는 범위 내에서 형성되는 것이 가능하다.
본 발명은 실시 형태에 의해 한정되는 것이 아니며, 당 기술분야의 통상의 지 식을 가진 자에 의해 다양한 형태의 치환 및 변형이 가능하고 동일하거나 균등한 사상을 나타내는 것이라면, 본 실시예에 설명되지 않았더라도 본 발명의 범위 내로 해석되어야 할 것이고, 본 실시예에 기재되었지만 청구범위에 기재되지 않은 구성 요소는 본 발명의 필수 구성요소로서 한정해석 되지 아니한다.
110 : 코어층
115 : 캐비티
121, 122, 123, 124 : 절연층
130 : 솔더 레지스트
141 : 내층 회로
142, 143, 144 : 제 1, 2, 3 외층 회로
150 : 전자부품
160 : 지지 테이프
171 : 코어 비아
172, 173, 174 : 제 1 , 2, 3 신호 비아
175 : 방출 비아
210 : 도체 격벽
221, 222 : 도체 차폐층

Claims (18)

  1. 캐비티가 배치된 코어층;
    상기 캐비티 내에 구비된 전자부품;
    상기 캐비티의 측부에 배치된 도체 격벽;
    상기 캐비티의 상부 및 하부 중 적어도 일 영역에 배치된 도체 차폐층;
    상기 코어층의 상부 및 하부에 배치된 절연층; 및
    상기 전자부품과 중첩되는 영역에서 상기 절연층을 관통하며, 상기 도체 차폐층과 전기적으로 연결되는 방출 비아; 를 포함하는 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 도체 격벽은 상기 캐비티의 4 측부에 모두 배치된 인쇄회로기판.
  3. 제 1항에 있어서,
    상기 도체 차폐층은 상기 캐비티의 상부 및 하부에 각각 배치된 상부 및 하부 도체 차폐층; 을 포함하는 인쇄회로기판.
  4. 제 3항에 있어서,
    상기 방출 비아는 상기 상부 및 하부 차폐층에 각각 연결된 상부 및 하부 방출 비아를 포함하는 인쇄회로기판.
  5. 삭제
  6. 제 1항에 있어서,
    상기 도체 격벽은 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함하는 인쇄회로기판.
  7. 제 1항에 있어서,
    상기 도체 격벽은 도금 또는 포일(foil) 증착으로 형성된 인쇄회로기판.
  8. 제 1항에 있어서,
    상기 도체 차폐층은 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함하는 인쇄회로기판.
  9. 제 1항에 있어서,
    상기 도체 차폐층은 도금 또는 도전성 지지 테이프를 부착하여 형성된 인쇄회로기판.
  10. 제 1항에 있어서,
    상기 전자부품은 상기 캐비티의 측부에 배치된 도체 격벽 및 상기 캐비티의 상부 및 하부 중 적어도 일 영역에 배치된 도체 차폐층으로 둘러싸인 인쇄회로기판.
  11. 코어층에 캐비티를 형성하는 단계;
    상기 캐비티의 측부에 도체 격벽을 형성하는 단계;
    상기 캐비티 내에 전자부품을 삽입하는 단계;
    상기 캐비티의 상부 및 하부 중 적어도 일 영역에 도체 차폐층을 형성하는 단계;
    상기 코어층의 상부 및 하부에 절연층을 형성하는 단계;
    상기 전자부품과 중첩되는 영역에서 상기 절연층을 관통하는 비아 홀을 형성하여 상기 도체 차폐층의 일 영역을 노출시키는 단계; 및
    상기 비아 홀을 도금 공정을 통해 도전성 물질로 충진하여 방출 비아를 형성하는 단계; 를 포함하는 인쇄회로기판의 제조방법.
  12. 삭제
  13. 삭제
  14. 제 11항에 있어서,
    상기 캐비티 내에 전자부품을 삽입하는 단계는,
    상기 코어층의 하부에 지지 테이프를 형성하는 단계; 및
    상기 지지 테이프에 상기 전자부품을 부착하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  15. 제 14항에 있어서,
    상기 지지 테이프는 구리(Cu), 알루미늄(Al) 및 인바(Invar)로 이루어지는 군에서 선택된 어느 하나 이상을 포함하는 도전성 지지 테이프인 인쇄회로기판의 제조방법.
  16. 삭제
  17. 제 11항에 있어서,
    상기 도체 격벽은 도금 공정 또는 포일(foil) 증착 공정으로 형성하는 인쇄회로기판의 제조방법.
  18. 제 11항에 있어서,
    상기 도체 차폐층은 도금 공정 또는 도전성 지지 테이프를 부착하여 형성된 인쇄회로기판의 제조방법.
KR1020140147089A 2014-10-28 2014-10-28 인쇄회로기판 및 그 제조방법 KR102016487B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140147089A KR102016487B1 (ko) 2014-10-28 2014-10-28 인쇄회로기판 및 그 제조방법
US14/656,237 US9907157B2 (en) 2014-10-28 2015-03-12 Noise blocking printed circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140147089A KR102016487B1 (ko) 2014-10-28 2014-10-28 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160049667A KR20160049667A (ko) 2016-05-10
KR102016487B1 true KR102016487B1 (ko) 2019-09-02

Family

ID=55793137

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140147089A KR102016487B1 (ko) 2014-10-28 2014-10-28 인쇄회로기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US9907157B2 (ko)
KR (1) KR102016487B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210076583A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
KR20210077372A (ko) * 2019-12-17 2021-06-25 삼성전기주식회사 전자부품 내장기판
KR20210111501A (ko) * 2020-03-03 2021-09-13 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 디스플레이 모듈
KR20220010280A (ko) * 2020-07-17 2022-01-25 삼성전기주식회사 전자부품 내장기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130258623A1 (en) * 2012-03-29 2013-10-03 Unimicron Technology Corporation Package structure having embedded electronic element and fabrication method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069789A1 (ja) * 2005-12-16 2007-06-21 Ibiden Co., Ltd. 多層プリント配線板およびその製造方法
KR100827315B1 (ko) 2006-09-19 2008-05-06 삼성전기주식회사 전자소자 내장 인쇄회로기판 제조방법
US8314343B2 (en) 2007-09-05 2012-11-20 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
JP4551468B2 (ja) 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
KR101077410B1 (ko) 2009-05-15 2011-10-26 삼성전기주식회사 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
TWI420810B (zh) * 2010-12-17 2013-12-21 Ind Tech Res Inst 石英振盪器及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130258623A1 (en) * 2012-03-29 2013-10-03 Unimicron Technology Corporation Package structure having embedded electronic element and fabrication method thereof

Also Published As

Publication number Publication date
KR20160049667A (ko) 2016-05-10
US20160120025A1 (en) 2016-04-28
US9907157B2 (en) 2018-02-27

Similar Documents

Publication Publication Date Title
JP4175351B2 (ja) 凹凸多層回路板モジュール及びその製造方法
US9554462B2 (en) Printed wiring board
KR101056156B1 (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
KR102222608B1 (ko) 인쇄회로기판 및 그 제조방법
KR102016487B1 (ko) 인쇄회로기판 및 그 제조방법
KR20130014122A (ko) 전자 소자 내장 인쇄회로기판 및 그 제조방법
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP2006303202A (ja) 部品内蔵型プリント配線板とその製造方法
US8957320B2 (en) Printed wiring board
CN106576433B (zh) 印刷电路板
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
TW201444440A (zh) 配線基板及其製造方法
JP2016127148A (ja) 配線基板の製造方法
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
EP2542041B1 (en) Method of manufacturing printed circuit board
JP5370883B2 (ja) 配線基板
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2019197785A (ja) プリント配線板
KR102127560B1 (ko) 인쇄 회로 기판, 그 인쇄 회로 기판을 이용한 발광 소자 모듈 및 그 인쇄 회로 기판의 제조 방법
KR20160109743A (ko) 인쇄회로기판 및 그 제조방법
KR102186150B1 (ko) 절연 필름을 이용한 인쇄회로기판 및 그 제조 방법
KR20130046726A (ko) 회로기판 및 그 제조 방법, 그리고 상기 회로기판을 구비하는 반도체 패키지
JP2021119590A (ja) 印刷配線板及び印刷配線板の製造方法
KR101368821B1 (ko) 임베디드 타입의 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant