KR100827315B1 - 전자소자 내장 인쇄회로기판 제조방법 - Google Patents

전자소자 내장 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100827315B1
KR100827315B1 KR1020060090775A KR20060090775A KR100827315B1 KR 100827315 B1 KR100827315 B1 KR 100827315B1 KR 1020060090775 A KR1020060090775 A KR 1020060090775A KR 20060090775 A KR20060090775 A KR 20060090775A KR 100827315 B1 KR100827315 B1 KR 100827315B1
Authority
KR
South Korea
Prior art keywords
electronic device
printed circuit
embedded
circuit board
layer
Prior art date
Application number
KR1020060090775A
Other languages
English (en)
Other versions
KR20080025949A (ko
Inventor
김문일
유제광
이두환
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060090775A priority Critical patent/KR100827315B1/ko
Publication of KR20080025949A publication Critical patent/KR20080025949A/ko
Application granted granted Critical
Publication of KR100827315B1 publication Critical patent/KR100827315B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

전자소자 내장 인쇄회로기판 제조방법이 개시된다. (a) 코어기판에 캐비티(cavity)를 천공하고, 캐비티의 일면을 폐쇄하는 단계; (b) 표면에 금속층이 적층되는 전자소자를 캐비티에 내장하는 단계; (c) 코어기판에 절연층을 적층하는 단계; (d) 전자소자가 내장된 위치에 상응하여 절연층에 비아홀을 천공하여 금속층을 노출시키는 단계; 및 (e) 비아홀에 금속을 충전하는 단계를 포함하는 전자소자 내장 인쇄회로기판 제조방법은, 인쇄회로기판에 발열이 많은 고성능 반도체 소자 등의 전자소자를 내장할 경우, 전자소자의 표면에 금속층을 적층하고 여기에 방열용 비아를 연결시킴으로써 소자 내장기판의 방열효율을 높일 수 있으며, 종래의 내장기판에 비하여 방열 효율에 중점을 두어 구조를 설계함으로써 고부가가치 내장기판에 활용될 수 있다.
전자소자, 내장, 인쇄회로기판, 방열용 비아

Description

전자소자 내장 인쇄회로기판 제조방법{Manufacturing method of electronic chip embedded printed circuit board}
도 1은 종래기술에 따른 방열특성을 개선한 패키지 기판을 나타낸 분해사시도.
도 2는 종래기술에 따른 방열특성을 개선한 인쇄회로기판을 나타낸 단면도.
도 3은 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판 제조방법을 나타낸 순서도.
도 4는 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판 제조공정을 나타낸 흐름도.
도 5는 본 발명의 바람직한 일 실시예에 따른 반도체 소자에 금속층을 적층하는 공정을 나타낸 흐름도.
도 6은 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
110 : 코어기판 112 : 내층회로
114 : 캐비티 116 : 테이프
120 : 전자소자 122 : 금속층
130 : 절연층 132 : 비아홀
133 : 비아 134 : 외층회로
본 발명은 전자소자 내장 인쇄회로기판 제조방법에 관한 것이다.
제한된 면적에 더욱 많은 기능을 부여하려는 노력이 지속적으로 이루어지고 있는 가운데, 차세대 다기능성, 소형 패키지 기술의 일환으로써 전자소자 내장 인쇄회로기판의 개발이 주목 받고 있다. 전자소자 내장 인쇄회로기판은 이러한 다기능성, 소형화의 장점과 더불어, 고기능화의 측면도 일정 정도 포함하고 있는데, 이는 100MHz 이상의 고주파에서 배선 간의 거리를 최소화할 수 있을 뿐만 아니라, 경우에 따라서는 FC(Flip chip)이나 BGA(Ball grid array)에서 사용되는 와이어 본딩(Wire bonding) 또는 솔더볼(Solder ball)을 이용한 전자소자의 연결에서 오는 신뢰성의 문제를 개선할 수 있는 방편을 제공하기 때문이다.
또한, 최근에는 기판 제조과정에서 납의 사용을 배제하는 이른바 '솔더리스(solderless)' 공정에 대한 관심이 높아졌으며, 이로 인해 지난 10여 년간 큰 이슈가 되어 온 환경문제를 근본적으로 해결할 방편을 모색하고 있다.
IC와 같은 고밀도 전자소자를 기판에 내장하는 기술에 있어서 가장 중요한 요소 중의 하나는 IC에서 발생한 열을 신속히 방열할 수 있는 인쇄회로기판의 대응력이라고 할 수 있다. 통상 인쇄회로기판의 열전도계수는 그 재질 및 구조에 따라 다르지만, 약 6.5W/mK 정도로 알려져 있고, 이는 IC의 주재료인 실리콘(Si)의 열전도계수인 124W/mK에 비해 크게 낮기 때문에 고밀도 IC가 내장될 경우 기판 외부로의 방열이 필요하다고 할 수 있다.
도 1은 종래기술에 따른 방열특성을 개선한 패키지 기판을 나타낸 분해사시도이고, 도 2는 종래기술에 따른 방열특성을 개선한 인쇄회로기판을 나타낸 단면도이다. 도 1에 도시된 종래기술의 경우, 반도체 소자 등이 실장되는 패키지 기판의 표면에 동박층으로 코팅막을 형성하여 외부로 열을 방출시키는 구조이며, 도 2에 도시된 종래기술의 경우, 동박적층판(CCL)의 수지(Resin)층 내에 알루미늄 호일(Al foil)로 된 메탈코어(metal core)층을 함침시킴으로써 금속층을 통해 방열이 효율적으로 이루어지도록 하여 방열특성을 개선하고자 한 것이다.
그러나, 전술한 종래기술들은 전자소자를 표면에 실장하는 구조에 적용되는 것으로서, 기판 내부에 발열체인 전자소자를 내장한 구조에서는 적용상 어느 정도 한계가 있다. CPU와 같은 발열이 큰 전자소자의 경우에는 표면실장에 있어서도 방열에 주의를 기울여야 하므로, 이와 같이 발열이 큰 전자소자를 내장할 경우에는 보다 개선된 새로운 기술이 요구되는 실정이다.
본 발명은 IC 등 고밀도, 고성능 전자소자가 내장된 기판에 있어서 전자소자로부터 발생된 열을 보다 효과적으로 방열시킬 수 있는 전자소자 내장 인쇄회로기판 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, (a) 코어기판에 캐비티(cavity)를 천공하고, 캐비티의 일면을 폐쇄하는 단계, (b) 표면에 금속층이 적층되는 전자소자를 캐비티에 내장하는 단계, (c) 코어기판에 절연층을 적층하는 단계, 및 (d) 절연층을 관통하여 금속층에 접하는 비아(via)를 형성하는 단계를 포함하는 전자소자 내장 인쇄회로기판 제조방법이 제공된다.
코어기판은 표면에 동박층이 적층된 동박적층판(CCL)이며, 단계 (a) 이전에, 동박층을 선택적으로 제거하여 내층회로를 형성하는 단계를 더 포함할 수 있다.
단계 (a)는 코어기판의 일면에 테이프를 부착하는 단계를 포함하며, 테이프는 표면에 실리콘 접착제가 도포된 폴리이미드(PI) 필름을 포함할 수 있다. 이 경우, 단계 (c)는, (c1) 코어기판의 타면에 절연층을 적층하는 단계, (c2) 테이프를 제거하는 단계, (c3) 코어기판의 일면에 상기 절연층을 적층하는 단계를 포함할 수 있다.
전자소자의 표면에 금속층을 적층하기 위해, 첫째, 단계 (b)는, (b1) 전자소자를 캐비티 내에 삽입하여 고정시키는 단계, (b2) 코어기판에, 전자소자의 위치에 상응하는 부분이 개방된 마스크를 적층하는 단계, (b3) 마스크에 금속 페이스트(paste)를 프린팅하는 단계를 포함할 수 있으며, 둘째, 전자소자는, 웨이퍼 기판의 표면에 금속층을 적층한 후, 웨이퍼 기판을 다이싱(dicing)하여 제조될 수 있다.
방열용인 비아를 형성하기 위해, 단계 (d)는, (d1) 전자소자가 내장된 위치 에 상응하여 절연층에 비아홀을 천공하여 금속층을 노출시키는 단계, 및 (d2) 비아홀에 금속을 충전하는 단계를 포함할 수 있다. 이 경우, 비아홀에 도금 등에 의해 금속을 충전하는 공정과 병행하여, 단계 (d2)는, (e) 절연층의 표면을 도금하여 도금층을 적층시키는 단계, (f) 도금층의 일부를 선택적으로 제거하여 외층회로를 형성하는 단계를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 코어기판과, 코어기판에 천공되는 캐비티와, 캐비티에 내장되는 전자소자와, 전자소자의 표면에 적층되는 금속층과, 전자소자를 커버하도록 코어기판에 적층되는 절연층과, 전자소자가 내장된 위치에 상응하여 절연층을 관통하여 금속층에 접하는 방열용 비아를 포함하는 전자소자 내장 인쇄회로기판이 제공된다.
코어기판의 표면에 형성되는 내층회로와 절연층의 표면에 형성되는 외층회로 및 절연층을 관통하여 내층회로와 외층회로를 전기적으로 연결하는 도전용 비아를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 잇점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 전자소자 내장 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 4는 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판 제조공정을 나타낸 흐름도이고, 도 5는 본 발명의 바람직한 일 실시예에 따른 반도체 소자에 금속층을 적층하는 공정을 나타낸 흐름도이다. 도 4 및 도 5를 참조하면, 코어기판(110), 내층회로(112), 캐비티(114), 테이프(116), 전자소자(120), 금속층(122), 절연층(130), 비아홀(132), 비아(133), 외층회로(134)가 도시되어 있다.
본 실시예는, 인쇄회로기판에 내장되는 전자소자(120)의 표면에 금속층(122)을 적층하고, 이 금속층(122)에 방열용 비아홀(132)을 연결시켜 기판의 방열효율을 향상시킨 것을 특징으로 한다.
이와 같은 전자소자 내장 인쇄회로기판을 제조하기 위해서는, 먼저, 코어기판(110)의 표면에 내층회로(112)를 형성한다. 도 4의 (a)에 도시된 것과 같이 코어기판(110)으로서 동박적층판(CCL)을 사용할 경우, 그 표면에 적층되어 있는 동박층을 노광, 현상, 에칭하는 등 선택적으로 제거하여 내층회로(112)를 형성한다(P9). 또한 코어기판(110)의 양면에 형성되는 회로패턴 간을 전기적으로 연결시키기 위해 코어기판(110)을 관통하는 IVH를 형성할 수 있다.
다음으로, 도 4의 (b)와 같이 코어기판(110)의 전자소자(120)가 내장될 위치를 천공하여 캐비티(114)를 형성한다. 캐비티(114)는 전자소자(120)가 내장될 공간에 해당하므로 전자소자(120)의 크기를 고려하여 그에 필요한 공간이 확보될 수 있도록 천공하는 것이 좋다. 캐비티(114) 내에 전자소자(120)를 내장하기 위해서는 캐비티(114)의 한 쪽, 즉 코어기판(110)의 일면을 폐쇄한다(P10).
캐비티(114)의 폐쇄는 도 4의 (c)와 같이 코어기판(110)의 일면에 테이프(116)를 부착함으로써 간단하게 이루어질 수 있다. 캐비티(114)를 폐쇄하기 위한 테이프(116)는 이후에 절연층(130)을 빌드업하여 전자소자(120)의 위치가 고정되기 전에 임시적으로 사용되는 부재로서, 제거시 기판의 표면에 잔류물이 남지 않는 접착제가 사용된 것이 좋다. 또한 테이프(116)에 전자소자(120)를 고정시킨 후 절연층(130)을 빌드업하는 과정에서 기판에 열이 가해지기 때문에 테이프(116)의 재질은 내열성이 우수한 것이 좋다. 예를 들어 실리콘 접착제가 도포된 폴리이미드(PI) 재질의 필름으로 제작된 테이프(116)가 사용될 수 있다(P12).
코어기판(110)에 천공된 캐비티(114)의 일측을 폐쇄한 후에는 도 4의 (d)와 같이 전자소자(120)를 캐비티(114)에 내장한다(P20). 전자소자(120)를 캐비티(114)에 내장하기 위해 캐비티(114) 내에 전자소자(120)를 삽입하고 이를 테이프(116)에 부착하여 고정시킨다(P22). 후술하는 것과 같이 전자소자(120)의 표면에 금속층(122)을 적층하기 위해서는 금속층(122)이 적층되지 않을 부분, 즉 전자소자(120)의 전극이 형성된 면을 테이프(116)에 부착하여 고정시키는 것이 좋다.
캐비티(114)에 내장되는 전자소자(120)의 표면에는 금속층(122)이 적층된다. 금속층(122)은 전자소자(120)의 전기적 기능에 영향을 주지 않으면서 방열효율을 극대화하기 위해 최대한 넓은 면적에 적층되는 것이 좋으며, 따라서 전자소자(120)에서 전극이 형성된 면을 프런트 사이드(front side), 그 반대면을 백 사이드(back side)라고 할 때, 백 사이드에 금속층(122)을 적층하는 것이 좋다.
반도체 소자의 경우, 본 실시예에 따라 백 사이드에 금속층(122)이 적층된 전자소자(120)를 제조하기 위해서는, 도 5의 (a)에 도시된 것과 같이 웨이퍼(wafer) 상태의 반도체 소자에 대해, 도 5의 (b)와 같이 백 랩핑(back lapping) 등의 후공정을 진행한 후, 백 사이드에 도금이나 증착 등의 방법으로 금속층(122)을 적층시킨다. 금속층(122)이 적층된 웨이퍼 상태의 반도체 소자를 도 5의 (c)와 같이 다이싱(dicing)하여 본 실시예에 따른 전자소자(120)를 제조한다.
본 실시예에서 전자소자(120)의 백 사이드에 도금 또는 증착되는 금속층(122)은 방열효율을 높이기 위한 것이므로 열전도율이 우수한 금속을 사용하는 것이 좋으며, 반드시 한 종류의 금속만을 적층해야 하는 것은 아니며, 두 종류 이상의 금속을 다층으로 적층할 수도 있다. 예를 들어 Cr과 Au, Cr과 Cu, Ti과 Cu 등의 조합으로 다층의 금속층(122)을 적층할 수 있다.
한편, 전술한 바와 같이 웨이퍼 상태의 전자소자(120)의 백 사이드에 미리 금속층(122)을 적층한 후 캐비티(114)에 내장하는 방법 이외에, 캐비티(114)에 전자소자(120)를 내장한 후 그 표면에 금속층(122)을 적층하는 것도 가능하다.
이를 위해서는, 캐비티(114)에 전자소자(120)를 내장하여 고정시킨 후, 전자소자(120)의 위치가 개방된 마스크를 코어기판(110)에 적층한 후(P24), 마스크에 Cu 페이스트나 Ag 페이스트 등 열전도율이 우수한 금속 페이스트를 프린팅하여 전자소자(120)의 표면에 금속층(122)이 적층되도록 할 수 있다(P26). 즉, 전자소자(120)를 내장한 후, 마스크 프린팅(mask printing) 방법을 적용하여 전자소자(120)의 표면에 금속층(122)이 적층되도록 하는 것이다.
다음으로, 도 4의 (e)와 같이 코어기판(110)에 절연층(130)을 빌드업(build-up)하여 캐비티(114)에 내장된 전자소자(120)를 커버한다(P30). 전술한 바와 같이 코어기판(110)의 일면에는 캐비티(114)에 전자소자(120)를 고정시키기 위한 임시 부재인 테이프(116)가 부착되어 있으므로, 먼저 테이프(116)가 부착되지 않은 코어기판(110)의 타면에 절연층(130)을 빌드업하고(P32), 코어기판(110)의 일면에 부착되어 있는 테이프(116)를 제거한 후(P34), 코어기판(110)의 일면에도 절연층(130)을 빌드업한다(P36).
전술한 바와 같이 코어기판(110)의 일면에 부착된 테이프(116)를 제거한 후, 그 표면을 별도로 처리하는 공정 없이 빌드업 공정을 진행하기 위해서는 테이프(116) 제거시 잔류물이 남지 않는 재질을 사용하는 것이 좋다.
이와 같이 코어기판(110)의 표면에 절연층(130)을 적층하여 캐비티(114) 내에 전자소자(120)를 내장시킨 후에는 전자소자(120)의 위치에 맞춰 절연층(130)을 관통하는 비아(133)를 형성한다(P40). 이는 전자소자(120)에서 발생된 열이 금속층(122)을 통해 외부로 방출되도록 하기 위한 것으로, 비아(133)가 전자소자(120)의 표면에 적층된 금속층(122)에 접하도록 하는 것이 좋다.
금속층(122)에 접하는 방열용 비아(133)를 형성하기 위해서는, 도 4의 (f)와 같이 전자소자(120)가 내장된 위치의 절연층(130)을 레이저 드릴(Laser drill) 등으로 천공하여 비아홀(132)을 형성함으로써, 전자소자(120)의 표면에 적층된 금속층(122)을 노출시킨 후(P42), 비아홀(132) 내에 금속 등 열전도성이 우수한 재질을 충전한다(P48). 즉, 내장된 전자소자(120)의 백 사이드 쪽에 방열용 비아홀(132)을 가공하는 것이다. 비아홀(132)의 형태는 BVH(Blind via hole) 또는 IVH(Interstitial via hole) 등으로 다양하게 할 수 있다.
한편, 비아홀 형성과정에서 방열용 비아홀(132) 뿐만 아니라, 전자소자(120)의 전극이 위치한 부위나 내층회로(112)와 외층회로(134)의 전기적 연결이 필요한 부위에도 비아홀을 천공하여 기판의 층간 전기적 연결을 구현할 수 있다.
비아홀(132) 내에 금속이 충전되도록 하기 위해서는 기판의 표면을 도금하는 것이 좋으며, 이 과정에서 절연층(130)의 표면에 회로패턴을 형성하는 공정을 병행할 수 있다. 즉, 절연층(130)에 비아홀(132)을 가공한 후, 도 4의 (g)와 같이 Cu 등을 전면에 도금하여 절연층(130)의 표면 및 비아홀(132)의 내부에 도금층이 적층되도록 하는 것이다(P44). 이에 따라 비아홀(132) 내에는 금속이 충전되게 되며, 절연층(130)의 표면에 적층되어 있는 도금층에는 내층회로(112)의 경우와 마찬가지로 노광, 현상, 에칭 등의 공정을 적용하여 도금층을 선택적으로 제거함으로써 도 4의 (h)와 같이 외층회로(134)를 형성할 수 있다(P46).
도 6은 본 발명의 바람직한 일 실시예에 따른 전자소자 내장 인쇄회로기판을 나타낸 단면도이다. 도 6을 참조하면, 코어기판(110), 내층회로(112), 전자소자(120), 금속층(122), 절연층(130), 비아(133), 외층회로(134)가 도시되어 있다.
전술한 방법에 따라 제조되는 전자소자 내장 인쇄회로기판은, 내장되는 전자소자(120)의 백 사이드에 금속층(122)을 적층하고, 이 금속층(122)에 방열을 위한 비아(133)를 연결시켜, 기판 내에서 발생된 열이 외부로 효과적으로 방출되도록 한 것이다.
즉, 본 실시예에 따른 전자소자 내장 인쇄회로기판은, 코어기판(110)에 천공된 캐비티(114) 내에 전자소자(120)가 내장되며, 빌드업층의 전자소자(120)의 위치에 방열용 비아(133)가 형성되는 구조로 이루어진다.
내장된 전자소자(120)의 표면에는 방열이 효과적으로 이루어지도록 하기 위해 금속층(122)이 적층되는데, 이는 전술한 바와 같이 웨이퍼 상태의 전자소자(120)에 금속층(122)을 도금 또는 증착에 의해 적층한 후 다이싱하거나, 캐비티(114)에 전자소자(120)를 내장한 후 절연층(130)을 빌드업하기 전에 금속 페이스트를 마스크 프린팅함으로써 구현될 수 있다.
한편, 도 6에 도시된 것과 같이 코어기판(110)의 표면 및 빌드업층의 표면에는 각각 내층회로(112)와 외층회로(134)가 형성될 수 있으며, 회로 층간의 전기적 연결을 위해 비아가 형성될 수 있다. 이와 같이 전기적 연결을 위한 비아, 즉 도전용 비아는 전자소자(120)가 내장된 위치에 형성되는 방열용 비아(133)와 동일한 형태로 형성될 수 있으며, 따라서 방열용 비아(133)를 형성하는 과정에서 도전용 비아도 병행하여 형성할 수 있음은 전술한 바와 같다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 인쇄회로기판에 발열이 많은 고성능 반도체 소자 등의 전자소자를 내장할 경우, 전자소자의 표면에 금속층을 적층하고 여기에 방열용 비아를 연결시킴으로써 소자 내장기판의 방열효율을 높일 수 있으며, 종래의 내장기판에 비하여 방열 효율에 중점을 두어 구조를 설계함으로써 고부가가치 내장기판에 활용될 수 있다.

Claims (12)

  1. (a) 코어기판에 캐비티(cavity)를 천공하고, 상기 캐비티의 일면을 폐쇄하는 단계;
    (b) 표면에 금속층이 적층되는 전자소자를 상기 캐비티에 내장하는 단계;
    (c) 상기 코어기판에 절연층을 적층하는 단계;
    (d) 상기 전자소자가 내장된 위치에 상응하여 상기 절연층에 비아홀을 천공하여 상기 금속층을 노출시키는 단계; 및
    (e) 상기 비아홀에 금속을 충전하는 단계를 포함하는 전자소자 내장 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 코어기판은 표면에 동박층이 적층된 동박적층판(CCL)이며,
    상기 단계 (a) 이전에, 상기 동박층을 선택적으로 제거하여 내층회로를 형성하는 단계를 더 포함하는 전자소자 내장 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    상기 단계 (a)는 상기 코어기판의 일면에 테이프를 부착하는 단계를 포함하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
  4. 제3항에 있어서,
    상기 테이프는 표면에 실리콘 접착제가 도포된 폴리이미드(PI) 필름을 포함하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
  5. 제3항에 있어서,
    상기 단계 (c)는,
    (c1) 상기 코어기판의 타면에 상기 절연층을 적층하는 단계;
    (c2) 상기 테이프를 제거하는 단계;
    (c3) 상기 코어기판의 일면에 상기 절연층을 적층하는 단계를 포함하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
  6. 제1항에 있어서,
    상기 단계 (b)는,
    (b1) 상기 전자소자를 상기 캐비티 내에 삽입하여 고정시키는 단계;
    (b2) 상기 코어기판에, 상기 전자소자의 위치에 상응하는 부분이 개방된 마스크를 적층하는 단계;
    (b3) 상기 마스크에 금속 페이스트(paste)를 프린팅하는 단계를 포함하는 것 을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
  7. 제1항에 있어서,
    상기 전자소자는, 웨이퍼 기판의 표면에 금속층을 적층한 후, 상기 웨이퍼 기판을 다이싱(dicing)하여 제조되는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 단계 (e)는,
    (e1) 상기 절연층의 표면을 도금하여 도금층을 적층시키는 단계;
    (e2) 상기 도금층의 일부를 선택적으로 제거하여 외층회로를 형성하는 단계를 포함하는 것을 특징으로 하는 전자소자 내장 인쇄회로기판 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
KR1020060090775A 2006-09-19 2006-09-19 전자소자 내장 인쇄회로기판 제조방법 KR100827315B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060090775A KR100827315B1 (ko) 2006-09-19 2006-09-19 전자소자 내장 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060090775A KR100827315B1 (ko) 2006-09-19 2006-09-19 전자소자 내장 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20080025949A KR20080025949A (ko) 2008-03-24
KR100827315B1 true KR100827315B1 (ko) 2008-05-06

Family

ID=39413588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060090775A KR100827315B1 (ko) 2006-09-19 2006-09-19 전자소자 내장 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR100827315B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101951733A (zh) * 2009-07-08 2011-01-19 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法
KR101038482B1 (ko) 2009-07-08 2011-06-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8418356B2 (en) 2008-03-25 2013-04-16 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an embedded printed circuit board

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037107B1 (ko) * 2009-11-30 2011-05-26 삼성전기주식회사 캐비티 형성용 패드 및 이를 이용한 캐비티 형성 방법
KR102016487B1 (ko) 2014-10-28 2019-09-02 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101933409B1 (ko) * 2015-12-16 2019-04-05 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
CN110650593A (zh) * 2019-10-21 2020-01-03 深圳市和美精艺科技有限公司 一种制作空腔传感器的生产方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247706A (ja) 2003-01-23 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
KR20060049008A (ko) * 2004-08-02 2006-05-18 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장형 기판 및 이의 제조 방법
KR20060070935A (ko) * 2004-12-21 2006-06-26 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR20060078118A (ko) * 2004-12-30 2006-07-05 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
KR20060095813A (ko) * 2005-02-28 2006-09-04 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247706A (ja) 2003-01-23 2004-09-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
KR20060049008A (ko) * 2004-08-02 2006-05-18 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장형 기판 및 이의 제조 방법
KR20060070935A (ko) * 2004-12-21 2006-06-26 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
KR20060078118A (ko) * 2004-12-30 2006-07-05 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
KR20060095813A (ko) * 2005-02-28 2006-09-04 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8418356B2 (en) 2008-03-25 2013-04-16 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an embedded printed circuit board
CN101951733A (zh) * 2009-07-08 2011-01-19 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法
KR101038482B1 (ko) 2009-07-08 2011-06-02 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN101951733B (zh) * 2009-07-08 2013-09-11 三星电机株式会社 绝缘层、具有电子元件的印刷电路板及其制造方法

Also Published As

Publication number Publication date
KR20080025949A (ko) 2008-03-24

Similar Documents

Publication Publication Date Title
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
TW571371B (en) Method for fabricating semiconductor package
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
JP4767269B2 (ja) 印刷回路基板の製造方法
KR100827315B1 (ko) 전자소자 내장 인쇄회로기판 제조방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP2005217225A (ja) 半導体装置及びその製造方法
JP2011119628A (ja) 電子部品内装型プリント基板及びその製造方法
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
TWI658761B (zh) 電路板及其製作方法
KR20090043818A (ko) 인쇄회로기판 및 그 제조 방법
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
CN112820713B (zh) 一种金属框架封装基板及其制造方法
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
JP2016134621A (ja) 電子部品内蔵型印刷回路基板及びその製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
US20220272828A1 (en) Heat Removal Architecture for Stack-Type Component Carrier With Embedded Component
KR20120124319A (ko) 인쇄회로기판 및 그의 제조 방법
KR101092945B1 (ko) 패키지 기판, 이를 구비한 전자소자 패키지, 및 패키지 기판 제조 방법
JP5062583B2 (ja) 電子部品用パッケージ
JP2004047543A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 12