JP2011119628A - 電子部品内装型プリント基板及びその製造方法 - Google Patents

電子部品内装型プリント基板及びその製造方法 Download PDF

Info

Publication number
JP2011119628A
JP2011119628A JP2010009968A JP2010009968A JP2011119628A JP 2011119628 A JP2011119628 A JP 2011119628A JP 2010009968 A JP2010009968 A JP 2010009968A JP 2010009968 A JP2010009968 A JP 2010009968A JP 2011119628 A JP2011119628 A JP 2011119628A
Authority
JP
Japan
Prior art keywords
electronic component
base substrate
printed circuit
circuit board
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010009968A
Other languages
English (en)
Inventor
Hong Won Kim
ウォン キム，ホン
Tae Sung Jeong
ション ジョン，テ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011119628A publication Critical patent/JP2011119628A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】別のビアホールの加工が要らなく、回路設計の自由度を高めることができる電子部品内装型プリント基板及びその製造方法を提供する。
【解決手段】空洞１１５が厚さ方向に形成されたベース基板１１０；活性面１２３がベース基板１１０の一面と一致するように空洞１１５内に配置された電子部品１２０；ベース基板１１０の他面に積層されて電子部品１２０を埋め込む絶縁材１３０；及びベース基板１１０の一面に形成されて電子部品１２０の接続端子１２５と接続する接続パターン１４５を含む第１回路層１４０；を含んでなる。電子部品１２０の活性面１２３をベース基板１１０の一面に一致させて配置することにより、別のビアホール加工が不要であり、多大な費用が消耗されるレーザー工程を省略することができるとともに、製造工程を簡素化することができ、製造費用を節減することができる。
【選択図】図２

Description

本発明は、電子部品内装型プリント基板及びその製造方法に関する。
半導体パッケージにおいて、プロファイル減少及び多様な機能を要求する市場の傾向にしたがってプリント基板の具現においても多様な技術が要求される。
例えば、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージの製造において、ＩＣ部品の導電性端子またはランドはリフロー可能なソルダバンプまたはボールを使用して基板の表面上にダイボンド領域の対応ランドに直接ソルダリングされる。
この際、電子部品または部品は基板トレースを含む電気的導電性経路の階層を介して電子システムの他の素子に機能的に接続され、基板トレースは一般にシステムのＩＣなどの電子部品の間で伝送される信号を運搬する。ＦＣＢＧＡの場合、基板上端のＩＣと下端のキャパシタ（Ｃａｐａｃｉｔｏｒ）がそれぞれ表面実装できる。この場合、基板の厚さの分だけＩＣとキャパシタを連結する回路の経路、つまり連結回路の長さが増え、インピーダンス値が増加して、電気的性能に良くない影響を及ぼす。また、下端面の一定面積をチップの実装のために使用するしかないため、例えば、下端のすべての面にボールアレイを望む使用者の場合には要求を満足させることができないなど、設計自由度が制限される。
これに対する解決方案として、部品を基板中に挿入して回路の経路を減らす部品内装技術が台頭している。内装型ＰＣＢは、既存の基板上にパッケージ形態に実装されていた能動／受動（Ａｃｔｉｖｅ／ｐａｓｓｉｖｅ）電子部品を有機基板内に内蔵することで、余分の表面積確保による多重機能（Ｍｕｌｔｉ−ｆｕｎｃｔｉｏｎｉｎｇ）、信号伝逹ラインの最小化による高周波低損失／高効率技術対応及び小型化の期待を満足させることができる、一種の次世代３次元パッケージ技術をなすことができ、新形態の高機能パッケージングトレンドを導き出すことができる。
図１Ａ〜図１Ｅは、従来の電子部品内装プリント基板の製造方法を工程順に示す断面図で、これらに基づいて従来技術の問題点を説明する。
まず、図１Ａに示すように、電子部品１が配置可能な空洞２が形成され、両面に第１回路パターン１１が備えられた絶縁層３と絶縁層３の一面に付着されテープ４とを含む基板本体１０を準備する段階である。
ついで、図１Ｂに示すように、電子部品１を絶縁層３の空洞２内に配置する段階である。この際、電子部品１は真空吸着方式のヘッダー（図示せず）によって空洞２内にフェースアップ方式で配置され、テープ４によって支持される。
ついで、図１Ｃに示すように、空洞２を含む基板本体１０に絶縁材５を積層する段階である。電子部品１が配置された空洞２内に絶縁材５を積層することにより、電子部品１は絶縁材５に埋め込まれる。
ついで、図１Ｄに示すように、テープ４を除去する段階である。もともとテープ４は、電子部品１が絶縁材５によって基板本体１０に固定されるまで電子部品１を支持する臨時部材なので、絶縁材５が積層された後に除去されるものである。
ついで、図１Ｅに示すように、絶縁材５の両面にビア６及び第２回路パターン７を含む回路層８を形成する段階である。この際、ビア６は、電子部品１の接続端子９と電気的に連結される。
ここで、接続端子９を露出させるために、レーザー工程で絶縁材５にビアホールを加工する場合、多大な費用が消耗される。さらに、ビアホール形成の際、レーザーによって電子部品１が貫通される不良が発生するおそれがある。また、レーザーでビアホールを加工して電子部品１の接続端子９を基板本体１０の回路と連結するので、内蔵可能な電子部品１のＩ／Ｏの数とピッチが制限される問題点があった。
また、絶縁層３の両面に第１回路パターン１１が備えられなければならなく、絶縁材５の両面にも第２回路パターン７が備えられなければならないので、構造的に４層以上に製作するしかなくて回路設計の自由度が制限される問題点があった。
そして、前述した工程は、空洞２の内部に精密に電子部品１を配置しにくく、接続端子９を外部から識別しにくいため、ビア６と接続端子９間の整合が難しい問題点があった。
したがって、本発明は、前述したような従来技術の問題点を解決するためになされたもので、本発明の目的は、電子部品の活性面をベース基板の一面に一致させて配置することにより、別のビアホールの加工が要らなく、ビアなしに電子部品の接続端子と接続パターンを直接連結することができるので、回路設計の自由度を高めることができる電子部品内装型プリント基板及びその製造方法を提供することである。
前記課題を達成するために、本発明の一面によれば、空洞が厚さ方向に形成されたベース基板；活性面が前記ベース基板の一面と一致するように前記空洞内に配置された電子部品；前記ベース基板の他面に積層されて前記電子部品を埋め込む絶縁材；及び前記ベース基板の一面に形成されて前記電子部品の接続端子と接続する接続パターンを含む第１回路層；を含む、電子部品内装型プリント基板が提供される。
前記電子部品内装型プリント基板は、前記絶縁材の他面に形成された第２回路層をさらに含むことが好ましい。
前記電子部品内装型プリント基板は、前記第１回路層と前記第２回路層を連結するように、前記ベース基板と前記絶縁材を貫いて形成されたビアをさらに含むことが好ましい。
前記電子部品内装型プリント基板は、前記ベース基板の一面または前記絶縁材の他面に積層されたビルドアップ層をさらに含むことが好ましい。
前記ベース基板は、アンクラッド銅張積層板（ｕｎｃｌａｄ ＣＣＬ）またはエポキシ系樹脂でなることが好ましい。
前記ベース基板は、前記第１回路層に対応するように、パターニングされた銅箔が一面に形成されることが好ましい。
前記絶縁材は、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ Ｆｏｉｌ）またはプリプレグ（ｐｒｅｐｒｅｇ）であってもよい。
前記電子部品の活性面は、前記電子部品の接続端子の露出面であってもよい。
前記電子部品の活性面は、パッシベーション層の露出面であってもよく、前記電子部品の接続端子は、前記パッシベーション層に埋め込まれることが好ましい。
前記課題を達成するために、本発明の他の面によれば、（Ａ）一面に支持テープが付着され、空洞が厚さ方向に形成されたベース基板を準備する段階；（Ｂ）活性面が前記ベース基板の一面と一致するように、前記空洞内に電子部品を配置する段階；（Ｃ）前記ベース基板の他面に絶縁材を積層して前記電子部品を埋め込む段階；及び（Ｄ）前記支持テープを除去し、ベース基板の一面に前記電子部品の接続端子と接続する接続パターンを含む第１回路層を形成する段階；を含む、電子部品内装型プリント基板の製造方法が提供される。
前記（Ｄ）段階において、前記絶縁材の他面に第２回路層を形成することができ、前記第１回路層と前記第２回路層を連結するように、前記ベース基板と前記絶縁材を貫くビアを形成することが好ましい。
前記（Ｄ）段階の後に、前記ベース基板の一面または前記絶縁材の他面にビルドアップ層を積層する段階をさらに含むことが好ましい。
前記（Ｂ）段階において、前記電子部品の活性面は、前記電子部品の接続端子の露出面であってもよい。
前記（Ｂ）段階において、前記電子部品の活性面は、パッシベーション層の露出面であってもよく、前記電子部品の接続端子は前記パッシベーション層に埋め込まれることが好ましい。
前記（Ａ）段階において、前記支持テープは、ポリイミドテープ（ＰＩ ｔａｐｅ）、熱発泡テープまたはＵＶテープであってもよい。
前記（Ａ）段階において、前記支持テープの一面には、支持基板が備えられることが好ましい。
前記（Ａ）段階において、前記ベース基板は、アンクラッド銅張積層板（ｕｎｃｌａｄ ＣＣＬ）またはエポキシ系樹脂でなることが好ましい。
前記（Ａ）段階において、前記ベース基板は、一面に銅箔が形成された絶縁材であってもよく、前記（Ｄ）段階において、前記銅箔にメッキ層を形成し、前記銅箔と前記メッキ層をパターニングして第１回路層を形成することが好ましい。
前記（Ｃ）段階において、前記絶縁材は、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ Ｆｏｉｌ）またはプリプレグ（ｐｒｅｐｒｅｇ）であってもよい。
本発明の特徴及び利点は、添付図面に基づいた以降の詳細な説明からより明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に使用された用語や単語は通常的で辞書的な意味に解釈されてはならず、発明者がその自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されなければならない。
本発明によれば、電子部品の活性面をベース基板の一面に一致させて配置することにより、別のビアホール加工が不要であり、多大な費用が消耗するレーザー工程を省略することができる。よって、製造工程を簡素化することができ、製造費用を節減することができる利点がある。
また、本発明によれば、ビアなしに接続端子と接続パターンが直接連結されるので、接続信頼性が優れ、回路設計の自由度を高めることができる効果がある。
従来の電子部品内装プリント基板の製造方法の工程（１）を示す断面図である。 従来の電子部品内装プリント基板の製造方法の工程（２）を示す断面図である。 従来の電子部品内装プリント基板の製造方法の工程（３）を示す断面図である。 従来の電子部品内装プリント基板の製造方法の工程（４）を示す断面図である。 従来の電子部品内装プリント基板の製造方法の工程（５）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の断面図（１）である。 本発明の好適な実施例による電子部品内装型プリント基板の断面図（２）である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（１）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（２）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（３）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（４）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（５）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（６）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（７）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（８）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（９）を示す断面図である。 本発明の好適な実施例による電子部品内装型プリント基板の製造方法の工程（１０）を示す断面図である。 本発明の好適な実施例による電子部品の断面図（１）である。 本発明の好適な実施例による電子部品の断面図（２）である。 本発明の好適な他の実施例による電子部品内装型プリント基板の断面図（１）である。 本発明の好適な他の実施例による電子部品内装型プリント基板の断面図（２）である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（１）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（２）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（３）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（４）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（５）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（６）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（７）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（８）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（９）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（１０）を示す断面図である。 本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法の工程（１１）を示す断面図である。
本発明の目的、特定の利点及び新規の特徴は、添付図面を参照する以下の詳細な説明と好適な実施例からより明らかになるであろう。本発明の説明において、各図面の構成要素に参照番号を付け加えるにあたり、同じ構成要素がたとえ他の図面に図示されていても、できるだけ同じ符号を付けることにする。また、“一面”、“他面”、“第１”、“第２”などの用語はある構成要素を他の構成要素と区別するために使用したもので、構成要素が前記用語に制限されるものではない。本発明の説明において、本発明の要旨を不要にあいまいにすることができる関連の公知技術についての具体的な説明は省略する。
以下、添付図面に基づいて、本発明の好適な実施例を詳細に説明する。
図２及び図３は、本発明の好適な実施例による電子部品内装型プリント基板の断面図である。
図２に示すように、本実施例による電子部品内装型プリント基板１００は、厚さ方向に空洞１１５が形成されたベース基板１１０、活性面１２３がベース基板１１０の一面と一致するように空洞１１５内に配置された電子部品１２０、ベース基板１１０の他面に積層され、電子部品１２０を埋め込む絶縁材１３０、及びベース基板１１０の一面に形成され、電子部品の接続端子１２５と接続する接続パターン１４５を含む第１回路層１４０を含んでなる。また、図３に示すように、本実施例による電子部品内装型プリント基板２００は、ベース基板１１０の一面または絶縁材１３０の他面に積層されたビルドアップ層１７０をさらに含むことができる。
ベース基板１１０は、プリント基板に一般的に使用される絶縁材でなることができ、例えば、銅張積層板（ＣＣＬ）の銅箔をすっかり除去したアンクラッド銅張積層板（ｕｎｃｌａｄ ＣＣＬ）またはエポキシ系樹脂を用いて形成することができる。また、ベース基板１１０には、電子部品１２０が配置される空洞１１５が厚さ方向に貫設されている。
電子部品１２０は、プリント基板と電気的に連結されて特定機能をする部品で、半導体素子のような能動素子またはキャパシタのような受動素子であることができる。ここで、電子部品１２０の活性面１２３は、ベース基板１１０の一面と一致し、それによりビアホールを加工する必要がなく、接続端子１２５に接続パターン１４５をメッキして直接連結することができる。ここで、活性面１２３がベース基板１１０の一面と一致するというのは、数学的に完全に同一平面上に位置するというものはなく、製造工程で発生する加工誤差などによる微々たる公差を含む意味である。
一方、電子部品１２０の活性面１２３は、一般的に接続端子１２５が備えられた最外側面を意味する。より詳細に、図１１に示すように、接続端子１２５が突設された場合、電子部品１２０の活性面１２３は、接続端子１２５の露出面となる。本実施例においては、図１１に示す電子部品１２０を基準に説明するが、これに限定されるものではなく、図１２に示すように、接続端子１２５がパッシベーション層１２７に埋め込まれた場合、電子部品１２０の活性面１２３は、パッシベーション層１２７の露出面となる。
絶縁材１３０は、電子部品１２０を埋め込む役目をするもので、ベース基板１１０の他面から積層されて、電子部品１２０が配置された空洞１１５に充填される。絶縁材１３０は、プリント基板に一般的に使用される絶縁材でなることができ、例えば、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ Ｆｏｉｌ）またはプリプレグ（ｐｒｅｐｒｅｇ）でなることができる。絶縁材１３０がＲＣＣの場合、ＲＣＣの銅箔１３５（図６及び図７参照）の反対面が、ベース基板１１０に積層されなければならないのはいうまでもないし、ＲＣＣの銅箔１３５は、第２回路層１５０にパターニングできる。
第１回路層１４０は、ベース基板１１０の一面に形成され、接続パターン１４５を介して電子部品１２０の接続端子１２５に連結されるものである。電子部品１２０の活性面１２３は、ベース基板１１０の一面と一致するので、従来の工法とは異なり、別のビアが必要なくて接続信頼性が優れ、レーザー工程を省略することができるので製造費用を節減することができる。また、従来技術とは異なり、必ずしも４層構造以上である必要がないので、回路設計の自由度を高めることができ、プリント基板の軽薄短小化に寄与することができる。一方、第１回路層１４０は、通常のＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）またはサブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅ）などによって形成することができる。
絶縁材１３０の他面には、第２回路層１５０を形成することができる。第２回路層１５０は、絶縁材１３０としてＲＣＣを使用する場合、ＲＣＣの銅箔１３５をパターニングして形成することができる（図７及び図８参照）。また、前述した第１回路層１４０と同様に、第２回路層１５０は、通常のＳＡＰ、ＭＳＡＰまたはサブトラクティブ法などによって形成することができる。そして、ベース基板１１０と絶縁材１３０を貫いて第１回路層１４０と第２回路層１５０を連結するビア１６０を形成することができる。ここで、第１回路層１４０、第２回路層１５０及びビア１６０は、ＳＡＰ、ＭＳＡＰなどによって同時に形成することができ、これにより製造工程を簡素化することができる。
また、図３に示すように、本実施例による電子部品内装型プリント基板２００は、ビルドアップ層１７０をさらに含むことができる。ビルドアップ層１７０は、ベース基板１１０の一面または絶縁材１３０の他面に積層される。ここで、ビルドアップ層１７０は、別の絶縁材を積層し、ＹＡＧレーザーまたはＣＯ２レーザーでビアホールを形成した後、ＳＡＰまたはＭＳＡＰなどを行ってビアを含む回路層を形成することで完成することができる。一方、図３には、ビルドアップ層１７０がベース基板１１０の一面と絶縁材１３０の他面に共に形成されており、それぞれ２層構造であるが、必ずしも両面に形成されなければならないのではなく、２層構造でなければならないのではない。ビルドアップ層１７０は、いずれか片面にだけ形成されるか、２層以上の構造に形成されても本発明の権利範囲に属するものであるのは言うまでもない。
一方、本実施例による電子部品内装型プリント基板１００、２００の最外側には、ソルダレジスト層２１０を形成することが好ましい。ソルダレジスト層２１０は、耐熱性被覆材料で、ソルダリング（ｓｏｌｄｅｒｉｎｇ）の際に最外側回路層に半田が塗布されないように保護する役目をする。また、外部回路との電気的連結のために、ソルダレジスト層２１０に開口部を加工してパッドを露出させることが好ましい。
図１３及び図１４は、本発明の好適な他の実施例による電子部品内装型プリント基板の断面図である。
図１３及び図１４に示すように、本実施例による電子部品内装型プリント基板３００、４００と前述した実施例による電子部品内装型プリント基板１００、２００との間の最大の相違点は、ベース基板１１０の構成にある。したがって、前述した実施例と重複する内容は省略し、ベース基板１１０を中心に説明する。
本実施例によるベース基板１１０は、一面に銅箔１１３が形成された絶縁素材１１１であり（図１５参照）、銅張積層板（ＣＣＬ）の他面に形成された銅箔をエッチングで除去して形成するか、あるいはＲＣＣなどを用いることができる。ここで、ベース基板１１０の銅箔１１３は、第１回路層１４０に対応するようにパターニングされる（図２０参照）。例えば、第１回路層１４０をサブトラクティブ法で形成するとき、ベース基板１１０の銅箔１１３を第１回路層１４０とともに選択的にエッチングしてパターニングすることができる。結局、パターニングされた銅箔１１３ａは、第１回路層１４０と実質的に同一役目をする。
本実施例による電子部品内装型プリント基板３００、４００は、製造工程中にベース基板１１０に銅箔１１３が備えられるので、基板の反り（ｗａｒｐａｇｅ）を防止することができる利点がある。
図４〜図１０は、本発明の好適な実施例による電子部品内装型プリント基板の製造方法を工程順に示す図である。
図４〜図１０に示すように、本実施例による電子部品内装型プリント基板の製造方法は、（Ａ）一面に支持テープ１８０が付着され、空洞１１５が厚さ方向に形成されたベース基板１１０を準備する段階、（Ｂ）活性面１２３がベース基板１１０の一面と一致するように空洞１１５内に電子部品１２０を配置する段階、（Ｃ）ベース基板１１０の他面に絶縁材１３０を積層して電子部品１２０を埋め込む段階、及び（Ｄ）支持テープ１８０を除去し、ベース基板１１０の一面に電子部品の接続端子１２５と接続する接続パターン１４５を含む第１回路層１４０を形成する段階を含んでなるものである。また、本実施例による電子部品内装型プリント基板の製造方法は、ベース基板１１０の一面または絶縁材１３０の他面にビルドアップ層１７０を積層する段階をさらに含むことができる。
まず、図４Ａ及び図４Ｂに示すように、一面に支持テープ１８０が付着され、電子部品１２０が配置される空洞１１５が厚さ方向に形成されたベース基板１１０を準備する段階である。ここで、ベース基板１１０は、プリント基板に一般的に使用される絶縁材でなることができ、例えば、アンクラッド銅張積層板またはエポキシ系樹脂を用いて形成することができる。
一方、支持テープ１８０は、絶縁材１３０が積層されて電子部品１２０が埋め込まれるまで電子部品１２０を固定するための臨時部材で、除去の際、ベース基板１１０または電子部品１２０に残留物が残らない接着剤を使用することが好ましい。また、後述する段階で絶縁材１３０を積層する過程で熱が加わるので、耐熱性に優れたものを用いることがより好ましい。具体的に、支持テープ１８０としては、ポリイミドテープ（ＰＩ ｔａｐｅ）、熱発泡テープまたはＵＶテープを用いることができる。そして、図４Ｂ、図５Ｂ及び図６Ｂに示すように、支持テープ１８０は電子部品１２０を支持するために所定強度以上の支持力を持たなければならないので、支持テープ１８０の一面には金属、プラスチックまたはセラミックなどで形成された支持基板１９０を備えることができる。
ついで、図５Ａ及び図５Ｂに示すように、電子部品１２０の活性面１２３がベース基板１１０の一面と一致するように空洞１１５内に電子部品１２０を配置する段階である。支持テープ１８０は接着力を保有するので、活性面１２３は支持テープ１８０に付着され、活性面１２３が支持テープ１８０に付着されれば、活性面１２３とベース基板１１０の一面が一致することになる。ただ、支持テープ１８０に反りが発生すれば活性面１２３とベース基板１１０の一面が一致しなくなるので、前述したように、別の支持基板１９０を一面に備えて（図５Ｂ参照）所定の支持力を補強することが好ましい。この段階において、活性面１２３とベース基板１１０の一面が一致するというのは数学的に完全に同一平面上に位置するというのはなく、製造工程中に発生する加工誤差などによる微々たる公差を含む意味である。
一方、電子部品１２０の活性面１２３は、一般的に接続端子１２５が備えられた最外側面を意味する。より詳細に、図１１に示すように、接続端子１２５が突設された場合、電子部品１２０の活性面１２３は接続端子１２５の露出面となる。本実施例においては、図１１に示す電子部品１２０を基準に説明するが、これに限定されるものではなく、図１２に示すように、接続端子１２５がパッシベーション層１２７に埋め込まれた場合、電子部品１２０の活性面１２３はパッシベーション層１２７の露出面となる。
ついで、図６Ａ及び図６Ｂに示すように、ベース基板１１０の他面に絶縁材１３０を積層して電子部品１２０を埋め込む段階である。ここで、絶縁材１３０はプリント基板に一般的に使用される絶縁材でなることができ、例えばＲＣＣまたはプリプレグを用いて形成することができる。この際、絶縁材１３０としてＲＣＣを用いる場合、ＲＣＣの銅箔１３５を後述する段階で第２回路層１５０にパターニングすることができる。
ついで、図７〜図９に示すように、支持テープ１８０を除去し、ベース基板１１０の一面に接続端子１２５と接続する接続パターン１４５を含む第１回路層１４０を形成する段階である。この段階において、支持テープ１８０を除去すれば、電子部品１２０の活性面１２３が露出されるので、別のビアホールを加工する必要なしに、接続パターン１４５を含む第１回路層１４０を形成して直接接続端子１２５と接続することができる。一方、この段階において、絶縁材１３０の他面には第２回路層１５０を形成することができる。前述した段階で絶縁材１３０としてＲＣＣを用いた場合、ＲＣＣの銅箔１３５をパターニングして第２回路層１５０を形成することができる。また、ベース基板１１０と絶縁材１３０を貫いて第１回路層１４０と第２回路層１５０を連結するビア１６０を形成することができる。ここで、第１回路層１４０、第２回路層１５０及びビア１６０は、ＳＡＰ、ＭＳＡＰ及びサブトラクティブ法などによって形成することができる。
ついで、図１０に示すように、ベース基板１１０の一面または絶縁材１３０の他面にビルドアップ層１７０を積層する段階である。ここで、ビルドアップ層１７０は、別個の絶縁材を積層し、ＹＡＧレーザーまたはＣＯ２レーザーを用いてビアホールを形成した後、ＳＡＰまたはＭＳＡＰなどを行ってビアを含む回路層を形成することで完成することができる。一方、図１０には、ビルドアップ層１７０がベース基板１１０の一面と絶縁材１３０の他面に共に形成され、それぞれ２層構造であるが、必ずしも両面に共に形成されなければならないのではなく、２層構造でなければならないのではない。ビルドアップ層１７０がいずれか片面にだけ形成されるか、あるいは２層以上の構造に形成されても本発明の権利範囲に属するものであるのは言うまでもない。
また、図９及び図１０に示すように、本実施例による電子部品内装型プリント基板の最外側には、ソルダレジスト層２１０を形成することが好ましい。ソルダレジスト層２１０は、耐熱性被覆材料でソルダリングするとき、最外側の回路層に半田が塗布されないように保護する役目をする。また、外部回路との電気的連結のために、ソルダレジスト層２１０に開口部を加工してパッドを露出させることが好ましい。
図１５〜図２２は、本発明の好適な他の実施例による電子部品内装型プリント基板の製造方法を工程順に示す図である。
図１５〜図２２に示すように、本実施例による電子部品内装型プリント基板の製造方法と前述した実施例による電子部品内装型プリント基板の製造方法の間の最大の相違点はベース基板１１０の構成にある。したがって、相違点であるベース基板１１０を中心に説明する。
まず、図１５Ａ及び図１５Ｂに示すように、一面に支持テープ１８０が付着され、電子部品１２０が配置される空洞１１５が厚さ方向に形成されたベース基板１１０を準備する段階である。ここで、ベース基板１１０は、一面に銅箔１１３が形成された絶縁素材１１１であり、銅張積層板（ＣＣＬ）の他面に形成された銅箔をエッチングで除去することで形成するか、ＲＣＣなどを用いることができる。
一方、図１５Ｂ、図１６Ｂ及び図１７Ｂに示すように、支持テープ１８０は、電子部品１２０を支持するために、所定強度以上の支持力を持たなければならないので、支持テープ１８０の一面には金属、プラスチックまたはセラミックなどで形成された支持基板１９０を備えることができる。
ついで、図１６Ａ及び図１６Ｂに示すように、電子部品１２０の活性面１２３がベース基板１１０の一面と一致するように空洞１１５内に電子部品１２０を配置する段階である。支持テープ１８０は接着力を保有するので、活性面１２３は支持テープ１８０に付着される。活性面１２３が支持テープ１８０に付着されれば、活性面１２３とベース基板１１０の一面は一致することになる。ただ、支持テープ１８０に反りが発生すれば、活性面１２３とベース基板１１０の一面が一致しなくなるので、前述したように、別の支持基板１９０を一面に備えて（図１６Ｂ参照）所定の支持力を補強することが好ましい。
ついで、図１７Ａ及び図１７Ｂに示すように、ベース基板１１０の他面に絶縁材１３０を積層して電子部品１２０を埋め込む段階である。この際、絶縁材１３０としてＲＣＣを用いることができる。この場合、ＲＣＣの銅箔１３５を後述する段階で第２回路層１５０にパターニングすることができる。
ついで、図１８〜図２１に示すように、支持テープ１８０を除去し、ベース基板１１０の一面に接続端子１２５と接続する接続パターン１４５を含む第１回路層１４０を形成する段階である。この段階において、支持テープ１８０を除去すれば、電子部品１２０の活性面１２３が露出されるので、別のビアホールを加工する必要なしに接続パターン１４５を含む第１回路層１４０を形成して直接接続端子１２５と接続することができる。第１回路層１４０を形成する過程をより詳細に説明すれば、ベース基板１１０の銅箔１１３にメッキ層１４１を形成し（図１９参照）、ベース基板１１０の銅箔１１３とメッキ層１４１を一緒にパターニングして第１回路層１４０を形成する（図２０参照）。ここで、パターニングされた銅箔１１３ａは、第１回路層１４０と実質的に同じ役目をする。一方、この段階において、絶縁材１３０の他面には、第２回路層１５０を形成することができ、ベース基板１１０と絶縁材１３０を貫いて第１回路層１４０と第２回路層１５０を連結するビア１６０を形成することができる。
ついで、図２２に示すように、ベース基板１１０の一面または絶縁材１３０の他面にビルドアップ層１７０を積層する段階である。
また、図２１及び図２２に示すように、本実施例による電子部品内装型プリント基板の最外側には、ソルダレジスト層２１０を形成することが好ましい。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのもので、本発明による電子部品内蔵型プリント基板及びその製造方法はこれに限定されなく、本発明の技術的思想内で当該分野の通常の知識を持った者によって多様な変形及び改良が可能であろう。本発明の単純な変形ないし変更はいずれも本発明の範疇内に属するもので、本発明の具体的な保護範囲は特許請求範囲によって明らかに決まるであろう。
本発明は、別のビアホールの加工が要らなく、回路設計の自由度を高めることができる電子部品内装型プリント基板及びその製造方法に適用可能である。
１００、２００、３００、４００ 電子部品内装型プリント基板
１１０ ベース基板
１１１ 絶縁素材
１１３ 銅箔
１１５ 空洞
１２０ 電子部品
１２３ 活性面
１２５ 接続端子
１２７ パッシベーション層
１３０ 絶縁材
１３５ 銅箔
１４０ 第１回路層
１４１ メッキ層
１４５ 接続パターン
１５０ 第２回路層
１６０ ビア
１７０ ビルドアップ層
１８０ 支持テープ
１９０ 支持基板
２１０ ソルダレジスト層

Claims (20)

  1. 空洞が厚さ方向に形成されたベース基板；
    活性面が前記ベース基板の一面と一致するように前記空洞内に配置された電子部品；
    前記ベース基板の他面に積層されて前記電子部品を埋め込む絶縁材；及び
    前記ベース基板の一面に形成されて前記電子部品の接続端子と接続する接続パターンを含む第１回路層；
    を含むことを特徴とする電子部品内装型プリント基板。
  2. 前記絶縁材の他面に形成された第２回路層をさらに含むことを特徴とする請求項１に記載の電子部品内装型プリント基板。
  3. 前記第１回路層と前記第２回路層を連結するように、前記ベース基板と前記絶縁材を貫いて形成されたビアをさらに含むことを特徴とする請求項２に記載の電子部品内装型プリント基板。
  4. 前記ベース基板の一面または前記絶縁材の他面に積層されたビルドアップ層をさらに含むことを特徴とする請求項１に記載の電子部品内装型プリント基板。
  5. 前記ベース基板が、アンクラッド銅張積層板（ｕｎｃｌａｄ ＣＣＬ）またはエポキシ系樹脂でなることを特徴とする請求項１に記載の電子部品内装型プリント基板。
  6. 前記ベース基板が、前記第１回路層に対応するように、パターニングされた銅箔が一面に形成されたことを特徴とする請求項１に記載の電子部品内装型プリント基板。
  7. 前記絶縁材が、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ Ｆｏｉｌ）またはプリプレグ（ｐｒｅｐｒｅｇ）であることを特徴とする請求項１に記載の電子部品内装型プリント基板。
  8. 前記電子部品の活性面が、前記電子部品の接続端子の露出面であることを特徴とする請求項１に記載の電子部品内装型プリント基板。
  9. 前記電子部品の活性面が、パッシベーション層の露出面であり、前記電子部品の接続端子が、前記パッシベーション層に埋め込まれたことを特徴とする請求項１に記載の電子部品内装型プリント基板。
  10. （Ａ）一面に支持テープが付着され、空洞が厚さ方向に形成されたベース基板を準備する段階；
    （Ｂ）活性面が前記ベース基板の一面と一致するように、前記空洞内に電子部品を配置する段階；
    （Ｃ）前記ベース基板の他面に絶縁材を積層して前記電子部品を埋め込む段階；及び
    （Ｄ）前記支持テープを除去し、ベース基板の一面に前記電子部品の接続端子と接続する接続パターンを含む第１回路層を形成する段階；
    を含むことを特徴とする電子部品内装型プリント基板の製造方法。
  11. 前記（Ｄ）段階において、
    前記絶縁材の他面に第２回路層を形成することを特徴とする請求項１０に記載の電子部品内装型プリント基板の製造方法。
  12. 前記第１回路層と前記第２回路層を連結するように、前記ベース基板と前記絶縁材を貫くビアを形成することを特徴とする請求項１１に記載の電子部品内装型プリント基板の製造方法。
  13. 前記（Ｄ）段階の後に、
    前記ベース基板の一面または前記絶縁材の他面にビルドアップ層を積層する段階をさらに含むことを特徴とする請求項１０に記載の電子部品内装型プリント基板の製造方法。
  14. 前記（Ｂ）段階において、
    前記電子部品の活性面が、前記電子部品の接続端子の露出面であることを特徴とする請求項１０に記載の電子部品内装型プリント基板の製造方法。
  15. 前記（Ｂ）段階において、
    前記電子部品の活性面が、パッシベーション層の露出面であり、前記電子部品の接続端子が、前記パッシベーション層に埋め込まれたことを特徴とする請求項１０に記載の電子部品内装型プリント基板の製造方法。
  16. 前記（Ａ）段階において、
    前記支持テープが、ポリイミドテープ（ＰＩ ｔａｐｅ）、熱発泡テープまたはＵＶテープであることを特徴とする請求項１０に記載の電子部品内装型プリント基板の製造方法。
  17. 前記（Ａ）段階において、
    前記支持テープの一面には、支持基板が備えられることを特徴とする請求項１０に記載の電子部品内装型プリント基板の製造方法。
  18. 前記（Ａ）段階において、
    前記ベース基板が、アンクラッド銅張積層板（ｕｎｃｌａｄ ＣＣＬ）またはエポキシ系樹脂でなることを特徴とする請求項１０に記載の電子部品内装型プリント基板の製造方法。
  19. 前記（Ａ）段階において、
    前記ベース基板が、一面に銅箔が形成された絶縁材であり、
    前記（Ｄ）段階において、
    前記銅箔にメッキ層を形成し、前記銅箔と前記メッキ層をパターニングして第１回路層を形成することを特徴とする請求項１０に記載の電子部品内装型プリント基板の製造方法。
  20. 前記（Ｃ）段階において、
    前記絶縁材が、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ Ｆｏｉｌ）またはプリプレグ（ｐｒｅｐｒｅｇ）であることを特徴とする請求項１０に記載の電子部品内装型プリント基板の製造方法。
JP2010009968A 2009-12-01 2010-01-20 電子部品内装型プリント基板及びその製造方法 Pending JP2011119628A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090117807A KR101095130B1 (ko) 2009-12-01 2009-12-01 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR10-2009-0117807 2009-12-01

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012047567A Division JP2012134536A (ja) 2009-12-01 2012-03-05 電子部品内装型プリント基板の製造方法
JP2012047565A Division JP2012109621A (ja) 2009-12-01 2012-03-05 電子部品内装型プリント基板

Publications (1)

Publication Number Publication Date
JP2011119628A true JP2011119628A (ja) 2011-06-16

Family

ID=44067988

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2010009968A Pending JP2011119628A (ja) 2009-12-01 2010-01-20 電子部品内装型プリント基板及びその製造方法
JP2012047567A Pending JP2012134536A (ja) 2009-12-01 2012-03-05 電子部品内装型プリント基板の製造方法
JP2012047565A Pending JP2012109621A (ja) 2009-12-01 2012-03-05 電子部品内装型プリント基板

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012047567A Pending JP2012134536A (ja) 2009-12-01 2012-03-05 電子部品内装型プリント基板の製造方法
JP2012047565A Pending JP2012109621A (ja) 2009-12-01 2012-03-05 電子部品内装型プリント基板

Country Status (3)

Country Link
US (2) US20110127076A1 (ja)
JP (3) JP2011119628A (ja)
KR (1) KR101095130B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056314A (ja) * 2016-09-28 2018-04-05 京セラ株式会社 印刷配線板の製造方法および印刷配線板

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101148601B1 (ko) * 2010-07-05 2012-05-25 삼성전기주식회사 아이씨 모듈 및 이의 제조 방법과 아이씨 모듈을 이용한 임베디드 인쇄회로기판 및 이의 제조 방법
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
KR101253514B1 (ko) * 2011-10-27 2013-04-11 아페리오(주) 열팽창수축률 차이로 인한 기판 휨 문제 해결방법 및 이를 적용한 전자부품 내장형 인쇄회로기판
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
KR101417264B1 (ko) * 2012-04-25 2014-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2013186966A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 複合多層配線基板とその製造方法
KR101420499B1 (ko) * 2012-07-26 2014-07-16 삼성전기주식회사 적층형 코어리스 인쇄회로기판 및 그 제조 방법
US8866287B2 (en) 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
KR101483825B1 (ko) * 2012-12-04 2015-01-16 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
AT514074B1 (de) * 2013-04-02 2014-10-15 Austria Tech & System Tech Verfahren zum Herstellen eines Leiterplattenelements
KR101506794B1 (ko) * 2013-07-18 2015-03-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102192356B1 (ko) * 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
CN105934823A (zh) 2013-11-27 2016-09-07 At&S奥地利科技与系统技术股份公司 印刷电路板结构
AT515101B1 (de) * 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
KR101601815B1 (ko) * 2014-02-06 2016-03-10 삼성전기주식회사 임베디드 기판, 인쇄회로기판 및 그 제조 방법
KR101609268B1 (ko) * 2014-02-10 2016-04-20 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
JP2015170769A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法
TWM497903U (zh) * 2014-11-21 2015-03-21 Boardtek Electronics Corp 陶瓷內埋式電路板
KR20160090625A (ko) * 2015-01-22 2016-08-01 삼성전기주식회사 전자소자내장형 인쇄회로기판 및 그 제조방법
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
US10410940B2 (en) * 2017-06-30 2019-09-10 Intel Corporation Semiconductor package with cavity
KR20190027579A (ko) * 2017-09-07 2019-03-15 삼성전기주식회사 인쇄회로기판
CN110120353B (zh) * 2018-02-07 2023-07-18 讯忆科技股份有限公司 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法
CN110798974B (zh) * 2018-08-01 2021-11-16 宏启胜精密电子(秦皇岛)有限公司 埋嵌式基板及其制作方法，及具有该埋嵌式基板的电路板
CN113630969B (zh) * 2021-10-11 2022-02-01 四川英创力电子科技股份有限公司 一种印制电路板嵌铜装置及印制电路板加工方法
CN116456619A (zh) * 2022-01-10 2023-07-18 无锡深南电路有限公司 印制电路板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667987A (en) * 1979-11-06 1981-06-08 Casio Computer Co Ltd Method of manufacturing circuit board
JPH03136290A (ja) * 1989-10-20 1991-06-11 Matsushita Electric Ind Co Ltd 樹脂回路基板及びその製造方法
JP2007005768A (ja) * 2005-06-22 2007-01-11 Samsung Electro-Mechanics Co Ltd 電子部品内蔵の印刷回路基板及びその製作方法
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法
JP2009530801A (ja) * 2006-03-17 2009-08-27 インベラ エレクトロニクス オサケユキチュア 回路基板の製造方法とコンポーネントを有する回路基板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
JP3861669B2 (ja) * 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP4167001B2 (ja) * 2002-04-15 2008-10-15 日本特殊陶業株式会社 配線基板の製造方法
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
JP4405478B2 (ja) * 2005-08-05 2010-01-27 日本特殊陶業株式会社 配線基板及びその製造方法、埋め込み用セラミックチップ
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JP4954765B2 (ja) * 2006-04-25 2012-06-20 日本特殊陶業株式会社 配線基板の製造方法
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
JP4501961B2 (ja) 2007-05-21 2010-07-14 パナソニック電工株式会社 モジュール集合体
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法
KR100832653B1 (ko) 2007-06-08 2008-05-27 삼성전기주식회사 부품 내장형 인쇄회로기판 및 그 제조방법
TW200903751A (en) * 2007-07-13 2009-01-16 Phoenix Prec Technology Corp Flip-chip package structure, and the substrate and the chip thereof
JP5515210B2 (ja) 2007-12-13 2014-06-11 大日本印刷株式会社 部品内蔵配線板、部品内蔵配線板の製造方法
JP4957638B2 (ja) * 2008-04-24 2012-06-20 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
CN102150482B (zh) * 2008-09-30 2013-07-10 揖斐电株式会社 电子零件内置线路板及其制造方法
JP2010114434A (ja) * 2008-10-08 2010-05-20 Ngk Spark Plug Co Ltd 部品内蔵配線基板及びその製造方法
KR101067109B1 (ko) * 2010-04-26 2011-09-26 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5667987A (en) * 1979-11-06 1981-06-08 Casio Computer Co Ltd Method of manufacturing circuit board
JPH03136290A (ja) * 1989-10-20 1991-06-11 Matsushita Electric Ind Co Ltd 樹脂回路基板及びその製造方法
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2007005768A (ja) * 2005-06-22 2007-01-11 Samsung Electro-Mechanics Co Ltd 電子部品内蔵の印刷回路基板及びその製作方法
JP2009530801A (ja) * 2006-03-17 2009-08-27 インベラ エレクトロニクス オサケユキチュア 回路基板の製造方法とコンポーネントを有する回路基板
JP2009194382A (ja) * 2008-02-14 2009-08-27 Ibiden Co Ltd プリント配線板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056314A (ja) * 2016-09-28 2018-04-05 京セラ株式会社 印刷配線板の製造方法および印刷配線板

Also Published As

Publication number Publication date
KR101095130B1 (ko) 2011-12-16
JP2012109621A (ja) 2012-06-07
US20110127076A1 (en) 2011-06-02
US20140298648A1 (en) 2014-10-09
JP2012134536A (ja) 2012-07-12
KR20110061221A (ko) 2011-06-09

Similar Documents

Publication Publication Date Title
JP2011119628A (ja) 電子部品内装型プリント基板及びその製造方法
JP5140112B2 (ja) 電子部品内蔵型プリント基板およびその製造方法
KR101077410B1 (ko) 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101095161B1 (ko) 전자부품 내장형 인쇄회로기판
JP7074409B2 (ja) 素子内蔵型印刷回路基板
US20110284277A1 (en) Printed wiring board and method for manufacturing printed wiring board
US8945329B2 (en) Printed wiring board and method for manufacturing printed wiring board
KR20110045098A (ko) 전자 부품 내장 배선판 및 그의 제조 방법
US20100108371A1 (en) Wiring board with built-in electronic component and method for manufacturing the same
JP2010135713A (ja) チップ内蔵印刷回路基板及びその製造方法
JP2012134437A (ja) 電子部品内蔵型プリント基板およびその製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2008124247A (ja) 部品内蔵基板及びその製造方法
US20100236822A1 (en) Wiring board and method for manufacturing the same
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP2013110329A (ja) コンデンサモジュール内蔵配線基板
JP5184497B2 (ja) 電子部品内装型プリント基板及びその製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
KR101095244B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2009239223A (ja) 多層配線基板
JP2008078573A (ja) 部品内蔵型多層プリント配線板
KR101580285B1 (ko) 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법
JP2010034588A (ja) 回路部品内蔵基板の製造方法
KR101077358B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120424