JP2009239223A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2009239223A JP2009239223A JP2008086885A JP2008086885A JP2009239223A JP 2009239223 A JP2009239223 A JP 2009239223A JP 2008086885 A JP2008086885 A JP 2008086885A JP 2008086885 A JP2008086885 A JP 2008086885A JP 2009239223 A JP2009239223 A JP 2009239223A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- reinforcing plate
- multilayer wiring
- chip
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Abstract
【解決手段】コアレス配線基板10の主面12上にはICチップ31を搭載するための複数の端子パッド27が設けられるとともに、裏面13上には複数のPGA用パッド41A及び部品実装用パッド41Bが設けられる。コアレス配線基板10の裏面13において、各PGA用パッド41Aには端子ピン55が接合されるとともに部品実装用パッド41Bにはチップコンデンサ56が表面実装される。コアレス配線基板10の裏面13に対して面接触状態で補強板50が固定される。補強板50には、端子ピン55の頭部58及びチップコンデンサ56を配置させる凹部52,53が形成される。凹部52の底面52Aには端子ピン55の軸部57を挿通する挿通孔54が形成される。
【選択図】図1
Description
12…主面
13…裏面
20…積層構造体としての配線積層部
21〜24…層間絶縁層としての樹脂絶縁層
26…導体層
27…表面側接続端子としての端子パッド
31…半導体集積回路素子としてのICチップ
41A…裏面側接続端子としてのPGA用パッド
41B…裏面側接続端子としての部品実装用パッド
50…補強板
51…接着剤層
52,53…凹部
52A…凹部の底面
54…挿通孔
55…部品としての端子ピン
56…部品としてのコンデンサチップ
57…軸部
58…頭部
Claims (5)
- コア基板を有さず、導体層及び層間絶縁層を交互に積層して多層化した積層構造体であり、その主面上に半導体集積回路素子を搭載するための複数の表面側接続端子が設けられるとともに、前記主面の反対側にある裏面上に部品をはんだ付けして搭載するための複数の裏面側接続端子が設けられた多層配線基板であって、
前記裏面に対して面接触状態で固定され、前記裏面に対向して配置された面側に前記部品の大きさ及び形状に合致した凹部が形成された補強板を備え、前記凹部内に前記部品が配置されていることを特徴とする多層配線基板。 - 前記部品は、表面実装用のチップ部品であることを特徴とする請求項1に記載の多層配線基板。
- 前記部品は、軸部と前記軸部よりも径の大きい頭部とを有するネイルヘッド形状をなす端子ピンであり、前記端子ピンに対応した位置にある前記凹部の底面は前記頭部に近接または当接して配置され、その底面に開口形成された挿通孔には前記軸部が挿通されていることを特徴とする請求項1に記載の多層配線基板。
- 前記補強板は、非金属材料からなることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板。
- 前記補強板は、合成樹脂を主体材料とするものであることを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086885A JP5340622B2 (ja) | 2008-03-28 | 2008-03-28 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008086885A JP5340622B2 (ja) | 2008-03-28 | 2008-03-28 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009239223A true JP2009239223A (ja) | 2009-10-15 |
JP5340622B2 JP5340622B2 (ja) | 2013-11-13 |
Family
ID=41252780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008086885A Expired - Fee Related JP5340622B2 (ja) | 2008-03-28 | 2008-03-28 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5340622B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102256452A (zh) * | 2010-04-02 | 2011-11-23 | 株式会社电装 | 具有内置半导体芯片的电路板以及制造该电路板的方法 |
WO2015141802A1 (ja) * | 2014-03-20 | 2015-09-24 | オリンパス株式会社 | 実装構造体の製造方法、実装用治具、実装構造体の製造装置、撮像装置および内視鏡装置 |
CN109587932A (zh) * | 2018-12-06 | 2019-04-05 | 李建波 | 一种新型补强钢片及其加工工艺 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129778A (ja) * | 1995-10-31 | 1997-05-16 | Ngk Spark Plug Co Ltd | Pga型電子部品用基板 |
JPH11163475A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 電子部品を実装したフレキシブル回路基板ユニット |
JP2000022019A (ja) * | 1998-06-29 | 2000-01-21 | Ibiden Co Ltd | ピン付きプリント配線板およびその製造方法 |
JP2001036224A (ja) * | 1999-07-21 | 2001-02-09 | Ngk Spark Plug Co Ltd | 樹脂製配線基板及びその製造方法 |
JP2001251035A (ja) * | 2000-03-03 | 2001-09-14 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP3664720B2 (ja) * | 2001-10-31 | 2005-06-29 | 新光電気工業株式会社 | 半導体装置用多層回路基板の製造方法 |
-
2008
- 2008-03-28 JP JP2008086885A patent/JP5340622B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09129778A (ja) * | 1995-10-31 | 1997-05-16 | Ngk Spark Plug Co Ltd | Pga型電子部品用基板 |
JPH11163475A (ja) * | 1997-11-27 | 1999-06-18 | Nec Corp | 電子部品を実装したフレキシブル回路基板ユニット |
JP2000022019A (ja) * | 1998-06-29 | 2000-01-21 | Ibiden Co Ltd | ピン付きプリント配線板およびその製造方法 |
JP2001036224A (ja) * | 1999-07-21 | 2001-02-09 | Ngk Spark Plug Co Ltd | 樹脂製配線基板及びその製造方法 |
JP2001251035A (ja) * | 2000-03-03 | 2001-09-14 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP3664720B2 (ja) * | 2001-10-31 | 2005-06-29 | 新光電気工業株式会社 | 半導体装置用多層回路基板の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102256452A (zh) * | 2010-04-02 | 2011-11-23 | 株式会社电装 | 具有内置半导体芯片的电路板以及制造该电路板的方法 |
WO2015141802A1 (ja) * | 2014-03-20 | 2015-09-24 | オリンパス株式会社 | 実装構造体の製造方法、実装用治具、実装構造体の製造装置、撮像装置および内視鏡装置 |
US10426324B2 (en) | 2014-03-20 | 2019-10-01 | Olympus Corporation | Imaging apparatus including an image sensor chip mount assembly |
CN109587932A (zh) * | 2018-12-06 | 2019-04-05 | 李建波 | 一种新型补强钢片及其加工工艺 |
Also Published As
Publication number | Publication date |
---|---|
JP5340622B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5356876B2 (ja) | 多層配線基板及びその製造方法 | |
JP5290017B2 (ja) | 多層配線基板及びその製造方法 | |
JP5179920B2 (ja) | 多層配線基板 | |
JP5284235B2 (ja) | 半導体パッケージ | |
JP4334005B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
JP5289996B2 (ja) | 補強材付き配線基板 | |
JP4866268B2 (ja) | 配線基板の製造方法及び電子部品装置の製造方法 | |
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
US10745819B2 (en) | Printed wiring board, semiconductor package and method for manufacturing printed wiring board | |
JP4635033B2 (ja) | 配線基板の製造方法及び電子部品実装構造体の製造方法 | |
US10098243B2 (en) | Printed wiring board and semiconductor package | |
JP2009246358A (ja) | 多層配線基板 | |
JP5172404B2 (ja) | 多層配線基板の製造方法、及び多層配線基板の中間製品 | |
JP5260215B2 (ja) | 補強材付き配線基板の製造方法 | |
JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
JP5340622B2 (ja) | 多層配線基板 | |
JP5129783B2 (ja) | 補強材付き配線基板及びその製造方法 | |
KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP2013030808A (ja) | 配線基板製造用の仮基板及びその製造方法 | |
JP5350829B2 (ja) | 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130807 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |