CN102256452A - 具有内置半导体芯片的电路板以及制造该电路板的方法 - Google Patents

具有内置半导体芯片的电路板以及制造该电路板的方法 Download PDF

Info

Publication number
CN102256452A
CN102256452A CN201110086634XA CN201110086634A CN102256452A CN 102256452 A CN102256452 A CN 102256452A CN 201110086634X A CN201110086634X A CN 201110086634XA CN 201110086634 A CN201110086634 A CN 201110086634A CN 102256452 A CN102256452 A CN 102256452A
Authority
CN
China
Prior art keywords
resin bed
semiconductor chip
electrode
pad
thermoplastic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110086634XA
Other languages
English (en)
Other versions
CN102256452B (zh
Inventor
前田幸宏
近藤宏司
原田嘉治
山内毅
藤井哲夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN102256452A publication Critical patent/CN102256452A/zh
Application granted granted Critical
Publication of CN102256452B publication Critical patent/CN102256452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及具有内置半导体芯片的电路板以及制造该电路板的方法。具体地，本发明提出一种电路板(10)，其包括绝缘构件(20)以及由绝缘构件的热塑性树脂部封装的半导体芯片(50)。布线构件位于绝缘构件中并且电连接半导体芯片的相应侧面上的第一和第二电极(51a-51c)。布线构件包括焊盘(31)、层间连接构件(40)、以及连接部(52)。在第一电极与连接部之间、焊盘与连接部之间、以及第二电极与层间连接构件之间具有扩散层。层间连接构件的至少一种元素具有低于热塑性树脂部的玻璃转化点的熔点。连接部由熔点高于热塑性树脂部的熔点的材料制成。本发明还提出一种制造电路板(10)的方法。

Description

具有内置半导体芯片的电路板以及制造该电路板的方法
技术领域
本发明涉及一种电路板，该电路板包括具有布线构件的绝缘构件以及内置于绝缘构件中的半导体芯片，并且还涉及一种制造电路板的方法。
背景技术
JP-A-2009-272435公开了一种具有内置半导体芯片的电路板以及制造电路板的方法。
内置于电路板中的半导体芯片具有从其前侧延伸到其背侧的通孔电极。在半导体芯片的前侧上形成有凸块，背侧端子在半导体芯片的背侧上形成并且连接到通孔电极。凸块以及背侧端子连接到半导体芯片的集成电路并且充当电极。
半导体芯片以倒装芯片方式通过凸块被安装到由玻璃增强树脂制成的芯体基板上。芯体基板中形成有具有接线端子的电路。芯体基板的接线端子通过超声波接合连接到半导体芯片的凸块。底部填充材料位于芯体基板与半导体芯片之间。
芯体基板上形成有由玻璃增强纤维制成的预浸材料层。预浸材料层具有开口，半导体芯片位于该开口中。
在预浸材料层、半导体芯片以及芯体基板的背侧上形成有布线层。预浸材料层以及半导体芯片上的布线层连接到半导体芯片的背侧端子，并且芯体基板背侧上的布线层连接到芯体基板的电路。
电路板由以下方法制造而成。首先，制备硅基半导体芯片，该芯片的前侧上设有金柱形凸块(金球凸点)以及背侧上设有铝端子。铝端子连接到基板中的通孔电极。此外，制备具有接线端子的芯体基板。
随后，半导体芯片的柱形凸块通过超声波接合连接到芯体基板的接线端子。随后，在芯体基板与半导体芯片之间注入底部填充材料并且该材料在热量下进行硬化。此外，半导体芯片的背侧端子上形成铜柱形凸块。
接下来，具有开口的预浸材料层在芯体基板的表面上层叠并且在压力和热量下进行硬化。随后，在芯体基板的各个侧面上形成布线层。
JP 2007-A-324550公开了一种制造电路板的方法，该电路板具有内置电子元件。
在该方法中，树脂层进行层叠以形成层叠主体，在层叠主体中设有电子元件，所述树脂层包括表面上具有导体图案的层以及具有填充导电膏的通孔的层。
随后，从两个侧面向层叠主体施加热量及压力，从而使得树脂层的热塑性树脂能够软化。由此，层叠主体的树脂层一次性地结合在一起，从而使得电子元件能够被密封及封装到层叠主体中。同时，通孔中的导电膏被烧结到层间连接构件中，该层间连接构件充当用于连接导体图案的电极。
根据JP 2007-A-324550中公开的方法，通过向层叠主体施加热量和压力，内部具有电子元件的层叠主体一次性地形成于电路板中。由此，制造过程得以简化，从而使得制造时间能够被缩短。
近年来，在半导体芯片设计领域，趋势是电极被设置成微小间距(即窄间距)，从而提高芯片集成度、提高芯片速度以及减小芯片尺寸。假定裸半导体芯片通过JP 2007-A-324550中公开的方法以倒装芯片方式进行安装，那么需要形成具有极小直径(例如，几微米到几十微米)的通孔，以获得微小间距配置以及确保相邻层间连接构件之间的电绝缘。形成这种小通孔以及利用导电膏填充小通孔是困难的。
此外，通孔越小，通孔中导电膏的量变得越小。结果是，层间连接构件与导体图案之间的电连接的可靠性将会降低。
例如，在半导体芯片的电极上形成柱形凸块，并且通过将柱形凸块连接到基板的焊盘从而将半导体芯片安装到基板上。在这种情况下，为了防止相邻电极发生短路，需要通过如JP-A-2009-272437中公开的固相扩散接合将柱形凸块连接到焊盘。
假定上面的传统方法被组合以简化制造工艺，那么在向层叠主体施加热量和压力期间应力会集中到固相柱形凸块上，该层叠主体内部设有半导体芯片。由此，半导体芯片可能由于集中应力而损坏。
发明内容
鉴于以上内容，本发明的目的是提供一种电路板，该电路板包括具有布线构件的绝缘构件以及内置到绝缘构件中的半导体芯片。本发明的另一个目的是提供一种制造电路板的方法。
根据本发明的一个方面，一种制造电路板的方法包括准备步骤、层叠步骤以及热量/压力施加步骤。在准备步骤中，准备半导体芯片和多个树脂层。半导体芯片在第一侧面上具有第一电极，并且在与第一侧面相反的第二侧面上具有第二电极。第一电极具有柱形凸块(stud bump)。树脂层包括热塑性树脂层。树脂层具有第一树脂层、第二树脂层以及第三树脂层。第一树脂层具有导体图案(印刷电路)，该导体图案具有焊盘(pad)。第二树脂层由热塑性树脂制成。第三树脂层由热塑性树脂制成并且具有充满导电膏的通孔。在层叠步骤中，树脂层和半导体芯片以使热塑性树脂层至少交替设置的方式层叠，以形成层叠主体。在热量/压力施加步骤中，压力和热量施加到层叠主体，以一次性地将树脂层一起结合到单个绝缘构件中，从而使得半导体芯片被封装到绝缘构件中以形成电路板。在层叠步骤中，第一树脂层以使第一树脂层的焊盘通过第二树脂层面对半导体芯片的柱形凸块的方式设置。在层叠步骤中，第三树脂层以使第三树脂层的通孔中的导电膏面对半导体芯片的第二电极的方式设置。在热量/压力施加步骤中，第一电极和柱形凸块通过固相扩散接合而接合到一起，并且第一树脂层的焊盘和柱形凸块通过固相扩散接合而接合到一起。此外，在热量/压力施加步骤中，第三树脂层的第二电极与导电膏通过液相扩散接合而接合到一起，从而使得导电膏能够被烧结。
根据本发明的另一个方面，一种电路板包括绝缘构件、半导体芯片、以及布线构件。绝缘构件具有热塑性树脂部。半导体芯片的第一侧面上具有第一电极，与第一侧面相反的第二侧面上具有第二电极。半导体芯片由热塑性树脂部封装。布线构件位于绝缘构件中并且与第一电极和第二电极电连接。布线构件包括具有焊盘的导体图案、位于通孔中的层间连接构件、以及用于连接焊盘和第一电极的连接部。第一扩散层位于第一电极与连接部之间的界面处。第二扩散层位于焊盘与连接部之间的界面处。第三扩散层位于第二电极与层间连接构件之间的界面处。与第二电极电连接的层间连接构件的至少一种元素具有低于热塑性树脂部的玻璃转化点的熔点。连接部由熔点高于热塑性树脂部的熔点的材料制成。
附图说明
通过接下来参考附图进行的详细描述，本发明的上述及其它目的、特征及优点将会变得更加明显，在附图中：
图1是示出了根据本发明的第一实施例的电路板的示意图；
图2是示出了根据第一实施例的准备步骤的示意图；
图3A-3D是示出了根据第一实施例的倒装芯片安装步骤的示意图；
图4是示出了图3B的俯视图的示意图；
图5是示出了根据第一实施例的层叠步骤的示意图；
图6是示出了根据第一实施例的热量/压力施加步骤的示意图；
图7是示出了图1的局部放大视图的示意图；
图8是示出了在根据第一实施例的倒装芯片安装步骤之前的柱形凸块的示意图；
图9是示出了在根据第一实施例的倒装芯片安装步骤之后以及热量/压力施加步骤之前的柱形凸块(连接构件)的示意图；
图10是示出了在根据第一实施例的热量/压力施加步骤之后的柱形凸块(连接构件)的示意图；
图11是示出了图10中由虚线所包围的部分的放大视图的示意图；
图12是示出了对比示例的示意图，其中电路板在没有压力施加的情况下形成；
图13是示出了在热量/压力施加步骤之后的柱形凸块(连接构件)的示意图；
图14是示出了图13的局部放大视图的示意图；
图15A是示出了根据本发明的第二实施例、接合到基板的第二树脂层的俯视图的示意图，以及图15B是示出了沿着图15A中的线XVB-XVB截取的横截面视图的示意图；
图16A是示出了根据第二实施例的变型、接合到基板的第二树脂层的俯视图的示意图，以及图16B是示出了沿着图16A中的线XVIB-XVIB截取的横截面视图的示意图；
图17是示出了根据本发明的变型的电路板的示意图；
图18是示出了图17的仰视图的示意图；
图19A-19C是示出了根据本发明的变型的制造步骤的示意图；以及
图20是示出了根据本发明的变型、在热量/压力施加步骤期间导电膏状态改变的示意图。
具体实施方式
下面参考附图描述本发明的实施例。在根据该实施例的制造电路板的方法中，执行下面的两个步骤。
1)将具有柱形凸块的半导体芯片(裸IC芯片)以倒装芯片方式安装到基板上的步骤，该基板形成有第一树脂层，该第一树脂层具有通过第二树脂层的焊盘，该第二树脂层由热塑性树脂制成。
2)通过图案化预浸材料铺叠工艺(PALAP)封装基板的步骤，其中半导体芯片安装在该基板上，PALAP由株式会社电装研发。PALAP是株式会社电装的注册商标。
本发明的主要特征在于上述步骤中柱形凸块与焊盘之间的连接状态。
(第一实施例)
下面参考图1描述根据本发明的第一实施例的电路板10。电路板10包括绝缘构件20、导体图案30、层间连接构件40、半导体芯片50、以及散热片60。导体图案30和层间连接构件40设置在绝缘构件20中。半导体芯片50被埋入到绝缘构件20中，从而使得半导体芯片50能够被内置到绝缘构件20中。
绝缘构件20由电绝缘材料制成。在图1所示的示例中，绝缘构件20支承导体图案30、层间连接构件40、半导体芯片50、以及散热片60，从而使得它们能够被定位到适当的位置。此外，绝缘构件20将半导体芯片50保持在内部，从而使得半导体芯片50能够得到保护。
绝缘构件20主要由包含热塑性树脂的树脂制成。绝缘构件20包括树脂层，该树脂层包括热塑性树脂。树脂层被层叠并且在压力及热量下一起结合到绝缘构件20中。如后面详细所述，包含在绝缘构件20中的热塑性树脂充当粘结剂和密封剂。
在绝缘构件20中，热塑性树脂层至少交替地设置。例如，假定绝缘构件20包括热硬化性树脂层，那么绝缘构件20的树脂层进行层叠，从而使得每个热硬化性树脂层都能够被夹在相邻的热塑性树脂层之间。应注意的是，绝缘构件20可仅仅由热塑性树脂层形成。
如后面详细所述，热塑性树脂层可以不包含任何无机材料，例如玻璃纤维或者芳纶。可选择地，热塑性树脂层可以包含这种无机材料。同样地，热硬化性树脂层可以不包含任何无机材料，例如玻璃纤维或芳纶。可选择地，热硬化性树脂层可以包含这种无机材料。
根据第一实施例，如图1中所示，绝缘构件20包含在彼此顶部层叠(或堆叠)的8个树脂层。具体地，绝缘层20包括以下述顺序层叠的热硬化性树脂层21a、热塑性树脂层22a、热硬化性树脂层21b、热塑性树脂层22b、热硬化性树脂层21c、热塑性树脂层22c、热硬化性树脂层21d、以及热塑性树脂层22d。由此，在绝缘构件20中，热硬化性树脂层与热塑性树脂层交替。热硬化性树脂层21a的外表面限定出绝缘构件20的第一表面20a，热塑性树脂层22d的外表面限定出绝缘构件20的第二表面20b。从第一表面20a到第二表面20b的方向是绝缘构件20的厚度方向。垂直于厚度方向的方向是绝缘构件20的表面方向。
例如，热硬化性树脂层21a-21d中的每一个可以是不包含无机材料、例如玻璃纤维的热硬化性聚酰亚胺(PID)薄膜。热塑性树脂层22a-22d中的每一个可以是不包含无机材料、例如玻璃纤维以及用于线性膨胀系数调节的无机填料的树脂薄膜。例如，热塑性树脂层22a-22d中的每一个可以是包含30％重量百分比的聚醚醚酮(PEEK)以及70％重量百分比的聚醚酰亚胺(PEI)的树脂薄膜。
热硬化性树脂层21b对应于安装半导体芯片50的第一树脂层(作为基板)。热塑性树脂层22b对应于用于填充热硬化性树脂层21b与半导体芯片50之间的间隙的第二树脂层。热塑性树脂层22c对应于用于与热硬化性树脂层21b一起封装半导体芯片50的第三树脂层。
导体图案30通过图案化导电箔而形成。导体图案30充当电布线构件，用于电连接半导体芯片50和外部电路。此外，导体图案30可充当热布线构件，用于将来自于半导体芯片50的热量释放到绝缘构件20的外部。
层间连接构件40包括通孔(穿孔)以及充满通孔的导电膏，所述通孔在厚度方向上延伸穿过树脂层。具体地，导电膏中的导电颗粒在压力和热量下烧结。层间连接构件40对应于权利要求书中的烧结构件。层间连接构件40与导体图案30一起充当电布线构件。此外，层间连接构件40可与导体图案30一起充当热布线构件。
半导体芯片50具有电极51。电极51包括电极51a、51b以及假电极(dummy electrode)51c。根据第一实施例，导体图案30与层间连接构件40以彼此传导的方式工作，从而提供电布线构件，用于将半导体芯片50的电极51a、51b电连接到外部连接电极35。此外，另一个导体图案30与另一个层间连接构件40以彼此传导的方式工作，从而提供热布线构件，用于将半导体芯片50的假电极51c在热力学上连接到散热片60。电极51a对应于权利要求书中的第一电极，电极51b、51c对应于权利要求书中的第二电极。应注意的是，电极51a在图1中未示出。如下面详细所述，在施加压力和热量之前，电极51a由铝(Al)材料制成。然而，在施加压力和热量之后，电极51a中在厚度方向上面对电极51a的连接构件52的部分中的全部铝变成AuAl合金层521，其主要包含Au4A1合金(参见图7)。也就是说，电极51a中在厚度方向上位于连接构件52正下方的部分变成AuAl合金层521。换句话说，电极51a中在厚度方向上夹在半导体芯片50与连接构件52之间的部分变成AuAl合金层521。电极51a的其它部分没有必要变成AuAl合金层521。在图7所示的示例中，电极51a中覆盖有绝缘层53、例如氮化硅(SiN)的部分保持为铝，即便是在施加压力和热量之后。
具体地，导体图案30通过将铜(Cu)箔制成预定形状的图案而形成。导体图案30包括焊盘(焊接区)31-33。焊盘31对应于半导体芯片50的电极51a。焊盘32对应于半导体芯片50的电极51b。焊盘33对应于半导体芯片50的假电极51c。导体图案30进一步包括在表面方向上延伸的横向布线构件34。用于将半导体芯片50电连接到外部电路的外部连接电极35包含在导体图案30中。
半导体芯片50的电极51以预定间距设置。焊盘31-33以与对应电极51相同的间距设置。根据第一实施例，尽管没有在附图中示出，电极51a以矩形环的方式设置。矩形环的每一侧边由呈直线设置的10个电极51a限定。如图4中所示，对应电极51a的焊盘31以矩形环的方式设置，从而使得焊盘31可以与电极51相同的间距设置。如图1所示，焊盘31通过横向布线构件34连接到层间连接构件40，该层间连接构件40位于矩形环内部或外部。焊盘31和横向布线构件34处于同一层上。
此外，根据第一实施例，层间连接构件40由Ag-Sn合金制成。层间连接构件40包括第一层间连接构件41和第二层间连接构件42。第一层间连接构件41提供了电布线构件的竖直布线构件。第二层间连接构件42在热力学上将假电极51c连接到散热片60。
第一层间连接构件41、横向布线构件34、以及焊盘31、32包含在电布线构件中。第二层间连接构件42和焊盘33包含在热布线构件中。
在由Cu制成的导体图案30与由Ag-Sn合金制成的层间连接构件40之间的界面处形成金属扩散层。具体地，在导体图案30与层间连接构件40之间形成的金属扩散层是Cu-Sn合金层。Cu-Sn合金层改善了导体图案30与层间连接构件40之间连接的可靠性。
连接构件52位于半导体芯片50的电极51a上并且由金(Au)制成。连接构件52包含在用于将半导体芯片50电连接到外部电路的电布线构件中。在焊盘31与连接构件52之间的界面处形成金属扩散层。具体地，在焊盘31与连接构件52之间形成的金属扩散层是CuAu合金层522(优选地，CuAu3合金层)。CuAu合金层522改善了焊盘31与连接构件52之间连接的可靠性。
此外，根据第一实施例，在热硬化性树脂层21a的内表面上形成外部连接电极35。如前面所提到，热硬化性树脂层21a的外表面限定出绝缘构件20的第一表面20a。
半导体芯片50是裸IC芯片。半导体芯片50包括半导体基板和电路元件，所述电路元件集成到半导体基板中，以形成集成电路(例如，大规模集成电路)。例如，半导体基板可以是硅基板，电路元件可包括晶体管、二极管、电阻和电容。电极51形成在半导体芯片50的表面上。半导体芯片50被封装(即密封)在绝缘构件20中。
根据第一实施例，如图1所示，AuAl合金层521(即电极51a)以及电极51b电连接到半导体芯片50的电路。与之相对照，假电极51c在电力学上与半导体芯片50的电路脱离连接。
半导体芯片50的第一侧面上形成AuAl合金层521。AuAl合金层521没有单质铝。AuAl合金层521主要包含Au4Al合金并且由电极51a的Al与连接构件52的Au之间的固相扩散形成。也就是说，AuAl合金层521通过在压力和热量之下使电极51a合金化而形成。由此，AuAl合金层521连接到连接构件52。概括地，在施加热量和压力之前，AuAl合金层521是由铝材料制成并且没有Au的电极51a。随后，电极51a的全部Al通过Au到Al的固相扩散与连接构件52的Au相结合，从而使得能够形成没有单质铝的AuAl合金层521。连接构件52可由熔点高于绝缘构件20的热塑性树脂层的熔点的材料(即Au)制成。应注意的是，连接构件52在施加热量和压力之前是柱形凸块52a。
如果AuAl合金层521在与连接构件52的界面处具有单质铝(即如果电极51a中的单质铝保留在半导体芯片50与柱形凸块52a之间的界面处)，那么连接构件52中的Au到电极51a中Al中的固相扩散在高温环境下发生，从而使得能够形成Au5Al2。Au5Al2的生长率比Au4Al的生长率大很多。因此，Au的扩散由Au5Al2的形成而延迟。结果，在半导体芯片50与连接构件52之间(例如在Au5Al2与Au4Al之间)形成柯肯德尔空洞(参见图12中所示的空洞B1)。柯肯德尔空洞导致裂纹。
与之相对照，根据第一实施例，AuAl合金层521没有单质铝，而是主要具有Au4Al合金，其是AuAl合金的最终产物。由此，即便在高温环境下，柯肯德尔空洞的形成也能够被减少，从而使得裂纹能够被减少。出于该原因，根据第一实施例的电路板10能够被用于放置于高温环境下、例如车辆的发动机舱内的电子装置。
如前面所述，没有必要使整个电极51a都变成AuAl合金层521。至少电极51a与连接构件52的界面变成AuAl合金层521。
电极51a(即AuAl合金层521)形成在半导体芯片50的第一侧面上。电极51b和假电极51c形成在半导体芯片50中与第一侧面相反的第二侧面上。电极51a以第一间距设置。电极51b和假电极51c以大于第一间距的第二间距设置。例如，第一间距是几十微米(例如60微米)，第二间距是几百微米。
电极51b和假电极51c由镍(Ni)材料制成。电极51b通过由Ag-Sn合金制成的第一层间连接构件41连接到焊盘32。假电极51c通过由Ag-Sn合金制成的第二层间连接构件42连接到焊盘33。在电极51b与第一层间连接构件41之间的界面处形成金属扩散层。具体地，在电极51b与第一层间连接构件41之间的界面处形成的金属扩散层是Ni-Su合金层。同样地，作为金属扩散层的Ni-Su合金层形成在假电极51c与第二层间连接构件42之间的界面处。Ni-Su合金层改善了导体图案30与层间连接构件40之间连接的可靠性。应注意的是，第一和第二中间连接部分41、42中的每一个的至少一种元素(例如Sn)的熔点低于绝缘构件20的热塑性树脂层的玻璃转化点(即软化点)。也就是说，如后面所述，电极51b与层间连接构件41之间的金属扩散层通过在施加热量和压力的步骤中的液相扩散形成。同样地，电极51c与层间连接构件42之间的金属扩散层通过在施加热量和压力的步骤中的液相扩散形成。
如上所述，半导体芯片50的两个侧面上均具有电极51。具体地，电极51a形成在半导体芯片50的第一侧面上，电极51b和假电极51c形成在半导体芯片50的第二侧面上。虽然电极51a、51b提供了电连接功能，假电极51c没有提供电连接功能。半导体芯片50的各个侧面上具有电极51a、51b的原因在于半导体芯片50包括垂直元件，例如垂直MOSFET、IGBT以及电阻，用于引起电流在厚度方向上流动。
散热片60由金属材料、例如铜(Cu)制成并且将热量从半导体芯片50释放到外部。
根据第一实施例，散热片60由Cu制成并且具有盘形形状。散热片60与绝缘构件20的第二表面20b具有相同的平面形状和尺寸。限定出绝缘构件20的第二表面20b的热塑性树脂层22d与散热片60紧密接触，从而使得散热片60能够被固定到绝缘构件20上。
在热塑性树脂层22d中形成的第二层间连接构件42的一个端部连接到散热片60。根据第一实施例，作为金属扩散层的Cu-Sn合金层在由铜制成的散热片60与由Ag-Sn合金制成的第二层间连接构件42之间的界面处形成。Cu-Sn合金层改善了散热片60与第二层间连接构件42(作为热布线构件)之间连接的可靠性。
根据第一实施例，半导体芯片50中产生的热量从假电极51c通过热布线构件传递到散热片60，该热布线构件包括第二层间连接构件42和焊盘33。由此，改善了热辐射性能。
在限定出绝缘构件20的第一表面20a的热硬化性树脂层21a中形成通孔。通孔的底部由外部连接电极35限定。通孔填充有导体，例如(电)镀层。如图1中所示，在导体上形成有焊料球70。
总之，根据第一实施例，半导体芯片50的两个侧面上均具有电极51a、51b，所述电极提供了电连接功能。散热片60设置在绝缘构件20的第二表面20b一侧上。外部连接电极35仅仅设置在绝缘构件20的第一表面20a一侧上。也就是说，尽管半导体芯片50具有双侧电极结构，电路板10具有单侧电极结构。
接下来，参考图2-6描述制造电路板10的方法。应注意的是，与参考标记“40a”相关联的括号中的参考标记代表对应的层间连接部的参考标记，该参考标记“40a”标示导电膏。
首先，准备(制备)基板，半导体芯片50安装在该基板上。其上安装有半导体芯片50的基板此后被称为“半导体单元80”。此外，准备树脂层，该树脂层将层叠到半导体单元80上。
如上所述，根据第一实施例，热硬化性聚酰亚胺(PI)薄膜用于热硬化性树脂层21a-21d。例如，热硬化性树脂层21a-21d中的每一个具有相同的厚度(例如50微米)。
与之相对照，包含30％重量百分比的聚醚醚酮(PEEK)以及70％重量百分比的聚醚酰亚胺(PEI)的树脂薄膜被用于热塑性树脂层22a-22d。例如，热塑性树脂层22a、22c和22d中的每一个具有相同的厚度(例如80微米)，热塑性树脂层22b(作为第二树脂层)具有小于热塑性树脂层22a、22c和22d的厚度的厚度(例如50微米)。
在该准备步骤中，在绝缘构件20的树脂层上形成导体图案30，并且充满导电膏40a的通孔形成在树脂层中。
导体图案30通过图案化接合在树脂层上的导体箔而形成。绝缘构件20的至少一个树脂层具有导体图案30。由此，例如，绝缘构件20的每个树脂层可具有导体图案30。可选择地，绝缘构件20的部分树脂层可不具有导体图案30。导体图案30可以在厚度方向上形成在树脂层的一个侧面上。可选择地，导体图案30可以在厚度方向上形成在树脂层的两个侧面上。
导电膏40a通过混合导电颗粒、诸如乙基纤维素树脂或者丙烯酸树脂的树脂材料、以及诸如松油醇的有机溶剂而制成。通孔通过二氧化碳激光器或类似物形成在树脂层中，导电膏40a通过丝网印刷机或类似物被置于通孔中，从而使得通孔能够充满导电膏40a。通孔可形成在设置导体图案30的位置上，从而使得导体图案30可以是通孔的底部。可选择地，通孔可形成在没有设置导体图案30的位置上。
当通孔形成在设置导体图案30的位置上时，导体图案30充当通孔的底部。由此，导电膏40a能够通过导体图案30被保持在通孔中。与之相对照，当通孔形成在没有设置导体图案30的位置上时，JP 2008-296074中公开的导电膏能够被用于导电膏40a。在这种情况下，导电膏40a可通过JP2009-75034中公开的设备(或方法)置于通孔中。
在JP 2008-296074中公开的导电膏中，低熔点室温(市售)固体树脂被添加到导电颗粒中。低熔点室温固体树脂在低于导电颗粒烧结温度的第一温度下分解或者挥发，并且在低于第一温度且高于室温的第二温度下溶解。低熔点室温固体树脂的一个示例是石蜡。假定JP 2008-296074中公开的导电膏被用于导电膏40a，导电膏40a在热量之下被注入到通孔中并随后被冷却。以这种方式，导电膏40a变得固化并且被保持在通孔中。当导电膏40a被注入到通孔中时，通孔的一个端部可覆盖平面构件，例如板，以防止注入的导电膏40a泄露到通孔之外。
首先，描述准备层叠到半导体单元80上的6个树脂层21a、21c、21d、22a、22c和22d的步骤。
根据第一实施例，如图2中所示，热硬化性树脂层21a、21c和21d中每一个的一个侧面上具有铜箔(例如18微米的厚度)，铜箔被图案化为导体图案30。同样地，半导体单元80的热硬化性树脂层21b的一个侧面上具有铜箔(例如18微米的厚度)，铜箔被图案化为导体图案30。
也就是说，尽管热硬化树脂层21a-21d中的每一个的一个侧面上具有导体图案30，热塑性树脂层22a-22d中的每一个没有导体图案30。
随后，在5个树脂层21c、21d、22a、22c和22d中的每一个上形成通孔，导电膏40a被置于通孔中，从而使得通孔能够充满导电膏40a。应注意的是，通孔没有形成在热硬化树脂层21a中，该树脂层21a限定出绝缘构件20的第一表面20a。随后，进行干燥步骤，从而使溶剂挥发。
如上所述，根据第一实施例，尽管导体图案30形成在热硬化性树脂层21a、21c和21d上，导体图案30没有形成在热塑性树脂层22a、22c和22d上。由此，用于热塑性树脂层22a、22c和22d的导电膏40a通过将导电颗粒与诸如石蜡的低熔点室温固体树脂混合在一起而制成，该导电颗粒包含预定比率的Ag和Sn。也就是说，JP 2008-296074中公开的导电膏被用作用于热塑性树脂层22a、22c和22d的导电膏40a。
用于热塑性树脂层22a、22c和22d的导电膏40a可被用作热硬化性树脂层21a、21c和21d。可选择地，用于热硬化性树脂层21a、21c和21d的导电膏40a通过混合包含预定比率的Ag和Sn的导电颗粒制成，而不包含低熔点室温固体树脂。
此外，在该准备步骤中，提前在至少一个树脂层中形成用于容纳半导体芯片50的空间。根据第一实施例，用于容纳半导体芯片50的空间23形成在热硬化性树脂层21c中，从而使得热硬化性树脂层21c可具有矩形环形状。
空间23可通过机械加工、例如冲压或钻孔形成。可选择地，空间23可通过非机械加工、例如激光束辐射形成。空间23的尺寸是大于半导体芯片50的侧面的预定量。空间23可在形成导体图案30和层间连接构件40之后或者之前形成。
形成半导体单元80的步骤与准备树脂层21a、21c、21d、22a、22c和22d的准备步骤并行或同时进行。
首先，准备包含第一树脂层并且充当安装半导体芯片50的基板的树脂层和填充基板与半导体芯片50之间的间隙的第二树脂层。
根据第一实施例，如图3A中所示，热硬化性树脂层21b被制备作为树脂薄膜，其包括第一树脂层并且充当基板，热塑性树脂层22b被制备作为第二树脂层。热硬化性树脂层21b的一个侧面上具有铜箔，铜箔被图案化为包括焊盘31的导体图案30。
随后，热塑性树脂层22b在热量和压力下接合到基板，从而使得基板的焊盘31可被热塑性树脂层22b覆盖。
根据第一实施例，如图3B和图4中所示，热塑性树脂层22b以热压缩的方式接合到作为基板的热硬化性树脂层21b，从而使得热硬化性树脂层21b的焊盘31可被热塑性树脂层22b覆盖。在图4中，由虚线表示的区域代表安装区域24，半导体芯片50安装到该安装区域24。
具体地，热塑性树脂层22b压靠热硬化性树脂层21b，同时施加热量，从而使得热塑性树脂层22b的温度变得高于其玻璃转化点以及低于其熔点。由此，热塑性树脂层22b变得软化并且与热硬化性树脂层21b紧密接触，从而使得热硬化性树脂层21b上的导体图案30和焊盘31可被热塑性树脂层22b覆盖。
在热塑性树脂层22b以热压缩的方式接合到热硬化性树脂层21b之后，在树脂层21b、22b中的每一个中形成通孔，以使得导体图案30可为通孔的底部。随后，如图3B中所示，导电膏40a被置于通孔中，从而使得通孔能够充满导电膏40a。由于通孔具有由导体图案30限定的底部，因此没有必要使设置在树脂层21b、22b通孔中的导电膏40a具有低熔点室温固体树脂。可选择地，置于树脂层21b、22b的通孔中的导电膏40a可以具有低熔点室温固体树脂。
随后，半导体芯片50以如下的倒装芯片方式安装到基板(即热硬化性树脂层21b)上。
柱形凸块52a形成在半导体芯片50的第一侧面上的电极51a上。根据第一实施例，柱形凸块52a由金(Au)材料制成，电极51a由铝(Al)材料制成。例如，柱形凸块52a可通过使用金属丝的传统凸块形成方法形成在电极51a上。在此阶段，如图8中所示，电极51a中的Al仍然保留在半导体芯片50与柱形凸块52a之间。
随后，如图3C中所示，通过向半导体芯片50的第二侧面施加热量和压力，例如使用脉冲加热型热压缩机100，半导体芯片50被压靠基板。具体地，施加热量，从而使得热塑性树脂层22b可被加热到大于其熔点的温度。例如，假定热塑性树脂层22b由30％重量百分比的PEEK以及70％重量百分比的PEI组成，那么热塑性树脂层22b的熔点为330摄氏度(℃)。
当热量从热压缩机100传递到半导体芯片50以及当柱形凸块52a的顶端(尖端)的温度超过热塑性树脂层22的熔点时，与柱形凸块52a相接触的热塑性树脂层22的一部分被熔化。由此，柱形凸块52a被压入到热塑性树脂层22中，同时熔化热塑性树脂层22，并且与对应焊盘31形成接触。以此方式，如图3D中所示，柱形凸块52a可被挤压接触焊盘31。在此阶段，如图9中所示，电极51a中的Al仍然保留在半导体芯片50与柱形凸块52a之间。
熔化及软化的热塑性树脂层22b在压力下如液体那样移动并且与半导体芯片50的第一侧面、电极51a、以及柱形凸块52a紧密接触。由此，如图3D中所示，半导体芯片50与热硬化性树脂层21b(即基板)之间的间隙充满热塑性树脂层22b。以这种方式，形成半导体单元80。
根据第一实施例，倒装芯片安装中的加热温度为大约350℃，其略高于热塑性树脂层22b的熔点，在倒装芯片安装中施加到各个柱形凸块52a的压力范围为从大约20gf到大约50gf。在这种方式中，柱形凸块52a可在短时间内被挤压接触焊盘31。
如果压力及热量的施加持续进行，即便在柱形凸块52a挤压接触焊盘31之后，柱形凸块52a中的Au与焊盘31中的Cu之间的相互扩散(固相扩散)发生，从而使得可形成金属扩散层(即，Cu-Au合金层)。此外，柱形凸块52a中的Au固相扩散到电极51a中的Al中，从而使得可形成金属扩散层(即Au-Al合金层)。然而，为了形成这种金属扩散层，需要在一时间段内持续地施加压力和热量，该时间段与使得柱形凸块52a挤压接触焊盘31所需的时间段相比要长得多。因此，电路板10的制造时间相应地增加。结果，电路板10的制造成本增加。此外，在形成金属扩散层期间，额外的压力和热量施加到除了电极51a、柱形凸块52a、以及焊盘31之间的电连接部分之外的其它部分。额外的压力和热量可能损坏电路板10。出于该原因，在根据第一实施例的倒装芯片安装中，在柱形凸块52a挤压接触焊盘31之后，停止施加压力和热量。
在上述示例中，在热塑性树脂层22b被接合到热硬化性树脂层21b之后，通孔在树脂层21b、22b中形成并且充满导电膏40a。可选择地，在热塑性树脂层22b被接合到热硬化性树脂层21b之前，通孔可形成在树脂层21b、22b中以及充满导电膏40a。
导电膏40a可通过在半导体芯片50以倒装芯片方式安装到基板上时施加的热量和压力或者通过热塑性树脂层22b被接合到热硬化性树脂层21b时施加的热量和压力被烧结，以形成层间连接构件40(41)。可选择地，导电膏40a可在形成半导体单元80时未部分或完全烧结。根据第一实施例，当形成半导体单元80时，导电膏40a未被烧结。
接下来，进行形成层叠主体的步骤。在该步骤中，树脂层被层叠，以使得热塑性树脂层至少交替地设置以及半导体芯片50的两个侧面被定位成与热塑性树脂层邻接(或相邻)。
根据第一实施例，如图5中所示，半导体单元80和6个树脂层21a、21c、21d、22a、22c以及22d以下述顺序层叠到彼此顶部上：热硬化性树脂层21a、热塑性树脂层22a、热硬化性树脂层21b、热塑性树脂层22b、热硬化性树脂层21c、热塑性树脂层22c、热硬化性树脂层21d、以及热塑性树脂层22d。以这种方式，根据第一实施例，热塑性树脂层22a-22d与热硬化性树脂层21a-21d交替。
此外，散热片60被层叠到热塑性树脂层22d上。
具体地，热塑性树脂层22a被放置于热塑性树脂层21a中形成有导体图案30的侧面上。半导体单元80被放置于热塑性树脂层22上，以使得半导体单元80的热硬化性树脂层21b可被定位于热塑性树脂层22a上。热硬化性树脂层21c中未形成导体图案30的侧面被放置于半导体单元80的热塑性树脂层22b上，从而使得半导体单元80的半导体芯片50可通过热硬化性树脂层21c包围。热塑性树脂层22c被放置于半导体芯片50上以及热硬化性树脂层21c的另一个侧面上。热硬化性树脂层21d中形成导体图案30的侧面被放置于热塑性树脂层22c上。热塑性树脂层22d被放置于热硬化性树脂层21d上。此外，散热片60被放置于热塑性树脂层22d上，从而使得可形成单个层叠主体。
在层叠主体中，热塑性树脂层22b、22c被设置成在层叠方向上(即厚度方向上)与半导体芯片50邻接。如下面进一步详细所述，在施加压力和热量之后，半导体芯片50由热塑性树脂层22b、22c密封和封装。
优选地，不仅诸如玻璃纤维或芳纶的有机材料、而且用于线性膨胀系数或者熔点调节的无机填料未包含在热塑性树脂层22b、22c中。以这种方式，在热量及压力下通过热塑性树脂层22b、22c施加给半导体芯片50的局部应力可以被降低。
然而，当用于线性膨胀系数或者熔点调节的无机填料未包含在热塑性树脂层22b、22c中时，通过热塑性树脂层22b、22c施加到半导体芯片50的应力可能增加，原因是半导体芯片50与热塑性树脂层22b、22c之间的热膨胀系数的不同。由此，优选地，热塑性树脂层22b、22c应当由具有低弹性模量(例如10GPa或更低)的材料制成。
此外，优选地，热塑性树脂层22b、22c中的每一个的厚度为5微米或更大。如果热塑性树脂层22b、22c中的每一个的厚度小于5微米，那么热塑性树脂层22b、22c可能在压力及热量下由于增加的应力而从半导体芯片50剥离。
随后，通过真空热压机进行在层叠方向上从层叠主体的两个侧面向层叠主体施加热量和压力的步骤。在该步骤中，层叠主体的热塑性树脂层软化，从而使得层叠主体的全部树脂层可一次性地一起结合到单个绝缘构件20中。由此，半导体芯片50被封装到绝缘构件20中，导电膏40a中的导电颗粒被烧结以及结合到导体图案30，以形成布线构件。
在该步骤中，为了将层叠主体的树脂层一起结合到绝缘构件20中以及为了通过烧结导电膏40a中的导电颗粒来形成烧结主体，高于热塑性树脂层的玻璃转化点以及低于其熔点的热量在预定时间段内连续地施加到层叠主体，以及在预定时间段内大约几个MPa的压力连续地施加到层叠主体。根据第一实施例，从大约280℃到大约330℃的热量被连续地施加到层叠主体5分钟或更长(例如10分钟)，从大约4MPa到大约5MPa的压力被连续地施加到层叠主体5分钟或更长。
在施加热量和压力的步骤中，树脂层以下述方式结合在一起。
与热硬化性树脂层21a-21d交替的热塑性树脂层22a-22d在热量下被软化。此外，在压力下，软化的热塑性树脂层22a-22d与设置成与软化的热塑性树脂层22a-22d邻接的热硬化性树脂层21a-21d紧密接触。由此，热硬化性树脂层21a-21d与热塑性树脂层22a-22d一次性地一起结合到绝缘构件20中。此外，软化的热塑性树脂层22d与散热片60紧密接触，从而使得绝缘构件20与散热片60可一起结合到单个电路板10中。
设置成与半导体芯片50邻接的热塑性树脂层22b、22c在压力下如液体那样流动。由此，热塑性树脂层22b、22c与半导体芯片50中形成电极51a的第一侧面以及与半导体芯片50中形成电极51b、51c的第二侧面紧密接触。此外，热塑性树脂层22b、22c移动到半导体芯片50的侧表面与热硬化性树脂层21c之间的间隙中，以填充该间隙。这样，热塑性树脂层22b、22c与半导体芯片50的侧表面紧密接触。由此，半导体芯片50由热塑性树脂层22b、22c密封及封装。
在施加热量及压力的步骤中，半导体芯片50的电极51、导体图案30、以及层间连接构件40以下述方式进行连接。
由于热量的施加，导电膏40a中的Sn(熔点为232℃)熔化并且扩散到导电膏40a中的Ag颗粒中，从而使得可形成Ag-Sn合金(熔点为480℃)。此外，导电膏40a在压力下烧结，从而使得作为烧结合金的层间连接构件40(41，42)可在通孔中形成。
应注意的是，熔化的Sn与导体图案30(焊盘31-33)中的Cu产生相互扩散。由此，金属扩散层(Cu-Sn合金层)在层间连接构件40与导体图案30之间的界面处形成。
此外，熔化的Sn与半导体芯片50的电极51b、51c中的Ni产生相互扩散。由此，在层间连接构件40与电极51b、51c之间的界面处形成金属扩散层(Ni-Sn合金层)。
此外，柱形凸块52a中的Au到半导体芯片50的电极51a中的Al中的固相扩散发生，从而使得电极51a可转变为AuAl合金层521。由于电极51a以微小(即窄)间距设置，电极51a中的Al的量小于柱形凸块52a中的Au的量。由此，电极51a中所有的Al被消耗，以形成AuAl合金层521a。结果是，在施加热量及压力步骤之后形成的AuAl合金层521a没有任何单质铝。AuAl合金层521主要具有Au4Al合金。例如，如图10中所示，AuAl合金层521可以包含Au4Al和Au5Al2。
如前面所提到，Au5Al2的生长率大于Au4Al的生长率。由此，Au5Al2可以在Au4Al产生之前产生。即使在这种情况下，压力的施加能够减小柯肯德尔空洞的形成，如图10和11中所示。应注意的是，图10示出了电极51a的厚度为1.0微米的情况。
图12示出了对比示例，其中电路板在没有施加压力的情况下形成。如从图12中可以看到，当电路板在没有施加压力的情况下形成时，产生空洞B1。
回到第一实施例，柱形凸块52a中的Au与导体图案30(焊盘31)中的Cu产生相互扩散。由此，如图10中所示，CuAu合金层522(优选地CuAu3合金层)在焊盘31与连接构件52之间的界面处形成，该连接构件52来自于柱形凸块52a。CuAu合金层522可通过施加大约250℃的热量而形成。根据第一实施例，施加热量和压力，从而使得CuAu合金层522可为CuAu3合金层。
余下的柱形凸块52a(即，在与电极51a中的Al的固相扩散中没有消耗的Au)充当连接构件52，用于电连接AuAl合金层521以及焊盘31。由此，柱形凸块52a和焊盘31通过施加热量和压力的步骤直接结合在一起。
优选地，焊盘31中的Cu的弹性模量小于连接构件52(柱形凸块52a)中的Au的弹性模量。以这种方式，由于半导体芯片50与绝缘构件20之间的热膨胀系数的不同所引起的热应力可在焊盘31上集中。由此，如图13中所示，焊盘31可产生裂纹，以吸收施加到半导体芯片50的热应力。由此，如图14中所示，半导体芯片50可受到保护而免受由裂纹或开裂导致的损坏。
通过上面的制造步骤，可获得图6中所示的结构。
随后，在限定出绝缘构件20的第一表面20a的热硬化性树脂层21a中形成通孔。通孔的底部由外部连接电极35限定。通孔填充有导体、例如镀层。随后，焊料球70形成在导体上。由此，可制造出如图1所示的电路板10。
上面所述第一实施例的优点可以概括如下。
根据第一实施例，层叠主体通过以热塑性树脂层22a-22d中的至少一个被夹置于相邻热硬化性树脂层21a-21d之间以及半导体芯片50被夹置于相邻热塑性树脂层22a-22d之间的方式将热硬化性树脂层21a-21d与热塑性树脂层22a-22d层叠而形成。
在这种树脂层配置中，当压力和热量施加到层叠主体时，热塑性树脂层22a-22d充当粘结剂，从而使得热硬化性树脂层21a-21d与热塑性树脂层22a-22d可以一次性地一起结合到绝缘构件20中。此外，由于半导体芯片50被夹置于相邻热塑性树脂层22b、22c之间，半导体芯片50可以被密封及封装到绝缘构件20中。此外，由于热量和压力的施加，导电膏40a中的导电颗粒被烧结以及结合到导体图案30中，以形成布线构件。由此，电路板10的制造过程能够被简化。
根据第一实施例，由于压力和热量的施加，柱形凸块52a中的Au到焊盘31中的Cu中的固相扩散发生，从而可形成CuAu合金层522。此外，柱形凸块52a中的Au到电极51a中的Al的固相扩散发生，从而使得可形成没有任何单质铝的AuAl合金层521。也就是说，电极51a中在厚度方向上面对连接构件52的部分变成AuAl合金层521。由此，即使在高温环境下，由Au扩散所导致的柯肯德尔空洞能够被减少。此外，由于AuAl合金层521与CuAu合金层522在同一步骤中被形成及密封，因此制造过程可得以简化。
由于上述原因，半导体芯片50的连接的可靠性得以提高，同时简化了电路板10的制造过程。由此，电路板10的制造时间得以减少。
此外，根据第一实施例，CuAu合金层522位于柱形凸块52a与焊盘31之间的界面处，AuAl合金层521位于半导体芯片50与柱形凸块52a的至少一部分之间。以这种方式，半导体芯片50的连接可靠性得以提高。
此外，根据第一实施例，在形成层叠主体的步骤之前，高于热塑性树脂层22b的熔点的热量被施加到热塑性树脂层22b，该热塑性树脂层22b在压力下被夹置于半导体芯片50与基板(即热硬化性树脂层21b)之间。由此，热塑性树脂层22b在热量施加期间被熔化以及如液体那样移动。此外，压力的施加导致熔化的热塑性树脂层22b移动远离柱形凸块52a与焊盘31之间。由此，柱形凸块52a开始与焊盘31直接接触并且与焊盘31挤压接触。随后，在热量及压力施加停止之后，热塑性树脂层22b被硬化，从而使得柱形凸块52a可保持与焊盘31挤压接触。
此时，熔化的热塑性树脂层22b移动到半导体芯片50与基板(即热塑性树脂层22b)之间的间隙中。由此，半导体芯片50与基板之间的间隙充满热塑性树脂层22b，从而使得柱形凸块52a与焊盘31可被热塑性树脂层22b覆盖。
当柱形凸块52a与焊盘31挤压接触时，热量和压力的施加停止，从而使得柱形凸块52a能够保持与焊盘31挤压接触。由此，半导体芯片50的电极51a与焊盘31之间的电连接的可靠性能够被提高。
在倒装芯片安装步骤中，柱形凸块52a与焊盘31彼此挤压接触。随后，在热量/压力施加步骤中，保持彼此挤压接触的柱形凸块52a和焊盘31在压力和热量下结合在一起。以这种方式，制造时间能够被缩短。
如果热量/压力施加步骤在柱形凸块52a没有与焊盘31相接触的情况下进行，则由于软化的热塑性树脂层22b的缓冲作用，有可能使得热塑性树脂层22b保留在柱形凸块52a与焊盘31之间。
与之相对照，根据第一实施例，热量/压力施加步骤在柱形凸块52a与焊盘31挤压接触的情况下进行。由此，通过在热量/压力施加步骤中施加的热量和压力，柱形凸块52a和焊盘31能够可靠地结合在一起。
此外，根据第一实施例，导体图案30形成在热硬化性树脂层21a-21d上，但是没有形成在热塑性树脂层22a-22d上。以这种方式，当热塑性树脂层22a-22d在压力及热量下熔化以及如液体那样移动时，导体图案30被支承到热硬化性树脂层21a-21d并且由此保持在其初始位置。由此，导体图案30能够以微小间距设置。
在电极51的固相扩散接合的情况下，在热量/压力施加步骤期间通过电极51施加到半导体芯片50的压力大。特别地，当半导体芯片50的两个侧面上的电极51通过固相扩散接合而被接合时，通过电极51施加到半导体芯片50的压力非常大。
与之相对照，根据第一实施例，尽管半导体芯片50的一个侧面上的电极51a通过固相扩散接合而被接合，但是半导体芯片50的另一个侧面上的电极51b、51c通过液相扩散接合而被接合。以这种方式，施加到半导体芯片50的一个侧面的压力被半导体芯片50的另一个侧面所吸收。由此，在热量/压力施加步骤期间施加给半导体芯片50的压力被减小，从而使得半导体芯片50能够受到保护而免受损坏。由此，半导体芯片50的可靠性能够提高。
此外，根据第一实施例，热塑性树脂层22a-22d没有包含诸如玻璃纤维的任何无机材料以及没有包含任何无机填料。由此，在热量/压力施加步骤期间施加给半导体芯片50的压力能够进一步减小。
(第二实施例)
下面参考图15A和15B描述本发明的第二实施例。第一实施例与第二实施例之间的不同之处如下。
在第一实施例中，当半导体芯片50以倒装芯片方式安装到作为基板的热硬化性树脂层21b上时，通过将柱形凸块52a压入到热塑性树脂层22b中使柱形凸块52a被挤压接触热硬化性树脂层21b上的焊盘31，其中所述热塑性树脂层22b被接合到热硬化性树脂层21b中形成焊盘31的侧面上。
与之相对照，根据第二实施例，如图15A和15B所示，在热塑性树脂层22b中与焊盘31相对应的位置上形成通孔25，热塑性树脂层22b接合到热硬化性树脂层21b上形成焊盘31的侧面上，从而使得焊盘31能够位于对应的通孔25中。
在图15A和15B所示的示例中，通孔25被设置用于每个焊盘31。以这种方式，相邻的柱形凸块52a(以及相邻的焊盘31)通过热塑性树脂层22b彼此分开，从而使得在倒装芯片安装步骤中每个柱形凸块52a(以及每个焊盘31)能够被软化的热塑性树脂层22b覆盖。由此，相邻柱形凸块52a(以及相邻焊盘31)之间的电绝缘能够得以确保。
如果半导体芯片50的电极51a以微小间距设置，那么焊盘31需要以相同的微小间距设置。由此，形成尺寸比焊盘31尺寸(例如30微米的直径)更小的通孔25是困难的。然而，与用于形成层间连接构件40的通孔不同，通孔25没有填充导电膏40a。此外，由于电连接电极51a和焊盘31的连接构件52的尺寸并不取决于通孔25的尺寸，通孔25可以大于焊盘31。由此，通孔25尺寸的灵活性高，从而使得通孔25能够被设置用于每个焊盘31。
具体地，在具有通孔25的热塑性树脂层22b被放置于热硬化性树脂层21b上从而使得每个焊盘31可位于对应的通孔25中之后，半导体芯片50以倒装芯片方式、在压力以及高于热塑性树脂层22b的玻璃转化点的热量之下安装到热硬化性树脂层21b上。由此，半导体芯片50的柱形凸块52a通过通孔25被挤压接触对应的焊盘31，以及半导体芯片50与热硬化性树脂层21b之间的间隙能够充满软化的热塑性树脂层22b。
根据第二实施例的上述制造方法能够与根据第一实施例的制造方法具有相同的优点。
此外，根据第二实施例，不需要熔化热塑性树脂层22b来引起柱形凸块52a挤压接触焊盘31，尽管需要使热塑性树脂层22b软化从而使得半导体芯片50与热硬化性树脂层21b之间的间隙能够充满软化的热塑性树脂层22b。换句话说，不需要熔化热塑性树脂层22b，只要半导体芯片50热压缩接合到热塑性树脂层22b即可。由于在倒装芯片接合之前通孔25形成在热塑性树脂层22b中，柱形凸块52a能够容易地挤压接触焊盘31。
由此，柱形凸块52a能够在更短时间内挤压接触焊盘31。相应地，制造时间被缩短。
换句话说，根据第二实施例的方法能够通过与根据第一实施例方法所需的热量相比更少的热量导致柱形凸块52a挤压接触焊盘31。
根据第一实施例，在热塑性树脂层22b被接合到热硬化性树脂层21b之后，通孔25通过二氧化碳激光器或类似物形成。以这种方式，通孔25能够相对于焊盘31准确地定位。
可选择地，通孔25能够在热塑性树脂层22b接合到热硬化性树脂层21b之前通过二氧化碳激光器或类似物形成。在这种情况下，优选地通过向除了通孔25之外的部分施加热量和压力，热塑性树脂层22b被接合到热硬化性树脂层21b。以这种方式，防止了通孔25的变形，从而使得当半导体芯片50以倒装芯片方式安装时柱形凸块52a能够容易地与焊盘31挤压接触。
如上所述，根据第二实施例，为每个焊盘31设置一个通孔25。可选择地，如图16A和16B所示，可以为多个焊盘31设置一个通孔25。在图16A和16B中所示的示例中，焊盘31被设置成矩形环，其侧边由呈直线设置的10个焊盘31限定，以及为10个焊盘31设置一个通孔25。由此，通孔25在一个表面方向上具有长的形状。
根据图16A和16B中所示的示例，通孔25能够与焊盘31之间的配置间距无关地形成。由此，第二实施例可适合于焊盘31、即半导体芯片50的电极51a的微小间距配置。
(变型)
上面所述的实施例能够以多种方式进行变型，示例如下。
在上述实施例中，半导体芯片50、热硬化性树脂层21b(即第一树脂层)以及热塑性树脂层22b(即第二树脂层)在进行层叠步骤和压力/热量施加步骤之前被组装为半导体单元80。可选择地，层叠步骤可以在半导体芯片50、热硬化性树脂层21b、以及热塑性树脂层22b保持彼此分开的情况下进行。在这种情况下，热硬化性树脂层21b在层叠步骤中以使热硬化性树脂层21b的焊盘31通过热塑性树脂层22b面对半导体芯片50的柱形凸块52a的方式设置。也就是说，代替半导体单元80，在图5所示的层叠步骤中，热硬化性树脂层21b、热塑性树脂层22b、以及半导体芯片50以此顺序设置(从片体的底部观察)。随后，在压力/热量施加步骤中，柱形凸块52a通过熔化热塑性树脂层22b被挤压到热塑性树脂层22b中，从而使得第一电极51a和柱形凸块52a能够通过固相扩散接合而被接合在一起，以及焊盘31和柱形凸块52a能够通过固相扩散接合而被接合在一起。以这种方式，形成半导体单元80的步骤被省略，从而使得电路板10的制造时间能够被缩短。
在上述实施例中，绝缘构件20通过使用8个树脂层形成。用于形成绝缘构件20的树脂层的数量不受限制，只要数目允许绝缘构件20能够封装半导体芯片50即可。
热塑性树脂层的材料不限于实施例中所描述的材料。例如，热塑性树脂层可由PEEK和PEI以不同于实施例中的混合比率(即3∶7)的混合比率组成。热塑性树脂层可由不同于PEEK和PEI的混合物的材料制成。例如，热塑性树脂层可由液晶聚合物(LCP)、四氟乙烯-六氟丙烯(FEP)、四氟乙烯一全氟烷氧基乙烯基醚共聚物(PFA)、或者聚苯硫醚(PPS)制成。
在上述实施例中，热塑性树脂层22a-22d中的每一个不包含诸如玻璃纤维或芳纶的无机材料以及不包含用于线性膨胀系数或熔点调节的无机填料。可选择地，热塑性树脂层22a-22d可包含这种材料。然而如前面所提到，优选地，诸如玻璃纤维或芳纶的有机材料以及用于线性膨胀系数或熔点调节的无机填料包含在热塑性树脂层(即22b，22c)中封装半导体芯片50的位置。以这种方式，在热量和压力下通过热塑性树脂层施加到半导体芯片50的局部应力能够被降低。
热硬化性树脂层的材料不限于实施例中描述的材料。在上述实施例中，热硬化性树脂层21a-21d中的每一个为不包含诸如玻璃纤维的无机材料的热硬化性聚酰亚胺(PI)薄膜。可选择地，热硬化性树脂层21a-21d可以为包含诸如玻璃纤维的无机材料的热硬化性薄膜。
在上述实施例中，绝缘构件20由相等数目的热硬化性树脂层和热塑性树脂层形成。可选择地，绝缘构件20可由不同数目的热硬化性树脂层和热塑性树脂层形成，只要热塑性树脂层的数目大于热硬化性树脂层的数目从而使得每个热硬化性树脂层均能够夹持在相邻的热塑性树脂层之间即可。例如，绝缘构件20可仅仅由热塑性树脂层形成。
在上述实施例中，其上以倒装芯片方式安装半导体芯片50的第一树脂层(即热硬化性树脂层21b)为热硬化性树脂层。可选择地，第一树脂层可以为热塑性树脂层。可选择地，第一树脂层可以具有多层结构，例如，包括热硬化性树脂层和热塑性树脂层。
在上述实施例中，散热片60固定到绝缘构件20的第二表面20b上，以提高热辐射性能。此外，假电极51c设置在半导体芯片50中并且连接到热布线构件(即第二层间连接构件41和焊盘33)，以提高热辐射性能。可选择地，散热片60和热布线构件能够被省略。优选地，包括散热片60和热布线构件中的至少一个。
在上述实施例中，散热片60覆盖绝缘构件20的整个第二表面20b。可选择地，散热片60可覆盖绝缘构件20的第二表面20b的一部分。可选择地，散热片60可以被固定到绝缘构件20的第一和第二表面20a、20b中的每一个上。
在上述实施例中，半导体芯片50的两个侧面上均具有电极51，并且电极51包括AuAl合金层521、电极51b、以及假电极51c。可选择地，电极51b和假电极51c能够被省略。例如，半导体芯片50的一个侧面上具有AuAl合金层521，并且另一个侧面上仅仅具有假电极51c。即使在这种情况下，在热量/压力施加步骤中施加给半导体芯片50的压力能够通过借助液相扩散在假电极51c与焊盘33之间获得电连接而被降低。
树脂层的厚度和导体图案30的厚度并不局限于这些实施例。然而如上面所提到，优选地，用于封装半导体芯片50的每个热塑性树脂层22b、22c的厚度为5微米或更大。
(变型示例)
下面参考图17描述这些变型的一个示例。
图17中所示的电路板没有柱形凸块52a。即使在没有柱形凸块的情况下，当半导体芯片50的两个侧面上均具有电极51时，在热量/压力施加步骤期间局部应力通过电极51施加到半导体芯片50。
根据图17中所示的示例，半导体芯片50的两个侧面上的电极51在热量/压力施加步骤中通过液相扩散接合而被接合到导电膏，从而减小施加给半导体芯片50的局部应力。由此，半导体芯片50受到保护而免受损坏，从而使得半导体芯片50的可靠性得以提高。
图17中所示示例与上述实施例的不同如下。绝缘构件20形成有6个热塑性树脂层22a-22f。
用于提供层间连接构件41、42的导电膏由具有3微米的平均直径的Sn颗粒以及具有从5微米到10微米的平均直径的Ag颗粒制成。也就是说，Ag颗粒的平均直径为Sn颗粒平均直径的1.6倍到3.3倍。Sn颗粒与Ag颗粒之间的混合比率为30∶70(重量百分比)。层间连接构件41电连接到电极51b，层间连接构件42电连接到假电极51c。
图17中所示的电路板包括绝缘构件20、位于绝缘构件20中的半导体芯片50、以及位于绝缘构件20的一个侧面上的散热片60。绝缘构件20具有包括焊盘32、33的导体图案、横向布线构件34、以及外部连接电极35。绝缘构件20具有包括层间连接构件41、42的布线构件。半导体芯片50的两个侧面上具有电极51b和假电极51c。半导体芯片50由绝缘构件20的热塑性树脂层封装。散热片60以热力学方式通过假电极51c、焊盘33、以及层间连接构件42连接到半导体芯片50。此外，在绝缘构件20的另一个侧面上形成焊料球70、71。焊料球70连接到外部连接电极35。与之相对照，焊料球71连接到假电极51c，从而使得半导体芯片50中的热量能够被传导到焊料球71以及从焊料球71释放。如图18中所示，焊料球71被设置成在厚度方向上(即层叠方向上)面对半导体芯片50。
图17中所示示例的主要特征是导电膏。下面参考图20描述导电膏的主要特征。
在热量/压力施加步骤中，加热温度逐渐增大。随后，当加热温度在时刻t1到达大约220℃时，热塑性树脂层22a-22f被软化。
随后，当加热温度在时刻t2到达大约232℃时，Sn颗粒熔化。随后，在紧接着时刻t2之后的时刻t3，对层叠主体的压力(即载荷)施加开始。在层叠主体中，热塑性树脂层22a-22f、半导体芯片50、以及散热片60以使半导体芯片50位于热塑性树脂层22a-22f之间的方式被层叠。由于热量及压力的施加，导电膏中Sn颗粒与Ag颗粒之间的反应烧结逐步进行。随后，当加热温度在时刻t4到达大约280℃时，Sn颗粒和Ag颗粒烧结及固化。在从时刻t3到时刻t4的时间段期间，一些Sn颗粒尚未反应并且处于液体形态(即，处于熔化状态)。由此，在从时刻t3到时刻t4的时间段期间，导电膏整体地处于乳脂状形态并且具有低粘性。换句话说，Sn颗粒与Ag颗粒之间的反应烧结在从时刻t3到时刻t4的时间段期间继续进行。
以此方式，当Ag颗粒的平均直径为Sn颗粒的平均直径的1.6倍到3.3倍时，Sn颗粒与Ag颗粒之间的反应烧结在从时刻t3到时刻t4的时间段期间继续进行。由于还有一些Sn颗粒尚未反应并且处于液体形态，因此导电膏整体地处于乳脂状形态并且具有低粘性。由此，半导体芯片50两个侧面上的电极51在热量/压力施加步骤中通过液相扩散接合而被接合到导电膏。由此，在热量/压力施加步骤中施加给半导体芯片50的应力能够被降低。
如上面所提到，当加热温度在时刻t4到达大约280℃时，Sn颗粒和Ag颗粒烧结及固化。应注意的是，热塑性树脂层22a-22f在时刻t4之后变成液体形态。
半导体芯片50的电极51b、51c在从时刻t2到时刻t4的时间段期间被接合到导电膏(即层间连接构件41，42)。也就是说，金属扩散层(Ni-Sn合金层)在电极51b与层间连接构件41之间的界面处以及在电极51c与层间连接构件42之间的界面处形成。同样地，导体图案32-35在从时刻t2到时刻t4的时间段期间接合到导电膏(即层间连接构件41，42)。
随后，当加热温度到达大约320℃时，320℃的加热温度保持预定时间段。随后，在经过预定时间段之后，加热温度逐步地降低到室温。热塑性树脂层22a-22f在加热温度从大约320℃降低到大约220℃的时间段期间逐步地变得硬化。随后，当加热温度在时刻t5降低到大约220℃时，热塑性树脂层22a-22f完全地硬化。在热塑性树脂层22a-22f逐步变得硬化的时间段期间，整个层叠主体均匀或相等地收缩，从而使得施加给半导体芯片50的应力能够得到平衡。
下面参考图19A-19C描述图17中所示电路板的制造方法。
首先，进行准备热塑性树脂层22a-22f、半导体芯片50、以及散热片60的步骤。应注意的是，导体图案32-34在热塑性树脂层22a-22f的表面上进行并且填充有导电膏的通孔在热塑性树脂层22a-22f中形成。
随后，如图19A中所示，热塑性树脂层22a-22f按照此次序顺序地层叠，同时将半导体芯片50放置于热塑性树脂层22c的通孔中。此外，散热片60被放置于热塑性树脂层22f上。由此，形成层叠主体。
接下来，使用真空热压机进行在层叠方向上从层叠主体的两个侧面向层叠主体施加热量和压力的步骤。在该步骤中，热塑性树脂层222a-22f被软化，从而使得层叠主体能够一次性地一起结合到单个绝缘构件20中。结果是，半导体芯片50封装到绝缘构件20中，导电膏中的导电颗粒被烧结以及结合到导体图案30中，从而形成布线构件。
在该步骤中，为了将层叠主体的树脂层一起结合到绝缘构件20中以及为了烧结导电膏中的导电颗粒，大于热塑性树脂层的玻璃转化点以及低于其熔点的热量在预定时间段中连续地施加到层叠主体，以及大约几个MPa的压力在预定时间段中连续地施加到层叠主体。根据示例，从大约280℃到大约330℃的热量以大约5分钟或更长(例如10分钟)的时间持续地施加到层叠主体，以及从大约4MPa到大约5MPa的压力以大约5分钟或更长时间持续地施加给层叠主体。
在施加热量和压力的步骤中，热塑性树脂层22a-22f在热量下软化。此外，在压力下，软化的热塑性树脂层22a-22f彼此紧密接触。由此，热塑性树脂层22a-22f一次性地一起结合到绝缘构件20中。此外，软化的热塑性树脂层22f与散热片60紧密接触，从而使得绝缘构件20与散热片60能够一起结合到单个电路板中。
设置成与半导体芯片50邻接的热塑性树脂层22c-22e在压力下如液体那样移动并且与半导体芯片50的两个侧面紧密接触。此外，热塑性树脂层22c-22e移动到半导体芯片50的侧表面与热硬化性树脂层21d之间的间隙中，以填充该间隙。由此，热塑性树脂层22c-22e与半导体芯片50的侧表面紧密接触。因此，半导体芯片50由热塑性树脂层22c-22e密封及封装。
在热量/压力施加步骤中，导电膏中Sn颗粒与Ag颗粒之间的反应烧结逐步地进行。最后，Sn颗粒与Ag颗粒烧结以及固化。由此，电极51b、51c接合到导电膏(即，层间连接构件41，42)。同样地，导体图案32-35被接合到导电膏(即，层间连接构件41，42)。
由此，能够获得图19B中所示的结构。随后，焊料球70、71在绝缘构件20的另一个侧面上形成。由此，能够制造出图19C中所示的电路板。
如上所述，根据图17中所示的示例，半导体芯片50的两个侧面上的电极51在热量/压力施加步骤中通过液相扩散接合而接合到导电膏。以这种方式，施加给半导体芯片50的局部应力降低，从而使得半导体芯片50的可靠性得以提高。可选择地，半导体芯片50的仅仅一个侧面上的电极51可以在热量/应力施加步骤中通过液相扩散接合而接合到导电膏。即便以这种方式，施加给半导体芯片50的局部应力降低，从而使得半导体芯片50的可靠性得以提高。
也就是说，图17中所示示例可概括如下。电路板包括绝缘构件和位于绝缘构件中并且至少一个侧面上具有电极的半导体芯片。制造电路板的方法包括层叠步骤和热量/压力施加步骤。在层叠步骤中，层叠主体通过将树脂层以热塑性树脂层至少交替地设置以及半导体芯片的两个侧面均设置成与热塑性树脂层邻接的方式层叠而形成。在热量/压力施加步骤中，热量和压力从层叠主体的两个侧面施加给层叠主体，从而使得层叠主体的热塑性树脂层能够软化。由此，层叠主体的所有树脂层能够一次性地一起结合到绝缘构件中。结果，半导体芯片封装到绝缘构件中，并且导电膏中的导电颗粒烧结及结合到导体图案中以形成布线构件。在层叠步骤中，具有填充有导电膏的通孔的热塑性树脂层被设置成使得导电膏面对半导体芯片的电极。在热量/压力施加步骤中，热塑性树脂层的导电膏通过液相扩散接合到半导体芯片的电极，从而使得导电膏中的导电颗粒能够被烧结。
这种变化和变型应当被理解为落入如后附权利要求书所限定的本发明的范围之内。

Claims (14)

1.一种制造电路板(10)的方法，其包括：
准备半导体芯片(50)，该半导体芯片在第一侧面上具有第一电极(51a)，并且在与第一侧面相反的第二侧面上具有第二电极(51b，51c)，所述第一电极(51a)上具有柱形凸块(52a)；
准备包括多个热塑性树脂层(22a-22d)的多个树脂层(21a-21d，22a-22d)，所述多个树脂层具有第一树脂层(21b)、第二树脂层(22b)、以及第三树脂层(21c)，第一树脂层(21b)具有设有焊盘(31)的导体图案(30)，第二树脂层(22b)由热塑性树脂制成，第三树脂层(21c)由热塑性树脂制成并且具有充满导电膏(40a)的通孔；
以使所述多个热塑性树脂层(22a-22d)至少交替设置的方式将所述多个树脂层(21a-21d，22a-22d)和所述半导体芯片(50)层叠，以形成层叠主体(11)；以及
向层叠主体施加压力和热量，从而以使所述半导体芯片(50)被封装到绝缘构件(20)中的方式将所述多个树脂层(21a-21d，22a-22d)一次性地一起结合到单个绝缘构件(20)中，以形成电路板(10)，其中
所述层叠步骤包括将第一树脂层(21b)以使第一树脂层(21b)的焊盘(31)通过第二树脂层(22b)面对半导体芯片(50)的柱形凸块(52a)的方式设置，该层叠步骤进一步包括将第三树脂层(22c)以使第三树脂层(22c)的通孔中的导电膏(40a)面对半导体芯片(50)的第二电极(51b，51c)的方式设置，以及
所述施加步骤包括在第一电极(51a)与柱形凸块(52a)之间以及在第一树脂层(21b)的焊盘(31)与柱形凸块(52a)之间进行固相扩散接合，所述施加步骤进一步包括在第二电极(51b，51c)与第三树脂层(22c)的导电膏(40a)之间进行液相扩散接合，所述施加步骤进一步包括烧结导电膏(40a)。
2.如权利要求1所述的方法，其特征在于，
第一电极(51a)由铝基材料制成，
柱形凸块(52a)由金制成，
第二电极(51b，51c)由镍制成，
导体图案(30)由铜制成，以及
导电膏(40a)包含锡和银。
3.如权利要求1所述的方法，其特征在于，
所述层叠步骤进一步包括将由金属制成的散热片(60)以散热片(60)面对半导体芯片(50)的第二侧面的方式放置于层叠主体的表面上，以及
所述施加步骤进一步包括将散热片(60)结合到第三树脂层(21c)的导电膏(40a)。
4.如权利要求1所述的方法，其特征在于，进一步包括：
将第二树脂层(22b)在压力和热量下接合到第一树脂层(21b)上，从而使得焊盘(31)由第二树脂层(22b)覆盖；以及
将半导体芯片(50)以倒装芯片方式在压力下以及在高于或等于第二树脂层(22b)的熔点的热量下安装到第一树脂层(21b)上，以使得柱形凸块(52a)通过熔化第二树脂层(22b)被挤压成与焊盘(31)接触，并且半导体芯片(50)与第一树脂层(21b)之间的间隙充满熔化的第二树脂层(22b)，其中
所述接合步骤和所述安装步骤在所述层叠步骤之前进行。
5.如权利要求1所述的方法，其特征在于，进一步包括：
将第二树脂层(22b)放置于第一树脂层(21b)上，以使得焊盘(31)位于第二树脂层(22b)的通孔(25)中；以及
将半导体芯片(50)以倒装芯片方式在压力下以及在高于或等于第二树脂层(22b)的玻璃转化点的热量下安装到第一树脂层(21b)上，以使得柱形凸块(52a)通过通孔(25)被挤压成与焊盘(31)接触，并且半导体芯片(50)与第一树脂层(21b)之间的间隙充满软化的第二树脂层(22b)，其中
所述放置步骤和所述安装步骤在所述层叠步骤之前进行。
6.如权利要求5所述的方法，其特征在于，
所述焊盘(31)包括多个焊盘(31)，以及
每个焊盘(31)位于一个通孔(25)中。
7.如权利要求5所述的方法，其特征在于，
所述焊盘(31)包括多个焊盘(31)，以及
至少两个焊盘(31)位于一个通孔(25)中。
8.如权利要求6所述的方法，其特征在于，
所述放置步骤包括通过向第二树脂层(22b)的一部分施加压力和热量将第二树脂层(22b)接合到第一树脂层(21b)上，以及
所述通孔不位于所述部分中。
9.如权利要求6所述的方法，其特征在于，
所述放置步骤包括通过向第二树脂层(22b)施加压力和热量将第二树脂层(22b)接合到第一树脂层(21b)上，从而使得焊盘(31)由第二树脂层(22b)覆盖，所述放置步骤进一步包括在第二树脂层(22b)中形成通孔(25)，从而使得被覆盖的焊盘(31)通过通孔(25)暴露。
10.如权利要求1所述的方法，其特征在于，
所述层叠步骤包括使第一树脂层、第二树脂层、第三树脂层、以及半导体芯片彼此隔开，以及
所述施加步骤包括通过熔化第二树脂层(22b)将柱形凸块(52)挤压成与焊盘(31)接触，从而使得柱形凸块(52a)通过固相扩散接合被接合到第一电极(51a)和焊盘(31)。
11.如权利要求1-10中任一项所述的方法，其特征在于，
第二树脂层(22b)与第三树脂层(22)中的每一个具有5微米或更大的厚度。
12.一种电路板，其包括：
具有热塑性树脂部的绝缘构件(20)；
半导体芯片(50)，该半导体芯片在第一侧面上具有第一电极(51a)，并且在与第一侧面相反的第二侧面上具有第二电极(51b，51c)，所述半导体芯片(50)由所述热塑性树脂部封装；以及
布线构件，该布线构件位于绝缘构件(20)中并且与第一电极(51a)和第二电极(51b，51c)电连接，该布线构件包括具有焊盘(31)的导体图案(30)、位于通孔中的层间连接构件(40)、以及用于连接焊盘(31)和第一电极(51a)的连接部(52)，其中
第一扩散层位于第一电极(51a)与连接部(52)之间的界面处，
第二扩散层位于焊盘(31)与连接部(52)之间的界面处，
第三扩散层位于第二电极(51b，51c)与层间连接构件(40)之间的界面处，
电连接第二电极的层间连接构件(40)的至少一种元素具有低于热塑性树脂部的玻璃转化点的熔点，以及
连接部(52)由熔点高于热塑性树脂部的熔点的材料制成。
13.如权利要求12所述的电路板，其特征在于，
所述绝缘构件包括多个树脂层，所述多个树脂层包括多个热塑性树脂层，
所述多个树脂层以使所述多个热塑性树脂层至少交替地设置以及半导体芯片(50)的两个侧面被夹在相邻热塑性树脂层之间的方式层叠，以及
所述多个树脂层通过将所述多个热塑性树脂层作为粘结层一起结合到所述绝缘构件中。
14.如权利要求12或13所述的电路板，其特征在于，进一步包括。
散热片(60)，该散热片由金属制成并且位于绝缘构件上，以面对半导体芯片(50)的第二侧面，其中
所述散热片(60)通过所述布线构件连接到第二电极(51c)。
CN201110086634.XA 2010-04-02 2011-04-01 具有内置半导体芯片的电路板以及制造该电路板的方法 Active CN102256452B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010086344 2010-04-02
JP086344/2010 2010-04-02
JP002321/2011 2011-01-07
JP2011002321A JP5077448B2 (ja) 2010-04-02 2011-01-07 半導体チップ内蔵配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102256452A true CN102256452A (zh) 2011-11-23
CN102256452B CN102256452B (zh) 2014-01-29

Family

ID=44857594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110086634.XA Active CN102256452B (zh) 2010-04-02 2011-04-01 具有内置半导体芯片的电路板以及制造该电路板的方法

Country Status (4)

Country Link
US (1) US8390106B2 (zh)
JP (1) JP5077448B2 (zh)
CN (1) CN102256452B (zh)
DE (1) DE102011006489B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133895A (zh) * 2014-04-04 2016-11-16 西门子公司 使用罩盖装配电气构件的方法和适合在该方法中使用的罩盖
CN106133892A (zh) * 2014-04-04 2016-11-16 西门子公司 使用罩盖装配电气构件的方法和适合在该方法中使用的罩盖
CN109727941A (zh) * 2017-10-31 2019-05-07 比亚迪股份有限公司 一种封装模组及其制备方法、电池保护模组
TWI758571B (zh) * 2018-08-27 2022-03-21 南韓商三星電子股份有限公司 扇出型半導體封裝

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
JP5406389B2 (ja) * 2012-03-01 2014-02-05 株式会社フジクラ 部品内蔵基板及びその製造方法
CN103594379B (zh) * 2012-08-14 2016-08-10 钰桥半导体股份有限公司 具有内嵌半导体以及内建定位件的连线基板及其制造方法
KR20140086531A (ko) * 2012-12-28 2014-07-08 삼성전기주식회사 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판
US20160163948A1 (en) * 2013-03-14 2016-06-09 Gmz Energy, Inc. Thermoelectric Device Fabrication Using Direct Bonding
DE102013104207A1 (de) 2013-04-25 2014-11-13 Epcos Ag Vorrichtung und Verfahren zur Herstellung einer elektrisch leitfähigen und mechanischen Verbindung
US20150351218A1 (en) * 2014-05-27 2015-12-03 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
US9826646B2 (en) * 2014-05-27 2017-11-21 Fujikura Ltd. Component built-in board and method of manufacturing the same, and mounting body
CN207166882U (zh) 2014-10-16 2018-03-30 株式会社村田制作所 复合器件
JPWO2017038790A1 (ja) * 2015-09-01 2018-03-01 株式会社村田製作所 樹脂基板、部品実装樹脂基板、部品実装樹脂基板の製造方法
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
JP6810617B2 (ja) * 2017-01-16 2021-01-06 富士通インターコネクトテクノロジーズ株式会社 回路基板、回路基板の製造方法及び電子装置
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US10453802B2 (en) * 2017-08-30 2019-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure, semiconductor device and method for manufacturing the same
JP7119583B2 (ja) * 2018-05-29 2022-08-17 Tdk株式会社 プリント配線板およびその製造方法
CN109828413B (zh) * 2019-03-25 2022-09-16 京东方科技集团股份有限公司 显示面板和电子设备
US11277909B2 (en) * 2019-08-30 2022-03-15 Ttm Technologies Inc. Three-dimensional circuit assembly with composite bonded encapsulation
CN112449514B (zh) * 2019-08-31 2022-12-20 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
US11935817B2 (en) * 2019-10-21 2024-03-19 Semiconductor Components Industries, Llc Power device module with dummy pad die layout
JP2022154937A (ja) * 2021-03-30 2022-10-13 株式会社デンソー 回路基板内に電気部品を内蔵する半導体装置
KR102578885B1 (ko) * 2021-07-15 2023-09-15 네패스 하임 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049151A2 (en) * 1999-04-30 2000-11-02 Mitsubishi Gas Chemical Company, Inc. Method of producing a ball grid array type printed wiring board having excellent heat diffusibility and printed wiring board
US20020117743A1 (en) * 2000-12-27 2002-08-29 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
CN101166394A (zh) * 2006-10-20 2008-04-23 新光电气工业株式会社 安装有电子元件的多层配线基板及其制造方法
JP2009239223A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100803A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004158545A (ja) * 2002-11-05 2004-06-03 Denso Corp 多層基板及びその製造方法
JP2006253225A (ja) 2005-03-08 2006-09-21 Denso Corp 回路基板、回路基板の製造方法、及び電子回路装置
JP4718889B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP4697037B2 (ja) 2006-05-09 2011-06-08 株式会社デンソー 部品内蔵基板及びその配線不良検査方法
JP2007324550A (ja) 2006-06-05 2007-12-13 Denso Corp 多層基板
JP5326269B2 (ja) 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
JP2008296074A (ja) 2007-05-29 2008-12-11 Furukawa Industrial Machinery Systems Co Ltd 気流式粉砕機用回転翼および気流式粉砕機
JP2009075034A (ja) 2007-09-25 2009-04-09 Hitachi Maxell Ltd 表面欠陥検査方法及び表面欠陥検査装置
JP5176676B2 (ja) 2008-05-07 2013-04-03 富士通株式会社 部品内蔵基板の製造方法
JP5200879B2 (ja) 2008-11-19 2013-06-05 株式会社デンソー 多層回路基板導電用充填材料およびその充填方法
JP5083259B2 (ja) 2009-03-25 2012-11-28 株式会社デンソー 導電材料の充填装置およびそれを用いた充填方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1049151A2 (en) * 1999-04-30 2000-11-02 Mitsubishi Gas Chemical Company, Inc. Method of producing a ball grid array type printed wiring board having excellent heat diffusibility and printed wiring board
US20020117743A1 (en) * 2000-12-27 2002-08-29 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
CN101166394A (zh) * 2006-10-20 2008-04-23 新光电气工业株式会社 安装有电子元件的多层配线基板及其制造方法
JP2009239223A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133895A (zh) * 2014-04-04 2016-11-16 西门子公司 使用罩盖装配电气构件的方法和适合在该方法中使用的罩盖
CN106133892A (zh) * 2014-04-04 2016-11-16 西门子公司 使用罩盖装配电气构件的方法和适合在该方法中使用的罩盖
CN109727941A (zh) * 2017-10-31 2019-05-07 比亚迪股份有限公司 一种封装模组及其制备方法、电池保护模组
TWI758571B (zh) * 2018-08-27 2022-03-21 南韓商三星電子股份有限公司 扇出型半導體封裝

Also Published As

Publication number Publication date
US20110266666A1 (en) 2011-11-03
JP2011228631A (ja) 2011-11-10
US8390106B2 (en) 2013-03-05
JP5077448B2 (ja) 2012-11-21
DE102011006489A1 (de) 2012-05-10
DE102011006489B4 (de) 2022-11-03
CN102256452B (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN102256452B (zh) 具有内置半导体芯片的电路板以及制造该电路板的方法
TWI429024B (zh) Semiconductor wafer embedded wiring board and manufacturing method thereof
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
CN102215637A (zh) 嵌有半导体芯片的布线基片的制造方法
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
KR20090052300A (ko) 전자 부품 실장용 접착제 및 전자 부품 실장 구조체
TW200930190A (en) Module, curcuit board and method of manufacturing module
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
CN110473796A (zh) 用于倒装芯片封装件的多个底部填充剂
JP2012074497A (ja) 回路基板
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2000022040A (ja) 半導体装置およびその製造方法
US20090017582A1 (en) Method for manufacturing semiconductor device
JP4760876B2 (ja) 電子装置およびその製造方法
KR100804856B1 (ko) 반도체 장치의 제조 방법
KR101374146B1 (ko) 반도체 패키지 제조 방법
JP2011222554A (ja) 半導体チップ内蔵配線基板
CN108573933A (zh) 半导体装置及其制造方法
JP3741553B2 (ja) 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ
JP2011071234A (ja) 半導体装置およびその製造方法
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
KR20050033606A (ko) 음의 부피 팽창특성을 갖는 무연 전기 접속기
JPH1116943A (ja) 半導体装置及びその製造方法
JP5343932B2 (ja) 半導体装置の製造方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210802

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co.,Ltd.

Address before: Aichi

Patentee before: Club Electrical Apparel