CN101166394A - 安装有电子元件的多层配线基板及其制造方法 - Google Patents

安装有电子元件的多层配线基板及其制造方法 Download PDF

Info

Publication number
CN101166394A
CN101166394A CNA2007101632526A CN200710163252A CN101166394A CN 101166394 A CN101166394 A CN 101166394A CN A2007101632526 A CNA2007101632526 A CN A2007101632526A CN 200710163252 A CN200710163252 A CN 200710163252A CN 101166394 A CN101166394 A CN 101166394A
Authority
CN
China
Prior art keywords
electronic component
opening
wiring board
layered wiring
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101632526A
Other languages
English (en)
Inventor
町田洋弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101166394A publication Critical patent/CN101166394A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种安装有电子元件的多层配线基板，该多层配线基板包括：电子元件；芯材层，其具有用于容纳所述电子元件的第一开口；树脂层，其形成在所述芯材层的一个表面上并具有大于所述第一开口的第二开口；支撑层，其形成在所述芯材层的另一表面上并支撑所述电子元件；多个连接导体部分，其在所述芯材层的所述一个表面上设置在所述第一开口周围并位于所述第二开口之内；结合引线，其用于将所述电子元件与所述连接导体部分电气连接；以及密封树脂，其填充入所述第一和第二开口，以密封所述电子元件和所述结合引线。

Description

安装有电子元件的多层配线基板及其制造方法
技术领域
本发明涉及一种安装有电子元件的多层配线基板以及用于制造该基板的方法。具体而言，本发明涉及一种安装有如下电子元件的多层配线基板，其中电子元件的多个电极端子与基板主体的多个连接导体部分通过引线结合彼此连接在一起，并且本发明还涉及用于制造该基板的方法。
背景技术
迄今为止，诸如结合以下专利文献1至3所述的配线基板等配线基板是已知的具有内置式电子元件(诸如半导体元件等)的配线基板。然而，关于现有技术的具有内置式电子元件的配线基板，尚未公开过如下构造，即：适当地内置通过引线结合连接到配线图案上的电子元件的构造。
可将专利文献1至3所述的技术作为与本发明相关的现有技术。专利文献1(未经审查的日本专利公开No.11-126978)说明了这样一种多层配线基板：即，在该多层配线基板上安装有诸如半导体元件、电容器以及电阻元件等的电气元件，并且可实现小型化、可提高电气元件的封装密度并增大配线电路层的密度。根据专利文献1，多层配线基板包括：绝缘基板，在该绝缘基板中堆叠有多个包含热固性树脂的绝缘层；多个配线电路层，其在绝缘基板上及内部形成；以及过孔导体(via hole conductor)，其通过填充金属粉末而形成并用于使各半导体层相互连接。在该多层配线基板中，通过在绝缘基板中形成空腔并在该空腔中容纳电子元件从而形成配线芯板。然后，根据增层法，以贴装的方式在配线芯板的表面上依次堆叠含有感光树脂的绝缘层以及通过薄膜成形法制成的配线电路层。
专利文献2(未经审查的日本专利公开No.2001-313474)公开了这样一种配线基板：即，该配线基板经由树脂将电子元件内置在配线基板主体中，并且在不导致树脂或配线基板破裂或破损的情况下可以稳定而可靠地建立电子元件与内部配线层之间的导电性。在专利文献2中，设置有贯穿配线基板主体的通孔以及经由配线层堆叠在基板主体的前后表面上的绝缘层。在形成将要内置在通孔中并经由树脂固定的电子元件时，以满足关系a3＜a1≤a2的方式设定配线基板主体的热膨胀系数(a1)、树脂的热膨胀系数(a2)以及电子元件的热膨胀系数(a3)。
专利文献3(未经审查的日本专利公开No.2005-45013)说明了这样一种电路组件：即，该电路组件采用了空腔结构并可实现更高密度的封装、更高速度的操作以及更高频率的操作。在专利文献3中，该电路组件具有由陶瓷多层基板和树脂配线基板形成的结构。在陶瓷多层基板中，电子元件安装在空腔中，电子元件与空腔之间的间隙由热固性树脂填充，并将该陶瓷多层基板的表面制成平滑的。在树脂配线基板中，在绝缘粘合层中形成开口并将导电树脂填充入该开口中。树脂基板与陶瓷多层基板通过绝缘粘合层结合在一起，并且陶瓷多层基板上的上配线层与导电树脂电气连接在一起。
如上所述，在电子元件与配线基板主体通过引线结合电气连接在一起的现有技术的配线基板中，利用引线结合在电子元件与基板之间的引线呈环形。因此，要求密封部分等具有可以容纳该环的厚度，这样转而会阻碍在形成组件基板的过程中实现组件基板的小型化。
而且，所形成的树脂密封材料层的表面具有低的平滑度，在该密封材料层上安装诸如表面安装器件等的电子元件是不可行的。
在专利文献1至3中的任一文献中，就降低多层基板的厚度、防止由于各种材料的热膨胀系数差异造成的基板变形等方面而言，已经设计出安装有电子元件的多层配线基板。然而，对于如下多层配线基板：即，其中电子元件安装在配线基板上并且电子元件与基板上用于连接的导体部分(在下文中称为“连接导体部分”)通过引线结合电气连接在一起，尚未公开过可实现显著降低厚度的多层配线基板。
发明内容
本发明的示例性实施例提供了一种多层配线基板，即使在通过引线结合将电子元件电气连接到配线基板主体上而形成所述多层配线基板的情况下，所述多层配线基板也可实现在所述配线基板主体中适当地内置所述电子元件并且可以具有减少的厚度。
根据本发明的一个或多个实施例，一种安装有电子元件的多层配线基板包括：电子元件；芯材层，其具有用于容纳所述电子元件的第一开口；树脂层，其形成在所述芯材层的一个表面上并具有大于所述第一开口的第二开口；多个连接导体部分，其在所述芯材层的所述一个表面上设置于所述第一开口周围并位于所述第二开口之内；结合引线，其用于将所述电子元件与所述连接导体部分电气连接；密封树脂，其填充入所述第一和第二开口，以密封所述电子元件和所述结合引线；以及配线图案，其形成在所述密封树脂上。
如上所述，根据安装有电子元件的所述多层配线基板，诸如集成电路等电子元件容纳在芯材层的第一开口中。通过引线结合并利用树脂层的第二开口将电子元件电气连接到连接导体部分上。因此，与将电子元件直接安装在芯材层的上表面上并通过引线结合进行连接的情况相比，可以显著地减少安装有电子元件的多层配线基板的厚度，由此可形成薄的组件基板。
安装有电子元件的所述多层配线基板还可包括第二树脂层，所述第二树脂层形成在所述芯材层的另一表面上并具有第三开口，所述第三开口与所述第一开口的尺寸相同并与所述第一开口对准，其中所述电子元件容纳在由所述第一和第三开口形成的开口中。
在这种情况下，电子元件容纳在由芯材层的第一开口和第二树脂层的第三开口形成的开口中。即使芯材层的厚度是恒定的，也可根据电子元件的厚度调整第二树脂层的厚度，从而可以使电子元件容纳在由第一开口和第三开口形成的开口的深度中。
在安装有电子元件的所述多层配线基板中，所述结合引线在所述电子元件与所述连接导体部分之间可形成为环形，并且所述各环的最上端可位于相应的第二开口内部。
如上所述，各结合引线的环的最上端位于第二开口之内，由此当用树脂填充开口时可完全密封电子元件和结合引线。
根据本发明的一个或多个实施例，一种安装有电子元件的多层配线基板包括：电子元件；芯材层，其具有用于容纳所述电子元件的第一开口；树脂层，其形成在所述芯材层的一个表面上并具有大于所述第一开口的第二开口；支撑层，其形成在所述芯材层的另一表面上并支撑所述电子元件；多个连接导体部分，其在所述芯材层的所述一个表面上设置在所述第一开口周围并位于所述第二开口之内；结合引线，其用于将所述电子元件与所述连接导体部分电气连接；以及密封树脂，其填充入所述第一和第二开口，以密封所述电子元件和所述结合引线。
此外，所述电子元件可经由粘合薄膜结合到所述支撑层上。而且，支撑所述电子元件的所述支撑层可以为铜箔。
所述电子元件可包括堆叠的上部半导体芯片和下部半导体芯片，所述上部半导体芯片可具有电极端子，所述电极端子形成在上表面上并通过所述结合引线与所述连接导体部分电气连接，所述下部半导体芯片可具有连接端子，所述连接端子形成在下表面上并与形成于所述密封树脂中的连接焊盘连接。
因此，即使当电子元件由堆叠的两个半导体芯片形成时，也可确实地将电子元件容纳在第一开口中。通过引线结合并利用树脂层的第二开口将上部半导体芯片与连接导体部分电气连接在一起。此外，将下部半导体芯片连接到形成于支撑层上的连接焊盘上。因此，可以减少安装有电子元件的多层配线基板的厚度。
此外，根据本发明的一个或多个实施例，一种用于制造安装有电子元件的多层配线基板的方法，包括如下步骤：制备具有配线和第一开口的板状的芯材层，所述配线包括在所述芯材层的一个表面上形成于所述第一开口周围的多个连接导体部分；在所述芯材层的所述一个表面上形成具有大于所述第一开口的第二开口的树脂层，使得所述多个连接导体部分在所述第二开口之内露出；将支撑层结合到所述芯材层的另一表面上；在所述第一开口之内将所述电子元件安装到所述支撑层的表面上；通过结合引线将所述电子元件与所述多个连接导体部分电气连接；以及用树脂填充所述第一和第二开口，以密封所述电子元件和所述结合引线。
根据用于制造安装有电子元件的多层配线基板的所述方法，诸如集成电路等的电子元件容纳在芯材层的第一开口中。通过引线结合并利用树脂层的第二开口将电子元件电气连接到连接导体部分上。因此，与将电子元件直接安装在芯材层的上表面上并通过引线结合进行连接的情况相比，可以制造出厚度显著减小的安装有电子元件的多层配线基板。
用于制造安装有电子元件的多层配线基板的所述方法还可包括：在所述芯材层的所述另一表面上形成具有与所述第一开口的尺寸相同的第三开口的第二树脂层，使所述第三开口与所述第一开口对准，其中所述支撑层结合到所述第二树脂层上，并且所述电子元件容纳在由所述第一和第三开口形成的开口中。
在这种情况下，电子元件容纳在由芯材层的第一开口和第二树脂层的第三开口形成的开口中。即使芯材层的厚度是恒定的，也可根据电子元件的厚度调整第二树脂层的厚度，从而可以使电子元件容纳在由第一开口和第三开口形成的开口的深度中。因此，可以制造出厚度显著减小的安装有电子元件的多层配线基板。
在通过结合引线将所述电子元件与所述多个连接导体部分电气连接的步骤中，可以这样的方式连接所述电子元件：即，使所述结合引线的各环的最上端位于所述第二开口的上表面之下。
如上所述，各结合引线的环的最上端位于第二开口之内，由此当用树脂填充开口时可完全密封电子元件和结合引线。
在所述第一开口之内将所述电子元件安装到所述支撑层的表面上的步骤中，所述电子元件可经由粘合薄膜结合到所述支撑层上。而且，可将铜箔用作所述支撑层。
将所述电子元件安装在由铜箔形成的所述支撑层上。在用树脂填充所述第一和第二开口之后通过蚀刻去除所述铜箔；并且在去除所述铜箔之后在所述基板的两个表面上形成绝缘树脂层。在这种情况下，当通过蚀刻去除所述铜箔时，只保留位于所述电子元件所安装的位置上的铜箔。当在所述基板的已部分地去除铜箔的两个表面上形成所述绝缘树脂层时，在所述绝缘树脂层中形成开口以部分地露出剩余铜箔，从而构成散热部分。
可将堆叠的两个半导体芯片用作所述电子元件，在上部半导体芯片的上表面上形成的电极端子可以通过结合引线与所述连接导体部分电气连接，可将在下部半导体芯片的下表面上形成的连接端子结合到所述铜箔上，并且随后对所述铜箔进行图案化，从而形成连接到所述下部半导体芯片的连接端子上的配线图案。
附图说明
图1显示了形成有配线图案的第一实施例的芯材；
图2显示了芯材受到平行剪切(frame cutting)后的状态；
图3显示了在芯材的上下表面上形成树脂层的状态；
图4显示了连接焊盘镀有镍和金的状态；
图5显示了基板结合到铜箔上的状态；
图6显示了安装并引线结合电子元件的状态；
图7显示了填充密封树脂的状态；
图8显示了去除铜箔并在基板的两个表面上形成绝缘树脂的状态；
图9显示了在基板的两个表面上的绝缘树脂上形成配线图案的状态；
图10显示了对阻蚀剂进行图案化的状态；
图11显示了进行切割的状态；
图12显示了第一实施例的多层配线基板已完成的状态；
图13显示了第二实施例的状态，其中在基板的已经部分去除铜箔的两个表面上形成绝缘树脂；
图14显示了在基板的两个表面上的绝缘树脂上形成配线图案的状态；
图15显示了对阻蚀剂进行图案化的状态；
图16显示了进行切割的状态；
图17显示了第二实施例的多层配线基板已完成的状态；
图18显示了第三实施例的状态，其中安装并引线结合两个电子元件；
图19显示了填充密封树脂的状态；
图20显示了去除铜箔并在基板的两个表面上的绝缘树脂上形成配线图案的状态；
图21显示了在基板的两个表面上的绝缘树脂中形成配线图案的状态；
图22显示了对阻蚀剂进行图案化的状态；
图23显示了进行切割的状态；以及
图24显示了第三实施例的多层配线基板已完成的状态。
具体实施方式
下面将参照各附图对本发明的实施例进行详细说明。
图1至12显示了用于制造根据本发明第一实施例的安装有电子元件的多层配线基板的方法。
图1显示了形成有配线图案的芯材。准备好由玻璃环氧材料或类似物形成的通常用作配线基板的材料的板状芯材10，并通过熟知的适当的方法在芯材10中形成通孔12。将包括有通孔12的芯材10镀铜或类似物。通过减成法对镀铜层进行图案化，由此可形成需要的配线图案14，该配线图案包括有贯穿通孔12的导体过孔14a。还同时将多个连接焊盘14b形成为配线图案14的一部分，并作为在随后的处理中通过引线结合与待安装的电子元件连接的连接导体部分。
作为另一种选择，也可使用通过预先在芯材10的每一面上形成铜层而形成的双面覆铜板。在形成通孔后，可对通孔进行镀覆。同样可通过图案化形成包括导体过孔14a和连接焊盘14b的配线图案14。
图2显示了芯材受到平行剪切后的状态。如图所示，通过平行剪切操作在板状芯材10中形成贯穿芯材10的开口16。此开口16可利用例如挖孔机或钻头或冲模在芯材10中形成。在引线结合中使用的多个连接焊盘14b布置在芯材10的上表面上各开口16的周围区域中。
图3显示了在芯材的上下表面上形成树脂层的状态。在芯材10的上表面上设置由预浸料坯形成的绝缘树脂层18。同样地，在芯材10的下表面上形成由预浸料坯形成的绝缘树脂层22。在芯材10的上表面上的绝缘树脂层18中预先形成比芯材10的开口16大的开口20。同样地，在芯材10的下表面上的绝缘树脂层22中预先形成大小和形状与开口16相同的开口24。这些开口20和24也可通过挖孔机或钻头或冲模在预浸树脂中形成。
当绝缘树脂层18和22堆叠在两个表面上时，绝缘树脂层18的开口20和绝缘树脂层22的开口24与芯材10的开口16对准。结果，将要在引线结合中作为连接导体的连接焊盘14b从芯材10的上表面上的绝缘树脂层18的相应开口20中露出。与此同时，芯材10的下表面上的绝缘树脂层22的开口24与芯材10的开口16形状和尺寸彼此相同，因此这些开口相互对准从而产生共有的开口26。
通过利用激光束的过孔处理在设置于芯材10的两个表面上的绝缘树脂层18和22中形成过孔。根据诸如半加成法等熟知的方法，通过施加阻蚀剂(未示出)、对阻蚀剂进行图案化并且镀铜从而以堆叠的方式形成包括过孔导体的配线图案14。
图4显示了镀有镍和金的连接焊盘14b的视图。连接焊盘14b是将要在随后的处理中通过引线结合进行电气连接的区域。优选的是，在每个连接焊盘14b上形成镍-金镀层28，特别是在随后的处理中要使用金引线时更是如此。通过施加阻蚀剂(未示出)并对阻蚀剂进行图案化来形成镍-金镀层28，并对位于各连接焊盘14b上方的阻蚀剂图案中的开口镀镍及镀金。
图5显示了将铜箔结合到基板的绝缘树脂层22上的处理状态。首先，准备好适当宽度和厚度的铜箔30，并将作为结合材料的绝缘抗蚀油墨32印制在铜箔30的结合面一侧。此铜箔30压接结合到基板的下侧，也就是说，结合到绝缘树脂层22的与结合到芯材10上的表面相对的表面上。在安装诸如硅器件或集成电路等电子元件34的后续处理中，此铜箔30将用作支撑部件。
图6为显示安装电子元件34并实施引线结合后的状态的视图。将电子元件34容纳在由芯材10的开口16和绝缘树脂层22的开口24形成的共有的开口26中，并将电子元件34安装在通过开口26露出的铜箔30上。当安装电子元件34时，预先将作为粘合材料的模片固定薄膜36固定到每个电子元件34的未形成电路的表面上，也就是每个电子元件34的下表面上，并将电子元件34固定到铜箔30上。作为另一种选择，也可通过例如包括硅的倒装法等表面贴装法将电子元件34固定到铜箔30上，而不使用诸如模片固定薄膜36等粘合材料。
接下来，将形成于每个电子元件34的表面上的多个电极端子34a与覆盖有镍-金镀层28的多个连接焊盘14b通过结合引线38电气连接。由于结合引线38呈环形，必须以这样的方式进行调整：即，将该环的最高位置降低到绝缘树脂层18的开口20的范围内，也就是说，该环不从绝缘树脂层18的上表面向上凸出。换言之，位于芯材10上侧的由预浸料坯形成的绝缘树脂层18必须具有容纳结合引线38的环所需的厚度。金(Au)、铜(Cu)或铝(Al)适于用作结合引线38。
图7显示了电子元件34由树脂密封的状态。采用密封树脂40填充由芯材10的开口16和绝缘树脂层22的开口24构成的每一个所共有的开口26以及包括位于开口26之上的引线结合区域在内的绝缘树脂层18的开口20。结果，以绝缘的方式密封电子元件34和结合引线38。可将成型树脂、填充树脂、底部填充树脂等用作密封树脂40。
图8显示了去除作为支撑层的铜箔并在基板的两个表面上设置绝缘树脂层的状态。利用例如可溶解铜的适当蚀刻剂将作为支撑层的铜箔30剥落并去除。在基板的两个表面通过灰化而变粗糙之后，在基板的两个表面上形成由与绝缘树脂层18和22的材料相似的材料(也就是预浸料坯)形成的绝缘树脂层42和44。因此，由于去除了铜箔30，使基板的两个表面覆盖有同质材料的绝缘树脂，从而可减少由于热膨胀系数差异而造成的基板翘曲。
图9显示了在基板的两个表面上的绝缘树脂层中形成配线的状态。通过利用激光束的过孔处理在形成于基板的两个表面上的绝缘树脂层42和44中形成过孔。通过施加阻蚀剂(未示出)、对阻蚀剂进行图案化并镀铜，以堆叠的方式形成包括有过孔导体部分的配线图案14。
图10为显示对阻蚀剂进行图案化的状态的视图。将阻蚀剂46施加到基板的一个表面上的形成有配线图案14的绝缘树脂层42上，并将阻蚀剂48施加基板的另一个表面上的形成有配线图案14的绝缘树脂层44上。对这些阻蚀剂进行图案化。配线图案通过阻蚀剂46和48的图案化开口露出的部分构成了例如在后续处理中用于安装表面安装元件的连接焊盘46a。作为另一种选择，将露出的部分作为用于与诸如焊料凸点等外部连接端子连接的连接焊盘48a。
图11显示了进行切割的状态。所示出的区域与基板中至少包括一个电子元件34的区域相对应。通过沿着平面L进行切割将该基板切分成构成单独的半导体器件的单元。
图12显示了安装表面安装元件并形成外部连接端子的状态。在被切分成一个半导体器件单元的安装有电子元件的多层配线基板中，通过表面安装技术(SMT)经由连接焊盘46a安装表面安装元件50，或者在用于连接外部连接端子的连接焊盘48a上形成焊料凸点52。
在本发明第一实施例的安装有电子元件的多层配线基板中，在使用平行剪切的芯材10(也就是具有开口16的芯材)或者使用由预浸料坯形成的具有开口24的绝缘树脂层22的结构中，即使基板的电子元件34和连接焊盘14b利用引线结合而电气连接在一起，也可将诸如集成电路等的电子元件34容纳在为芯材10和绝缘树脂层22所共有的各开口26中，并可将结合引线38容纳在绝缘树脂层18的各开口20中。因此，与在现有技术的安装有电子元件的多层配线基板中将电子元件安装在基板的上表面上并通过引线结合进行连接的情况相比，可显著地减少安装有电子元件34的多层配线基板的厚度。
由于以平行剪切的方式堆叠芯材10和绝缘树脂层22，则可通过利用电子元件34和引线结合部分的平行剪切的开口20和26进行密封树脂40的填充。在填充密封树脂40时开口20和26充当框架，由此可通过拦阻的作用防止熔化的树脂溢流。
图13至17依次显示了用于制造本发明第二实施例的安装有电子元件的多层配线基板的方法。由于第二实施例与第一实施例从准备图1至7中所示的芯材10并形成配线图案的处理(图1)到填充密封树脂的处理(图7)均相同，因此省略其重复的说明。
图13显示了剥落并去除铜箔30然后在芯材的两个表面上形成绝缘树脂层的状态。将电子元件34安装在基板上(图6)，并且采用密封树脂40填充开口26和20，从而以绝缘的方式密封住电子元件34和结合引线38(图7)。在第二实施例中，随后在图13中利用可溶解例如铜等的蚀刻剂溶解并去除在安装电子元件34时充当支撑层的铜箔30。然而，铜箔30被溶解的范围部分地受到限制，并且仅在与安装电子元件34的下表面相对应的区域存留有铜箔30的一部分。具体而言，当利用蚀刻剂溶解铜箔30并将其从背面去除时，在进行蚀刻的过程中途暂时中止处理，并且只在下表面上与电子元件34相对应的区域覆盖适当的掩模，由此仅继续对其它的区域进行蚀刻。因此，完全去除铜箔而只在下表面上与电子元件34相对应的区域部分地存留有铜箔30a。为了使电子元件的散热特性更为适当，当将电子元件34安装在作为支撑层的铜箔30上时，也可在电子元件34与铜箔30之间插入散热板。
如同第一实施例的情况，在基板的两个表面上的树脂通过灰化而变粗糙之后，在基板的两个表面上形成由与绝缘树脂层18和22的材料相似的材料形成的绝缘树脂层42和44。如上所述，铜箔30的大部分被去除，并且在基板的两个表面上都覆盖有由同质材料形成的绝缘树脂层42和44，由此可减少由于热膨胀系数差异而引起的基板发生翘曲的几率。
图14显示了在设置于基板的两个表面上的绝缘树脂层中形成配线的状态。如同第一实施例的情况，通过利用激光束或类似物的过孔处理在形成于基板的两个表面上的绝缘树脂层42和44中形成过孔。然而，在过孔处理的同时，在绝缘树脂层44的覆盖着存留于电子元件34下表面上的铜箔30a的区域中形成孔或槽44a，由此部分地露出铜箔30a。因此，剩余的铜箔30a可充当电子元件34的散热部分。
如同第一实施例的情况，在过孔处理之后，可形成包括过孔导体部分的配线图案14，以便于通过施加阻蚀剂(未示出)、对阻蚀剂进行图案化以及镀铜而进一步进行堆叠。
图15为显示对阻蚀剂进行图案化的状态的视图。如同第一实施例的情况，将阻蚀剂46和48分别施加到基板的两个表面上的形成有配线图案的相应绝缘树脂层42和44上，并对这些阻蚀剂进行图案化。在这种情况下，可将阻蚀剂48中与电子元件34下表面上的铜箔30a相对应的区域作为开口48b，以便于通过铜箔30a使电子元件34具有良好的散热特性。配线图案通过阻蚀剂46的其它图案开口露出的部分形成为例如在后续处理中用于安装表面安装元件的连接焊盘46a。作为另一种选择，可将配线图案通过阻蚀剂48的其它图案开口露出的部分用作例如用于与焊料凸点等外部连接端子连接的连接焊盘48a。
图16显示了进行切割的状态。如同第一实施例的情况，所示出的区域与基板中至少包括一个电子元件34的区域相对应。通过沿着平面L进行切割将该基板切分成构成单独的半导体器件的单元。
图17显示了安装表面安装元件并形成外部连接端子的状态。如同第一实施例的情况，在被切分成一个半导体器件单元的安装有电子元件的多层配线基板中，通过表面安装技术(SMT)经由连接焊盘46a安装表面安装元件50，或者在用于连接外部连接端子的连接焊盘48a上形成焊料凸点52。
如同第一实施例的情况，在本发明第二实施例的安装有电子元件的多层配线基板中，在使用平行剪切的芯材10(也就是具有开口16的芯材)或者使用由预浸料坯形成的具有开口24的绝缘树脂层22的结构中，即使基板的电子元件34和连接焊盘14b利用引线结合而电气连接在一起，也可将诸如集成电路等的电子元件34容纳在为芯材10和绝缘树脂层22所共有的各开口26中，并可将结合引线38容纳在绝缘树脂层18的各开口20中。因此，与在现有技术的安装有电子元件的多层配线基板中将电子元件安装在基板的上表面上并通过引线结合进行连接的情况相比，可显著地减少安装有电子元件34的多层配线基板的厚度。
在采用本发明第二实施例的制造方法所制造的安装有电子元件的多层配线基板中，表现出高导热性的铜箔30部分地存留在各电子元件34的下表面上。在绝缘树脂层44中与铜箔30的该区域相对应的区域中形成孔或槽44a，由此可部分地露出铜箔30。结果，铜箔30可充当电子元件34的散热部分，从而可以获得表现出良好散热特性的安装有电子元件的多层配线基板。
图18至23依照处理的次序显示了用于制造本发明第三实施例的安装有电子元件的多层配线基板的方法。由于第三实施例与第一实施例从准备图1至5中所示的芯材10并形成配线图案的处理(图1)到将作为支撑层的铜箔压接到基板上的处理(图5)均相同，因此省略其重复的说明。
图18为显示将两个堆叠的电子元件(半导体芯片)60和62安装在基板上并且上部电子元件60进行引线结合后的状态的视图。如同在前述实施例中所使用的电子元件的情况，电极端子60a设置在两个电子元件60和62中的上部电子元件60的上表面上，并且电极端子60a通过引线结合连接。与前述实施例中所使用的电子元件相比，该电子元件必须具有更小的厚度。
另一个设置在下部位置的电子元件62为表面安装型，并且在电子元件62的下表面上设置有由凸点形成的连接端子62a。这种堆叠型的电子元件60和62在堆叠状态下其厚度必须降低到在芯材10和绝缘树脂层22中形成的共有的开口26的深度之内。可将多种器件作为这种堆叠型的两个电子元件60和62。然而，需将器件预先固定在一起，然后安装在基板上。
通过将作为粘合剂的模片固定薄膜36结合到电子元件62的下表面，然后通过加热和加压将电子元件62结合到铜箔30上，从而将下部电子元件62的下表面与铜箔30压接在一起。电子元件62的连接端子62a与铜箔30通过压焊而电气连接在一起。
在上部电子元件60的表面上形成的多个电极端子60a与覆盖有镍-金镀层28的多个连接焊盘14b通过结合引线38电气连接在一起。由于结合引线38呈环形，必须以这样的方式进行调整：即，将该环的最高位置降低到绝缘树脂层18的开口20的范围内，也就是说，该环不从绝缘树脂层18的上表面向上凸出。换言之，由预浸料坯形成的绝缘树脂层18必须具有容纳结合引线38的环所需的厚度。金(Au)、铜(Cu)或铝(Al)适于用作结合引线38。
当将堆叠型的电子元件(半导体芯片)60和62安装在铜箔30上时，也可以如前所述在将两个电子元件60和62结合在一起之后通过一项操作来安装这两个电子元件。作为另一种选择，也可首先安装下部电子元件62，并将连接端子62a连接到铜箔上。随后，将上部电子元件60安装在下部电子元件62上，然后将上部电子元件60进行引线结合。
图19显示了电子元件由树脂密封的状态。采用密封树脂40填充共有的开口26以及包括位于开口26之上的引线结合区域在内的绝缘树脂层18的开口20。结果，以绝缘的方式密封电子元件60、62和结合引线38。可将成型树脂、填充树脂、底部填充树脂等用作密封树脂40。
图20显示了去除作为支撑层的铜箔并在基板的两个表面上设置绝缘树脂层的状态。利用例如可溶解铜的适当蚀刻剂将在安装两个电子元件60和62时作为支撑层的铜箔30剥落并去除。然而，铜箔30被溶解的范围部分地受到限制，由此可形成连接到下部电子元件62的连接端子62a上的配线图案64。具体而言，当利用蚀刻剂溶解铜箔30并将其从背面去除时，在进行蚀刻的过程中途暂时中止处理，并且只在下表面上与连接到电子元件62的连接端子62a上的配线图案64相对应的区域覆盖有适当的掩模，由此仅继续对其它的区域进行蚀刻。因此，完全去除铜箔而只留下配线图案64。
如同前述实施例的情况，在基板的两个表面上的树脂通过灰化而变粗糙之后，在基板的两个表面上形成由与绝缘树脂层18和22的材料相似的材料形成的绝缘树脂层42和44。如上所述，铜箔30的大部分被去除，并且在基板的两个表面上都覆盖有由同质材料形成的绝缘树脂层，由此可减少由于热膨胀系数差异而引起的基板发生翘曲的几率。
图21显示了在设置于基板的两个表面上的绝缘树脂层中形成配线的状态。如同前述实施例的情况，通过利用激光束或类似物的过孔处理在形成于基板的两个表面上的绝缘树脂层42和44中形成过孔。然而，在过孔处理过程中，也可同时形成用于产生连接到配线图案64上的导体过孔的过孔，其中配线图案64连接到电子元件62的连接端子62a上。
如同前述实施例的情况，在过孔处理之后，可形成包括过孔导体部分的配线图案14，以便于通过施加阻蚀剂(未示出)、对阻蚀剂进行图案化以及镀铜而进一步进行堆叠。
图22为显示对阻蚀剂进行图案化的状态的视图。如同前述实施例的情况，将阻蚀剂46和48施加到基板的两个表面上的形成有配线图案的相应绝缘树脂层42和44上。对这些阻蚀剂进行图案化。配线图案通过阻蚀剂46的其它图案开口露出的部分形成为例如在后续处理中用于安装表面安装元件的连接焊盘46a。作为另一种选择，可将配线图案通过阻蚀剂48的其它图案开口露出的部分用作例如用于与焊料凸点等外部连接端子连接的连接焊盘48a。
图23显示了进行切割的状态。所示出的区域与基板中至少包括一个电子元件34的区域相对应。通过沿着平面L进行切割将该基板切分成构成单独的半导体器件的单元。
图24显示了安装表面安装元件并形成外部连接端子的状态。如同前述实施例的情况，在被切分成一个半导体器件单元的第三实施例的安装有电子元件的多层配线基板中，通过表面安装技术(SMT)经由连接焊盘46a安装表面安装元件50，或者在用于连接外部连接端子的连接焊盘48a上形成焊料凸点52。
除了产生与第一和第二实施例相同的效果之外，本发明第三实施例的安装有电子元件的多层配线基板还使得能够在多层配线基板上安装连接类型彼此不同的引线结合型电子元件与表面安装电子元件构成的堆叠型电子元件。
尽管参照附图对本发明的各实施例进行了说明，但本发明并不局限于这些实施例，并且可表现为多种形式或者在本发明的实质及范围内可具有多种变更或变型。
如上所述，根据本发明，诸如集成电路等的电子元件容纳在芯材层的开口中，并且利用预浸树脂层的开口通过引线结合将电子元件与连接导体部分电气连接在一起。与在现有技术的安装有电子元件的多层配线基板中将电子元件直接安装在基板的上表面上并通过引线结合进行连接的情况相比，可显著地减少安装有电子元件的多层配线基板的厚度。这样，可以得到安装有电子元件的薄多层配线基板。
由于对芯材和预浸树脂层进行平行剪切式堆叠，因此可利用电子元件与引线结合部分的平行剪切开口填充密封树脂，由此可防止密封树脂溢流。也就是说，可以表现出拦阻的效果。
本申请要求2006年10月20日在日本专利局提交的日本专利申请No.2006-286300的优先权，该日本专利申请的全部内容以引用的方式并入本文。

Claims (17)

1.一种安装有电子元件的多层配线基板，包括：
电子元件；
芯材层，其具有用于容纳所述电子元件的第一开口；
树脂层，其形成在所述芯材层的一个表面上并具有大于所述第一开口的第二开口；
多个连接导体部分，其在所述芯材层的所述一个表面上设置在所述第一开口周围并位于所述第二开口之内；
结合引线，其用于将所述电子元件与所述连接导体部分电气连接；
密封树脂，其填充入所述第一和第二开口，以密封所述电子元件和所述结合引线；以及
配线图案，其形成在所述密封树脂上。
2.根据权利要求1所述的安装有电子元件的多层配线基板，还包括：
第二树脂层，其形成在所述芯材层的另一表面上并具有第三开口，所述第三开口与所述第一开口的尺寸相同并与所述第一开口对准，
其中，所述电子元件容纳在由所述第一和第三开口形成的开口中。
3.根据权利要求1或2所述的安装有电子元件的多层配线基板，其中，
所述结合引线在所述电子元件与所述连接导体部分之间形成为环形，并且所述各环的最上端位于相应的第二开口内部。
4.根据权利要求1或2所述的安装有电子元件的多层配线基板，其中，
所述电子元件包括堆叠的上部半导体芯片和下部半导体芯片，
所述上部半导体芯片具有电极端子，所述电极端子形成在上表面上并通过所述结合引线与所述连接导体部分电气连接，并且
所述下部半导体芯片具有连接端子，所述连接端子形成在下表面上并与形成于所述密封树脂中的连接焊盘连接。
5.一种安装有电子元件的多层配线基板，包括：
电子元件；
芯材层，其具有用于容纳所述电子元件的第一开口；
树脂层，其形成在所述芯材层的一个表面上并具有大于所述第一开口的第二开口；
支撑层，其形成在所述芯材层的另一表面上并支撑所述电子元件；
多个连接导体部分，其在所述芯材层的所述一个表面上设置在所述第一开口周围并位于所述第二开口之内；
结合引线，其用于将所述电子元件与所述连接导体部分电气连接；以及
密封树脂，其填充入所述第一和第二开口，以密封所述电子元件和所述结合引线。
6.根据权利要求5所述的安装有电子元件的多层配线基板，还包括：
第二树脂层，其形成在所述芯材层与所述支撑层之间并具有第三开口，所述第三开口与所述第一开口的尺寸相同并与所述第一开口对准，
其中，所述电子元件容纳在由所述第一和第三开口形成的开口中。
7.根据权利要求5或6所述的安装有电子元件的多层配线基板，其中，
所述结合引线在所述电子元件与所述连接导体部分之间形成为环形，并且所述各环的最上端位于相应的第二开口内部。
8.根据权利要求5或6所述的安装有电子元件的多层配线基板，其中，
所述电子元件经由粘合薄膜结合到所述支撑层上。
9.根据权利要求5或6所述的安装有电子元件的多层配线基板，其中，
支撑所述电子元件的所述支撑层是铜箔。
10.一种用于制造安装有电子元件的多层配线基板的方法，包括如下步骤：
制备具有配线和第一开口的板状的芯材层，所述配线包括在所述芯材层的一个表面上形成于所述第一开口周围的多个连接导体部分；
在所述芯材层的所述一个表面上形成具有大于所述第一开口的第二开口的树脂层，使得所述多个连接导体部分在所述第二开口之内露出；
将支撑层结合到所述芯材层的另一表面上；
在所述第一开口之内将所述电子元件安装到所述支撑层的表面上；
通过结合引线将所述电子元件与所述多个连接导体部分电气连接；以及
用树脂填充所述第一和第二开口，以密封所述电子元件和所述结合引线。
11.根据权利要求10所述的用于制造安装有电子元件的多层配线基板的方法，还包括：
在所述芯材层的所述另一表面上形成具有与所述第一开口的尺寸相同的第三开口的第二树脂层，使所述第三开口与所述第一开口对准，
其中，所述支撑层结合到所述第二树脂层上，并且所述电子元件容纳在由所述第一和第三开口形成的开口中。
12.根据权利要求11所述的用于制造安装有电子元件的多层配线基板的方法，其中，
在通过结合引线将所述电子元件与所述多个连接导体部分电气连接的步骤中，以这样的方式连接所述电子元件：即，使所述结合引线的各环的最上端位于所述第二开口的上表面之下。
13.根据权利要求10至12中任一项所述的用于制造安装有电子元件的多层配线基板的方法，其中，
在于所述第一开口之内将所述电子元件安装到所述支撑层的表面上的步骤中，所述电子元件经由粘合薄膜结合到所述支撑层上。
14.根据权利要求10至12中任一项所述的用于制造安装有电子元件的多层配线基板的方法，其中，
将铜箔用作所述支撑层。
15.根据权利要求14所述的用于制造安装有电子元件的多层配线基板的方法，还包括：
去除所述铜箔；以及
在去除所述铜箔之后在所述基板的两个表面上形成绝缘树脂层。
16.根据权利要求15所述的用于制造安装有电子元件的多层配线基板的方法，其中，
在去除所述铜箔的步骤中，只保留位于所述电子元件所安装的区域中的铜箔，并且
在形成所述绝缘树脂层的步骤中，在所述绝缘树脂层中形成开口以使剩余铜箔部分地露出，从而形成散热部分。
17.根据权利要求14所述的用于制造安装有电子元件的多层配线基板的方法，其中，
将堆叠的两个半导体芯片用作所述电子元件，
在上部半导体芯片的上表面上形成的电极端子通过结合引线与所述连接导体部分电气连接，
将在下部半导体芯片的下表面上形成的连接端子结合到所述铜箔上，并且随后对所述铜箔进行图案化，从而形成连接到所述下部半导体芯片的连接端子上的配线图案。
CNA2007101632526A 2006-10-20 2007-10-19 安装有电子元件的多层配线基板及其制造方法 Pending CN101166394A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006286300 2006-10-20
JP2006286300A JP5100081B2 (ja) 2006-10-20 2006-10-20 電子部品搭載多層配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN101166394A true CN101166394A (zh) 2008-04-23

Family

ID=38963125

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101632526A Pending CN101166394A (zh) 2006-10-20 2007-10-19 安装有电子元件的多层配线基板及其制造方法

Country Status (6)

Country Link
US (2) US7923367B2 (zh)
EP (1) EP1915038A1 (zh)
JP (1) JP5100081B2 (zh)
KR (1) KR20080035974A (zh)
CN (1) CN101166394A (zh)
TW (1) TW200822833A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102065638A (zh) * 2009-11-17 2011-05-18 三星电机株式会社 具有电子元件的印刷电路板及其制造方法
CN102256452A (zh) * 2010-04-02 2011-11-23 株式会社电装 具有内置半导体芯片的电路板以及制造该电路板的方法
CN102820272A (zh) * 2011-06-07 2012-12-12 欣兴电子股份有限公司 嵌埋有电子组件的封装结构及其制法
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
CN101930956B (zh) * 2009-06-22 2013-09-25 日月光半导体制造股份有限公司 芯片封装结构及其制造方法
CN106352136A (zh) * 2015-07-15 2017-01-25 阿自倍尔株式会社 定位器
CN106352137A (zh) * 2015-07-15 2017-01-25 阿自倍尔株式会社 定位器
CN107039290A (zh) * 2015-12-31 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN111465247A (zh) * 2020-04-10 2020-07-28 河南工业职业技术学院 一种pcb基板安装结构及电子元件系统
CN111952273A (zh) * 2016-10-25 2020-11-17 日月光半导体制造股份有限公司 半导体器件封装及其制造方法
CN113327898A (zh) * 2020-02-28 2021-08-31 深南电路股份有限公司 封装结构的制作方法及封装结构

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4073945B1 (ja) * 2007-01-12 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
EP2161747A1 (en) * 2008-09-04 2010-03-10 Shinko Electric Industries Co., Ltd. Electronic component package and method of manufacturing the same
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
JP5641701B2 (ja) * 2009-03-25 2014-12-17 株式会社東芝 三次元半導体集積回路
US7868449B2 (en) * 2009-05-25 2011-01-11 Freescale Semiconductor, Inc. Semiconductor substrate and method of connecting semiconductor die to substrate
TW201110285A (en) * 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
US8461462B2 (en) * 2009-09-28 2013-06-11 Kyocera Corporation Circuit substrate, laminated board and laminated sheet
US20120314390A1 (en) * 2010-03-03 2012-12-13 Mutual-Tek Industries Co., Ltd. Multilayer circuit board
JP2011216634A (ja) * 2010-03-31 2011-10-27 Murata Mfg Co Ltd 電子部品内蔵基板、電子回路モジュール、および電子部品内蔵基板の製造方法
TWI399149B (zh) * 2010-07-09 2013-06-11 Unimicron Technology Corp 線路板及其製造方法
KR101456088B1 (ko) * 2010-07-30 2014-11-03 쿄세라 코포레이션 절연 시트, 그 제조방법 및 그 절연 시트를 사용한 구조체의 제조방법
WO2012015085A1 (en) * 2010-07-30 2012-02-02 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
TWI420996B (zh) * 2010-07-30 2013-12-21 Lg Innotek Co Ltd 印刷電路板及其製造方法
WO2012026418A1 (ja) * 2010-08-27 2012-03-01 株式会社村田製作所 半導体装置
US9944554B2 (en) * 2011-09-15 2018-04-17 Apple Inc. Perforated mother sheet for partial edge chemical strengthening and method therefor
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US9236322B2 (en) * 2012-04-11 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for heat spreader on silicon
JP5539453B2 (ja) * 2012-07-17 2014-07-02 新光電気工業株式会社 電子部品搭載多層配線基板及びその製造方法
JP5590097B2 (ja) * 2012-10-29 2014-09-17 大日本印刷株式会社 部品内蔵配線板
CN103904061A (zh) * 2012-12-25 2014-07-02 欣兴电子股份有限公司 内埋式电子元件封装结构
US8803310B1 (en) * 2013-02-08 2014-08-12 Unimicron Technology Corp. Embedded electronic device package structure
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
JP2015130443A (ja) * 2014-01-08 2015-07-16 富士通株式会社 部品内蔵基板の製造方法
KR102186149B1 (ko) * 2015-03-11 2020-12-03 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
KR102253472B1 (ko) * 2015-03-13 2021-05-18 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
KR102662856B1 (ko) * 2016-03-31 2024-05-07 삼성전기주식회사 인쇄회로기판 및 이를 구비한 카메라 모듈
CN107295747B (zh) * 2016-03-31 2021-03-12 奥特斯(中国)有限公司 器件载体及制造器件载体的方法
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
JP2019067994A (ja) * 2017-10-04 2019-04-25 トヨタ自動車株式会社 積層基板とその製造方法
JP2019178054A (ja) * 2018-03-30 2019-10-17 Tdk株式会社 コア材及び放熱基板
US20200006210A1 (en) * 2018-06-27 2020-01-02 Intel Corporation Chip package and method of manufacturing
CN112335034A (zh) * 2018-07-12 2021-02-05 三菱电机株式会社 半导体装置
DE102018126388A1 (de) * 2018-10-23 2020-04-23 Bluenetics GmbH Steuer-Schaltmodul für Unterputz- oder Aufputzdosen und Verfahren zum Herstellen einer Leiterplatte für ein solches Steuer-Schaltmodul
CN111199922A (zh) 2018-11-20 2020-05-26 奥特斯科技(重庆)有限公司 部件承载件及其制造方法
WO2022000191A1 (zh) * 2020-06-29 2022-01-06 庆鼎精密电子（淮安）有限公司 内埋式电路板及其制作方法
CN113808954A (zh) * 2021-08-10 2021-12-17 珠海越亚半导体股份有限公司 混合嵌埋封装结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
JP3235452B2 (ja) 1995-03-20 2001-12-04 松下電器産業株式会社 高周波集積回路装置
JP3928753B2 (ja) * 1996-08-06 2007-06-13 日立化成工業株式会社 マルチチップ実装法、および接着剤付チップの製造方法
JPH11126978A (ja) 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
SE514426C2 (sv) 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Anordning för chipmontering i kavitet i flerlagers mönsterkort
JP2001313474A (ja) 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP3890947B2 (ja) 2001-10-17 2007-03-07 松下電器産業株式会社 高周波半導体装置
JP2003224228A (ja) * 2002-01-31 2003-08-08 Shinko Electric Ind Co Ltd 半導体装置用パッケージ並びに半導体装置及びその製造方法
JP2003282771A (ja) * 2002-03-20 2003-10-03 Kyocera Corp 放熱板付き配線基板
JP4167001B2 (ja) * 2002-04-15 2008-10-15 日本特殊陶業株式会社 配線基板の製造方法
JP2004047528A (ja) * 2002-07-09 2004-02-12 Nec Electronics Corp 半導体基板及びその製造方法
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2006165333A (ja) 2004-12-08 2006-06-22 Sony Corp 半導体素子搭載装置及び半導体素子搭載方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930956B (zh) * 2009-06-22 2013-09-25 日月光半导体制造股份有限公司 芯片封装结构及其制造方法
CN102065638A (zh) * 2009-11-17 2011-05-18 三星电机株式会社 具有电子元件的印刷电路板及其制造方法
CN102256452A (zh) * 2010-04-02 2011-11-23 株式会社电装 具有内置半导体芯片的电路板以及制造该电路板的方法
CN102256452B (zh) * 2010-04-02 2014-01-29 株式会社电装 具有内置半导体芯片的电路板以及制造该电路板的方法
CN102820272A (zh) * 2011-06-07 2012-12-12 欣兴电子股份有限公司 嵌埋有电子组件的封装结构及其制法
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
CN106352136A (zh) * 2015-07-15 2017-01-25 阿自倍尔株式会社 定位器
CN106352137A (zh) * 2015-07-15 2017-01-25 阿自倍尔株式会社 定位器
CN107039290A (zh) * 2015-12-31 2017-08-11 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US10515865B2 (en) 2015-12-31 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill control structures and method
US11018069B2 (en) 2015-12-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill control structures and method
CN107039290B (zh) * 2015-12-31 2021-06-22 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN111952273A (zh) * 2016-10-25 2020-11-17 日月光半导体制造股份有限公司 半导体器件封装及其制造方法
CN111952273B (zh) * 2016-10-25 2023-09-05 日月光半导体制造股份有限公司 半导体器件封装及其制造方法
CN113327898A (zh) * 2020-02-28 2021-08-31 深南电路股份有限公司 封装结构的制作方法及封装结构
CN111465247A (zh) * 2020-04-10 2020-07-28 河南工业职业技术学院 一种pcb基板安装结构及电子元件系统

Also Published As

Publication number Publication date
EP1915038A1 (en) 2008-04-23
US8222747B2 (en) 2012-07-17
US7923367B2 (en) 2011-04-12
JP5100081B2 (ja) 2012-12-19
US20110140286A1 (en) 2011-06-16
TW200822833A (en) 2008-05-16
JP2008103615A (ja) 2008-05-01
US20080099911A1 (en) 2008-05-01
KR20080035974A (ko) 2008-04-24

Similar Documents

Publication Publication Date Title
CN101166394A (zh) 安装有电子元件的多层配线基板及其制造方法
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
KR100432715B1 (ko) 방열부재를 갖는 인쇄회로기판 및 그 제조방법
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US6596620B2 (en) BGA substrate via structure
JP2008263188A (ja) 回路基板の製造方法
US20090072383A1 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP2011124555A (ja) プリント配線板及びプリント配線板の製造方法
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
US11923282B2 (en) Wiring substrate
TWI381500B (zh) 嵌埋半導體晶片之封裝基板及其製法
JP2008198916A (ja) 半導体装置及びその製造方法
JP2865072B2 (ja) 半導体ベアチップ実装基板
JP7131740B2 (ja) プリント回路基板及びパッケージ
KR102494340B1 (ko) 인쇄회로기판
JP5442192B2 (ja) 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法
KR100688697B1 (ko) 패키지 기판의 제조방법
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
JP3233294B2 (ja) プリント配線板及びその製造方法
JP2022133182A (ja) 部品内蔵基板及び部品内蔵基板の製造方法
CN116646259A (zh) 封装结构及封装方法
KR20000032827A (ko) 다층 회로기판의 접점부 형성방법
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080423