JP2011124555A - プリント配線板及びプリント配線板の製造方法 - Google Patents

プリント配線板及びプリント配線板の製造方法 Download PDF

Info

Publication number
JP2011124555A
JP2011124555A JP2010248324A JP2010248324A JP2011124555A JP 2011124555 A JP2011124555 A JP 2011124555A JP 2010248324 A JP2010248324 A JP 2010248324A JP 2010248324 A JP2010248324 A JP 2010248324A JP 2011124555 A JP2011124555 A JP 2011124555A
Authority
JP
Japan
Prior art keywords
wiring board
insulating layer
printed wiring
conductor circuit
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010248324A
Other languages
English (en)
Other versions
JP5003812B2 (ja
Inventor
Masatoshi Kunieda
雅敏 国枝
Kazuhiro Yoshikawa
吉川　　和弘
Takeshi Furusawa
剛士 古澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of JP2011124555A publication Critical patent/JP2011124555A/ja
Application granted granted Critical
Publication of JP5003812B2 publication Critical patent/JP5003812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 表面が平坦で厚みの薄いプリント配線板を提供する。
【解決手段】 プリント配線板１０は、絶縁層４２がビルドアップ多層配線板の層間樹脂絶縁層を構成する層間樹脂絶縁材からなるため、薄く、搭載するＩＣチップ６０からの熱を効率的に逃がすことができる。導体回路４０Ａ、４０Ｂが、絶縁層４２の第１面４２Ｕ側に埋め込まれ、絶縁層４２の第１面と同一平面に位置し、絶縁層上に凸凹が無くフラットであるため、ＩＣチップ６０を信頼性高く搭載することができる。
【選択図】 図５

Description

本発明は、半導体素子を実装する薄型のプリント配線板、及び、その製造方法に関するものである。
半導体素子を実装する樹脂製プリント配線板には、放熱性を高めるために薄く形成することが望まれる。特許文献１には、薄型化を目的とし、コア基板を用いない多層回路基板の製造方法が開示されている。
特開２０００−３２３６１３号公報
しかしながら、特許文献１では、厚みのある金属板をエッチング除去するため、製造時間が長くなる傾向があった。また、片側に積層するため、絶縁層の熱膨張係数が導体回路の熱膨張係数と異なることにより、多層回路基板が反り易い。さらに、多層化していくことにより、外部接続端子側の表面のうねりが顕著に成る。半導体素子用パッドが底面に露出するので、層間樹脂層で覆う必要があり、全体の層間樹脂層が厚くなる。
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、表面が平坦で厚みの薄いプリント配線板、及び、該プリント配線板の製造方法を提供することにある。
請求項１に記載のプリント配線板は、第１面、該第１面の反対側の第２面とを有し、第２面に開口を備え、層間樹脂絶縁材から成る絶縁層と、
前記層間樹脂絶縁層の第１面側に埋め込まれ、絶縁層の第１面と同一平面に位置する第１面と、該第１面とは反対側で、前記開口により露出される第２面とを備える導体回路と、
前記導体回路の第１面上に形成されている第１表面処理膜と、
前記開口により露出される前記導体回路の第２面上に形成されている第２表面処理膜とを備えることを技術的特徴とする。
請求項１の発明では、絶縁層が層間樹脂絶縁材からなるため、薄く、搭載する半導体素子からの熱を効率的に逃がすことができる。導体回路が、絶縁層の第１面側に埋め込まれ、絶縁層の第１面と同一平面に位置し、絶縁層上に凹凸が無くフラットであるため、半導体素子を信頼性高く搭載することができる。
本発明の第１実施形態に係るプリント配線板の製造工程図である。 第１実施形態のプリント配線板の製造工程図である。 第１実施形態のプリント配線板の製造工程図である。 第１実施形態のプリント配線板の製造工程図である。 第１実施形態のプリント配線板の断面図である。 図６（Ａ）は図５中のサイクルＣで囲んだ部位を更に拡大して示し、図６（Ｂ）は、図６（Ａ）の導体回路のＢ矢視図である。 本発明の第２実施形態に係るプリント配線板の製造工程図である。 第２実施形態のプリント配線板の製造工程図である。 第２実施形態のプリント配線板の製造工程図である。 第２実施形態のプリント配線板の製造工程図である。 第２実施形態のプリント配線板の断面図である。 図１２（Ａ）は図１１中のサイクルＣで囲んだ部位を更に拡大して示し、図１２（Ｂ）は、図１２（Ａ）の導体回路のＢ矢視図である。
[第１実施形態]
図５、図６を参照して第１実施形態に係るプリント配線板について説明する。図５はプリント配線板の一部断面を示し、図６（Ａ）は図５中のサイクルＣで囲んだ部位を更に拡大して示し、図６（Ｂ）は、図６（Ａ）の導体回路のＢ矢視図である。
プリント配線板１０は、単層の樹脂製の絶縁層４２から成り、上面（第１面４２Ｕ）側に、パッド用導体回路４０Ａと、配線用導体回路４０Ｂとが形成されている。パッド用導体回路４０Ａと配線用導体回路４０Ｂとの上面（第１面４０Ｕ）は、絶縁層４２の上面と同一平面になるように形成されている。パッド用導体回路４０Ａの上面には、図６（Ａ）中に示すように、ニッケル膜５４、パラジウム膜５５、金膜５６からなる表面処理膜を有するボンディングパッド５７Ｕが形成されている。図６（Ｂ）に示すようにボンディングパッド５７Ｕは矩形に形成されている。
一方、絶縁層４２の下面（第２面４２Ｄ）側には、パッド用導体回路４０Ａの下面（第２面４０Ｄ）側を露出させる開口４２ａが形成されている。該開口４２ａ内のパッド用導体回路４０Ａの下面には、ニッケル膜４４、パラジウム膜４５、金膜５６が順次形成されている。パッド５７Ｄには、ワイヤボンディングが可能であるが、半田バンプを形成することもできる。
図５に示すように、絶縁層４２の第１面４２Ｕ上であって、パッド用導体回路４０Ａの一部及び配線用導体回路４０Ｂの第１面上にＤＡＦ（Die Attach Film）６４を介してメモリー用ＩＣチップ６０が搭載されている。ボンディングパッド５７ＵとＩＣチップ６０の端子６２とは金線からなるボンディングワイヤ６６で接続されている。絶縁層４２の第１面４２Ｕ上に、ＩＣチップ６０を覆うモールド樹脂６８が設けられている。
図６（Ａ）に示すように絶縁層４２は厚みｅ（３０μｍ）に形成されている。導体回路４０Ａ、４０Ｂは厚みｄ（１０μｍ）に形成されている。ボンディングパッド５７Ｕを構成するニッケル膜５４は厚みａ（３μｍ）に、パラジウム膜５５は厚みｂ（０．３μｍ）に、金膜５６は厚みｃ（０．４μｍ）に形成されている。パッド５７Ｄを構成するニッケル膜４４は厚みａ’（３μｍ）に、パラジウム膜４５は厚みｂ’（０．３μｍ）に、金膜４６は厚みｃ’（０．４μｍ）に形成されている。
第１実施形態のプリント配線板では、端子を構成するボンディングパッド５７Ｕ、パッド５７Ｄ（表面処理膜）が無電解ニッケル／パラジウム／金膜からなるため、金線でワイヤボンディングした際の接続信頼性が高い。
次に、第１実施形態のプリント配線板の製造方法について、図１〜図４の製造工程図を参照して説明する。
厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている両面銅張積層板３０Ａを出発材料とし、銅箔３２に厚み１００μｍのキャリア銅箔３４を超音波溶接する（図１（Ａ））。キャリア銅箔３４上にＮｉ膜３６をスパッタリングで形成する（図１（Ｂ））。そして、めっきレジスト組成物を被覆し、露光・現像によりパターニングしてめっきレジスト３８を形成する（図１（Ｃ））。めっきレジスト非形成部に電解銅めっきにより導体回路４０Ａ、４０Ｂを形成し、めっきレジストを剥離する（図１（Ｄ））。
導体回路４０Ａ、４０Ｂを埋設するように、Ｎｉ膜３６上にビルドアップ多層配線板の層間樹脂絶縁層を形成するための層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を載置し、仮圧着して裁断した後、真空ラミネーター装置を用いて貼り付けることにより厚さ３０μｍの絶縁層４２を形成した後、レーザにより導体回路４０Ａを露出させる開口４２ａを設ける（図２（Ａ））。ここでは、レーザにより開口を設けたが、露光・現像により開口を設けることもできる。
Ｏ2プラズマにより、開口内の残滓を除去した後、開口４２ａで露出された導体回路４０ａ上に無電解ニッケルめっき、無電解パラジウムめっき、無電解金めっきにより、ニッケル膜５４、パラジウム膜５５、金膜５６を形成する（図２（Ｂ））。
樹脂、金属、セラミックのいずれからなる支持体５０を、剥離層４８を介在させて絶縁層４２上に貼り付ける（図２（Ｃ））。キャリア銅箔３４を剥離する（図３（Ａ））。本実施形態では、両面銅張積層板３０Ａを用いて、両面に絶縁層４２を形成するため、上下で応力の加わりかたが均等になり、平坦に絶縁層４２を形成することができる。
銅エッチングにより、キャリア銅箔３４を除去した後、更に、ニッケルエッチングでＮｉスパッタ膜３６を除去し、絶縁層４２を露出させる（図３（Ｂ））。
絶縁層４２上に、めっきレジスト膜５２を形成した後、めっきレジスト膜５２の開口５２ａで露出された導体回路４０上に無電解ニッケルめっき、無電解パラジウムめっき、無電解金めっきにより、ニッケル膜５４、パラジウム膜５５、金膜５６を形成する（図３（Ｃ））。その後、めっきレジスト膜５２を除去する（図３（Ｄ））。なお、金膜５６は、置換めっき及び還元めっきにより形成されることが好ましい。これによれば、ニッケル膜５４の腐食を抑制しつつ金膜の厚付けも可能となる。
絶縁層４２の第１面上であって、パッド用導体回路４０Ａの一部及び配線用導体回路４０Ｂの第１面上にＤＡＦ（Die Attach Film）６４を介してメモリー用ＩＣチップ６０を搭載する（図４（Ａ））。導体回路４０Ａ上のニッケル膜５４、パラジウム膜５５、金膜５６からなるボンディングパッド５７Ｕと、ＩＣチップの端子６２とをボンディングワイヤ６６により接続する。絶縁層４２の第１面４２Ｕ上に、ＩＣチップ６０を覆うモールド樹脂６８を設ける（図４（Ｃ））。そして、剥離層４８により支持体５０を分離し、プリント配線板を完成する（図５）。
第１実施形態のプリント配線板の製造方法では、両面銅張積層板３０Ａ上のＮｉスパッタ膜３６に導体回路４０Ａ、４０Ｂを形成し、該Ｎｉスパッタ膜３６上に層間樹脂絶縁材を用いて絶縁層４２を形成し、支持体５０を貼り付ける。両面銅張積層板３０Ａと支持体５０とでサンドイッチした状態で硬化させるので、薄い層間樹脂絶縁材からフラットな絶縁層４２を形成することが可能である。そして、両面銅張積層板３０Ａを剥離し支持体５０で支持した状態で、絶縁層４２上にＩＣチップ６０を搭載し、絶縁層４２上にＩＣチップ６０を覆うモールド樹脂６８を設け、モールド樹脂６８及びＩＣチップ６０で強度が取れる状態にしてから、支持体５０を剥離する。このため、機械的な強度の無い薄い絶縁層４２を設けることが可能となり、更に、表面の強度を保つためのソルダーレジスト層が不要に成り、プリント配線板の厚みを薄くすることで、ＩＣチップ６０からの熱を効率的に逃がすことができる。導体回路４０Ａ、４０Ｂが、絶縁層４２の第１面側に埋め込まれ、絶縁層４２の第１面と同一平面に位置し、絶縁層４２上に凹凸が無くフラットであるため、ＩＣチップ６０を信頼性高く搭載することができる。
[第２実施形態]
図１１、図１２を参照して第２実施形態に係るプリント配線板について説明する。図１１はプリント配線板の一部断面を示し、図１２（Ａ）は図１１中のサイクルＣで囲んだ部位を更に拡大して示し、図１２（Ｂ）は、図１２（Ａ）の導体回路のＢ矢視図である。
プリント配線板１０は、単層の樹脂製の絶縁層４２から成り、上面（第１面４２Ｕ）側に、パッド用導体回路４０Ａと、配線用導体回路４０Ｂとが形成されている。パッド用導体回路４０Ａと配線用導体回路４０Ｂとの上面（第１面４０Ｕ）は、絶縁層４２の上面と同一平面になるように形成されている。パッド用導体回路４０Ａの上面には、図１２（Ａ）中に示すように、ニッケル膜５４、パラジウム膜５５、金膜５６からなる表面処理膜が形成されている。ボンディングパッド５７Ｕの上面は、パッド用導体回路４０Ａの上面（第１面４０Ｕ）、及び、絶縁層４２の上面と同一平面になるように形成されている。図１２（Ｂ）に示すようにボンディングパッド５７Ｕは矩形に形成されている。
一方、絶縁層４２の下面（第２面４２Ｄ）側には、パッド用導体回路４０Ａの下面（第２面４０Ｄ）側を露出させる開口４２ａが形成されている。該開口４２ａ内のパッド用導体回路４０Ａの下面には、ニッケル膜４４、パラジウム膜４５、金膜４６からなる表面処理膜を有するパッド５７Ｄが形成されている。パッド５７Ｄは、ワイヤボンディングが可能であるが、半田バンプを形成することもできる。
図１１に示すように、絶縁層４２の第１面上であって、パッド用導体回路４０Ａの一部及び配線用導体回路４０Ｂの第１面上にＤＡＦ（Die Attach Film）６４を介してメモリー用ＩＣチップ６０が搭載されている。ボンディングパッド５７ＵとＩＣチップ６０の端子６２とは金線からなるボンディングワイヤ６６で接続されている。絶縁層４２の第１面４２Ｕ上に、ＩＣチップ６０を覆うモールド樹脂６８が設けられている。
図１２（Ａ）に示すように絶縁層４２は厚みｅ（３０μｍ）に形成されている。導体回路４０Ａ、４０Ｂは厚みｄ（１０μｍ）に形成されている。ボンディングパッド５７Ｕを構成するニッケル膜５４は厚みａ（３μｍ）に、パラジウム膜５５は厚みｂ（０．３μｍ）に、金膜５６は厚みｃ（０．４μｍ）に形成されている。パッド５７Ｄを構成するニッケル膜４４は厚みａ’（３μｍ）に、パラジウム膜４５は厚みｂ’（０．３μｍ）に、金膜４６は厚みｃ’（０．４μｍ）に形成されている。
第２実施形態のプリント配線板では、絶縁層４２が層間樹脂絶縁材からなるため、薄く、搭載するＩＣチップ６０からの熱を効率的に逃がすことができる。導体回路４０Ａ、４０Ｂが、絶縁層４２の第１面４２Ｕ側に埋め込まれ、絶縁層４２の第１面と同一平面に位置し、絶縁層上に凸凹が無くフラットであるため、ＩＣチップを信頼性高く搭載することができる。
第２実施形態のプリント配線板では、ニッケル膜５４、パラジウム膜５５、金膜５６からなるボンディングパッド５７Ｕが導体回路４０Ａの第１面と同一平面に位置し、絶縁層４２上に凸凹が無くフラットであるため、ＩＣチップ等の半導体素子を信頼性高く搭載することができる。
次に、第２実施形態のプリント配線板の製造方法について、図７〜図１０の製造工程図を参照して説明する。
厚さ０．２〜０．８ｍｍのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる絶縁性基板３０の両面に５〜２５０μｍの銅箔３２がラミネートされている両面銅張積層板３０Ａを出発材料とし、銅箔３２に厚み１００μｍのキャリア銅箔３４を超音波溶接する（図７（Ａ））。キャリア銅箔３４上にＮｉ膜３６をスパッタリングで形成する（図７（Ｂ））。
Ｎｉ膜３６上に、開口を備えるめっきレジスト膜を形成した後、めっきレジスト膜の開口で露出されたＮｉ膜３６上に無電解ニッケルめっき、無電解パラジウムめっき、無電解金めっきにより、ニッケル膜５４、パラジウム膜５５、金膜５６を形成し、めっきレジスト膜５２を除去する（図７（Ｃ））。
そして、めっきレジスト組成物を被覆し、露光・現像によりパターニングしてめっきレジスト３８を形成する（図７（Ｄ））。めっきレジスト非形成部に電解銅めっきにより導体回路４０Ａ、４０Ｂを形成し、めっきレジストを剥離する（図８（Ａ））。
導体回路４０Ａ、４０Ｂを埋設するように、Ｎｉ膜３６上に層間樹脂絶縁層用樹脂フィルム（味の素社製：商品名；ＡＢＦ−４５ＳＨ）を載置し、仮圧着して裁断した後、真空ラミネーター装置を用いて貼り付けることにより厚さ３０μｍの絶縁層４２を形成した後、レーザにより導体回路４０Ａを露出させる開口４２ａを設ける（図８（Ｂ））。ここでは、レーザにより開口を設けたが、露光・現像により開口を設けることもできる。
Ｏ2プラズマにより、開口内の残滓を除去した後、開口４２ａで露出された導体回路４０ａ上に無電解ニッケルめっき、無電解パラジウムめっき、無電解金めっきにより、ニッケル膜５４、パラジウム膜５５、金膜５６を形成する（図８（Ｃ））。
樹脂、金属、セラミックのいずれからなる支持体５０を、剥離層４８を介在させて絶縁層４２上に貼り付ける（図９（Ａ））。キャリア銅箔３４を剥離する（図９（Ｂ））。第２実施形態では、両面銅張積層板３０Ａを用いて、両面に絶縁層４２を形成するため、上下で応力の加わりかたが均等になり、平坦に絶縁層４２を形成することができる。
銅エッチングにより、キャリア銅箔３４を除去した後、更に、ニッケルエッチングでＮｉスパッタ膜３６を除去し、絶縁層４２を露出させる（図９（Ｃ））。
絶縁層４２の第１面上であって、パッド用導体回路４０Ａの一部及び配線用導体回路４０Ｂの第１面上にＤＡＦ（Die Attach Film）６４を介してメモリー用ＩＣチップ６０を搭載する（図１０（Ａ））。導体回路４０Ａ上のニッケル膜５４、パラジウム膜５５、金膜５６からなるボンディングパッド５７Ｕと、ＩＣチップの端子６２とをボンディングワイヤ６６により接続する。絶縁層４２の第１面４２Ｕ上に、ＩＣチップ６０を覆うモールド樹脂６８を設ける（図１０（Ｃ））。そして、剥離層４８により支持体５０を分離し、プリント配線板を完成する（図１１）。
第２実施形態のプリント配線板の製造方法では、第１表面処理膜（ニッケル膜５４、パラジウム膜５５、金膜５６）を形成した後、一面側表面処理膜を覆うように導体回路４０を形成するので、第１表面処理膜（ニッケル膜５４、パラジウム膜５５、金膜５６）が導体回路の第１面と同一平面に位置する。このため、絶縁層上に凹凸が無くフラットになり、半導体素子を信頼性高く搭載することができる。
上述した実施形態では、ＩＣチップを一つ乗せるプリント配線板を例示したが、本願発明の構成は、複数個のＩＣチップを乗せる場合にも好適に利用できる。
１０ プリント配線板
３０ 絶縁基板
３２ 銅箔
３４ キャリア銅箔
４０Ａ パッド用導体回路
４０Ｂ 配線用導体回路
４０Ｕ 第１面
４０Ｄ 第２面
４２ 樹脂層
４２Ｕ 第１面
４２Ｄ 第２面
４４ ニッケル膜
４５ パラジウム膜
４６ 金膜
５０ 支持体
５４ ニッケル膜
５５ パラジウム膜
５６ 金膜
５７Ｄ ボンディングパッド
６０ ＩＣチップ
６６ ボンディングワイヤ
６８ モールド樹脂

Claims (10)

  1. 第１面、該第１面の反対側の第２面とを有し、第２面に開口する開口部を備える絶縁層と、
    前記絶縁層の第１面側に埋め込まれ、絶縁層の第１面と同一平面に位置する第１面と、該第１面とは反対側で、前記開口部により露出される第２面とを備える導体回路と、
    前記導体回路の第１面側に形成されている第１表面処理膜と、
    前記開口により露出される前記導体回路の第２面上に形成されている第２表面処理膜とを備えるプリント配線板。
  2. 前記第１表面処理膜は、前記導体回路の第１面上に形成されていることを特徴とする請求項１のプリント配線板。
  3. 前記第１表面処理膜の表面は、前記導体回路の第１面と同一平面に位置することを特徴とする請求項１のプリント配線板。
  4. 前記第１表面処理膜及び前記第２表面処理膜は、無電解めっき膜からなる請求項１のプリント配線板。
  5. 前記第１表面処理膜及び前記第２表面処理膜は、ニッケル、パラジウム及び金からなる請求項１のプリント配線板。
  6. 前記導体回路が１層設けられている請求項１のプリント配線板。
  7. 前記導体回路の厚みをａとし、前記絶縁層の厚みをｂとしたとき、０．２＜ａ／ｂ＜０．８となる請求項１のプリント配線板。
  8. 以下の工程を備えるプリント配線板の製造方法：
    第１支持体上に導体回路を形成することと、
    前記導体回路を覆うように前記第１支持体上に絶縁層を形成することと、
    前記導体回路の表面の一部を露出させる開口部を前記絶縁層の内部に形成することと、
    前記絶縁層の開口部から露出された前記導体回路の表面上に第１表面処理膜を形成することと、
    前記絶縁層上に第２支持体を貼り付けることと、
    前記第１支持体を前記絶縁層から剥離することと、
    前記第１支持体を剥離した後に露出された前記導体回路の表面上に第２表面処理膜を形成することと、
    前記第２支持体を前記絶縁層から剥離することと、
    を有するプリント配線板の製造方法。
  9. 前記第１表面処理膜及び前記第２表面処理膜は無電解めっきにより形成される請求項８のプリント配線板の製造方法。
  10. 以下の工程を備えるプリント配線板の製造方法：
    第１支持体上に第１表面処理膜を形成することと、
    前記第１表面処理膜を覆うようにして前記第１支持体上に導体回路を形成することと、
    前記導体回路を覆うようにして前記第１支持体上に絶縁層を形成することと、
    前記導体回路の表面の一部を露出させる開口部を前記絶縁層の内部に形成することと、
    前記絶縁層の開口部から露出された前記導体回路の表面上に第２表面処理膜を形成することと、
    前記絶縁層上に第２支持体を貼り付けることと、
    前記第１支持体を前記絶縁層から剥離することと、
    を有するプリント配線板の製造方法。
JP2010248324A 2009-12-10 2010-11-05 プリント配線板及びプリント配線板の製造方法 Active JP5003812B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28536209P 2009-12-10 2009-12-10
US61/285,362 2009-12-10

Publications (2)

Publication Number Publication Date
JP2011124555A true JP2011124555A (ja) 2011-06-23
JP5003812B2 JP5003812B2 (ja) 2012-08-15

Family

ID=44141658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010248324A Active JP5003812B2 (ja) 2009-12-10 2010-11-05 プリント配線板及びプリント配線板の製造方法

Country Status (2)

Country Link
US (1) US8487192B2 (ja)
JP (1) JP5003812B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070043A (ja) * 2011-09-06 2013-04-18 Daisho Denshi Co Ltd 片面プリント配線板およびその製造方法
JP2017112199A (ja) * 2015-12-16 2017-06-22 新光電気工業株式会社 配線基板、半導体装置
US9799595B2 (en) 2015-10-28 2017-10-24 Shinko Electric Industries Co., Ltd. Careless wiring substrate having an insulation layer with a bulged covering portion and semiconductor device thereof
US10170405B2 (en) 2016-07-12 2019-01-01 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor package

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8923008B2 (en) 2011-03-08 2014-12-30 Ibiden Co., Ltd. Circuit board and method for manufacturing circuit board
KR102005487B1 (ko) * 2011-12-21 2019-07-30 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
KR102014088B1 (ko) * 2012-03-20 2019-08-26 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332654A (ja) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2006324542A (ja) * 2005-05-20 2006-11-30 Cmk Corp プリント配線板とその製造方法
WO2008001915A1 (fr) * 2006-06-30 2008-01-03 Nec Corporation Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
KR100867148B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
KR101140982B1 (ko) * 2010-09-07 2012-05-03 삼성전기주식회사 단층 인쇄회로기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332654A (ja) * 2000-03-17 2001-11-30 Matsushita Electric Ind Co Ltd 電気素子内蔵モジュール及びその製造方法
JP2006324542A (ja) * 2005-05-20 2006-11-30 Cmk Corp プリント配線板とその製造方法
WO2008001915A1 (fr) * 2006-06-30 2008-01-03 Nec Corporation Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070043A (ja) * 2011-09-06 2013-04-18 Daisho Denshi Co Ltd 片面プリント配線板およびその製造方法
US9799595B2 (en) 2015-10-28 2017-10-24 Shinko Electric Industries Co., Ltd. Careless wiring substrate having an insulation layer with a bulged covering portion and semiconductor device thereof
JP2017112199A (ja) * 2015-12-16 2017-06-22 新光電気工業株式会社 配線基板、半導体装置
US10109580B2 (en) 2015-12-16 2018-10-23 Shinko Electric Industries Co., Ltd. Wiring board and semiconductor device
US10170405B2 (en) 2016-07-12 2019-01-01 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor package

Also Published As

Publication number Publication date
JP5003812B2 (ja) 2012-08-15
US20110139498A1 (en) 2011-06-16
US8487192B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5003812B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2012191204A (ja) プリント配線板の製造方法
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2002016173A (ja) 半導体装置
TW200945991A (en) Multi-layer wiring board and method of manufacturing the same
JP2011071315A (ja) 配線基板及び配線基板の製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
JP2000100987A (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2004119729A (ja) 回路装置の製造方法
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP4086607B2 (ja) 回路装置の製造方法
JP2016025281A (ja) 半導体装置及びその製造方法
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP4549693B2 (ja) 配線基板の製造方法
JP2005158999A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5003812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250