KR100867148B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100867148B1
KR100867148B1 KR1020070098383A KR20070098383A KR100867148B1 KR 100867148 B1 KR100867148 B1 KR 100867148B1 KR 1020070098383 A KR1020070098383 A KR 1020070098383A KR 20070098383 A KR20070098383 A KR 20070098383A KR 100867148 B1 KR100867148 B1 KR 100867148B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
layer
electrode pad
solder resist
Prior art date
Application number
KR1020070098383A
Other languages
English (en)
Inventor
박정환
손경진
신준식
이상엽
박호식
류정걸
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070098383A priority Critical patent/KR100867148B1/ko
Priority to US12/010,645 priority patent/US8499441B2/en
Priority to JP2008034487A priority patent/JP4767269B2/ja
Application granted granted Critical
Publication of KR100867148B1 publication Critical patent/KR100867148B1/ko
Priority to US12/929,846 priority patent/US20110139499A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/066Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 캐리어의 일면에 솔더 레지스트층을 적층하는 단계, 솔더 레지스트층에 제1 전극패드를 포함하는 제1 회로패턴을 형성하는 단계, 제1 전극패드에 전도성 포스트(post)를 형성하는 단계, 절연층이 적층된 내층기판의 절연층에, 전도성 포스트가 절연층을 향하도록 캐리어를 적층하여 가압하는 단계 및 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조방법은 전도성의 포스트가 절연층에 압입되어 층간의 접속을 구현하므로 비아홀 형성을 위한 드릴링 공정이 생략되고, 회로설계의 자유도가 높아지며 회로의 고밀도화가 가능해진다. 또한, 회로패턴을 절연층에 매립하여 형성하므로 기판 두께를 얇게 할 수 있고, 회로패턴과 절연층과의 접촉면적이 증가되어 접착력이 우수하다.
캐리어, 전도성 포스트, 솔더 레지스트층, 액정 폴리머

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method of the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고성능화, 고기능화, 소형화가 요구되고 있으며, 이에 따라 SIP(System in package), 3D 패키지 등 고밀도 표면 실장 부품용 기판이 대두되고 있다. 이와 같이 기판의 고밀도화 및 박판화의 요구에 대응하기 위하여 회로패턴 층간의 고밀도 접속이 필요한 실정이다.
다층인쇄회로기판의 층간 전기적 접속을 위해서는, 도금에 의한 기술, 금속 페이스트를 인쇄하여 비아홀 내부를 전도체로 충전하는 기술, 삼각 원뿔형의 페이스트를 만들어서 층간 접속을 하는 이른바 'B2it(Buried bump interconnection technology)' 기술 등이 사용되고 있다.
한편, 인쇄회로기판에 요구되는 사항은 전자산업 시장에서의 고속화, 고밀도화와 밀접하게 연관되어 있으며, 이 사항들을 만족시키기 위해서는 인쇄회로기판의 미세 회로화, 우수한 전기적 특성, 고신뢰성, 고속 신호 전달구조, 고기능화 등 많은 문제점들을 해결해야 한다.
최근 전자제품은 다기능화, 고속화의 추세가 빠른 속도로 진행되고 있다. 이런 추세에 대응하기 위해서 반도체 칩(chip)은 더욱 빠른 속도로 발전을 거듭하고 있으며, 이에 따라 반도체 칩과 주기판(Main Board)을 연결시켜주는 반도체 칩 실장기판도 매우 빠른 속도로 발전하고 있다.
도 1 내지 도 6은 종래 기술에 따른 인쇄회로기판 제조방법의 흐름도이다. 도 1 내지 도 6을 참조하면, 절연층(102)의 양면에 구리층이 형성된 동박적층판에 관통홀을 가공한 후 전해도금을 수행하여 비아(106)를 형성하고, 비아(106) 내벽에 절연성 수지(103)를 충전한다. 그리고 층간 전기적 연결을 위한 비아(106)가 형성되면, 절연층의 표면에 회로패턴(104)를 형성하여 내층기판을 제조한다.
이러한 내층기판의 양면에 절연성 재질의 빌드 업층(108)을 적층하고, 블라인드 비아홀(109)을 도금으로 충전하여 블라인드 비아(110)를 형성한다. 그리고, 최외층에 회로패턴(112)을 형성하여 빌드 업(build-up)한다. 이러한 빌드 업층(108)을 내층기판에 다층으로 적층하고, 최외측의 빌드 업층(108)에 회로를 보호하기 위한 솔더 레지스트(114)를 도포하여 고밀도의 다층인쇄회로기판을 제조한다.
그러나, 기판의 고밀도화 및 박판화의 요구에 대응하기 위하여 층간의 고밀도접속이 필요한데, 종래 기술에 따라 비아를 형성하는 경우 층간 고밀도 접속에는 한계가 있다.
또한, 종래 기술에 따른 인쇄회로기판 제조방법은 절연층의 열팽창계수가 커 서 제조과정 중에 발생하는 열에 의해 기판의 스케일이 변하게 되고, 이로 인해 각 층간의 레지스트레이션(registration)이 맞지 않아 전기신호 전달에 문제가 발생할 수 있다.
또한, 솔더 레지스트가 절연층에 비해 열팽창계수가 매우 커서, 반도체 칩 실장 시 솔더 범프와의 열팽창 차이로 인해 균열(crack)이 발생할 우려가 있다.
또한, 인쇄회로기판의 고밀도화를 위해서는 기판표면에 큰 평탄도가 요구되며 이러한 기판표면의 평탄도는 솔더 레지스트에 의해 좌우되는데, 종래 기술에 따라 액상타입의 솔더 레지스트를 도포하는 경우 기판표면의 평탄도 대응에 한계가 있다.
본 발명은 다층인쇄회로기판에서 회로패턴 간의 층간 접속을 고밀도화함으로써 회로설계의 자유도를 높이고 회로의 고밀도화 및 박판화를 구현할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
또한, 본 발명은 절연층 및 솔더 레지스트층에 낮은 열팽창계수를 갖는 절연재질을 사용하여 인쇄회로기판 전체의 열팽창계수를 낮출 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
또한, 캐리어를 통하여 솔더 레지스트층을 기판표면에 형성하므로 기판표면의 평탄도가 높은 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 캐리어의 일면에 솔더 레지스트층을 적층하는 단계, 솔더 레지스트층에 제1 전극패드를 포함하는 제1 회로패턴을 형성하는 단계, 제1 전극패드에 전도성 포스트(post)를 형성하는 단계, 절연층이 적층된 내층기판의 절연층에, 전도성 포스트가 절연층을 향하도록 캐리어를 적층하여 가압하는 단계 및 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
캐리어를 제거하는 단계 이후에, 제1 전극패드가 노출되도록 솔더 레지스트층을 천공하는 단계 및 제1 전극패드에 표면처리하는 단계를 더 포함할 수 있다.
표면처리하는 단계 이후에, 제1 전극패드에 솔더 범프를 형성하는 단계를 더 포함할 수 있다.
제1 회로패턴을 형성하는 단계는, 솔더 레지스트층에 무전해 도금을 수행하여 시드층을 형성하는 단계, 시드층에 제1 포토레지스트를 적층하는 단계, 제1 회로패턴이 형성될 위치에 상응하여 제1 포토레지스트의 일부를 선택적으로 제거하는 단계 및 시드층을 전극으로 전해도금을 수행하는 단계를 포함할 수 있다. 이 경우, 전도성 포스트를 형성하는 단계는, 제1 회로패턴 및 제1 포토레지스트를 커버하도록 제2 포토레지스트를 적층하는 단계, 전도성 포스트가 형성될 위치에 상응하여 제2 포토레지스트의 일부를 선택적으로 제거하는 단계 및 시드층을 전극으로 전해도금을 수행하는 단계를 포함할 수 있다.
전해도금을 수행하는 단계 이후에, 제1 포토레지스트, 제2 포토레지스트 및 시드층을 제거하는 단계를 더 포함할 수 있다.
솔더 레지스트층은 액정 폴리머(liquid crystal polymer)를 포함하여 이루어질 수 있다.
적층하여 가압하는 단계의 내층기판은, 액정 폴리머 수지에 유리섬유를 함침하여 프리프레그(preprag)를 형성하는 단계, 프리프레그의 표면에 금속층을 형성하는 단계, 금속층을 선택적으로 에칭하여 제2 전극패드를 포함하는 제2 회로패턴을 형성하는 단계 및 프레프레그에 절연층을 적층하는 단계를 거쳐 형성될 수 있다. 이 경우, 절연층은 액정 폴리머 수지 또는 액정 폴리머 수지에 유리섬유를 함침하여 형성되는 프리프레그를 포함하여 이루어질 수 있다.
전도성 포스트와 제2 전극패드는 서로 접합될 수 있으며, 전도성 포스트와 제2 전극패드는 전도성 페이스트 또는 전도성 접착제에 의해 접합될 수 있다.
캐리어는 금속판일 수 있으며 이 경우, 캐리어를 제거하는 단계는, 금속판을 에칭함으로써 수행될 수 있다.
금속판은 구리(Cu), 니켈(Ni), 알루미늄(Al), 스테인레스강 및 이들의 합금으로 구성된 군으로부터 선택된 어느 하나 이상을 포함하여 이루어질 수 있다.
내층기판은, 회로패턴이 형성된 절연체가 다층으로 적층된 다층인쇄회로기판일 수 있다.
솔더 레지스트층을 적층하는 단계는, 두 개의 캐리어의 일면에 각각 솔더 레지스트층을 적층하는 단계를 포함하고, 제1 회로패턴을 형성하는 단계는, 솔더 레지스트층 각각에 제1 전극패드를 포함하는 제1 회로패턴을 형성하는 단계를 포함하 며, 전도성 포스트를 형성하는 단계는, 제1 전극패드 각각에 전도성 포스트를 형성하는 단계를 포함하며, 적층하여 가압하는 단계는, 양면에 절연층이 적층된 내층기판의 절연층 각각에, 전도성 포스트가 형성된 두 개의 캐리어의 일면이 서로 대향하도록 적층하고 가압하는 단계를 포함할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 절연층과, 일부가 절연층의 표면에 노출되도록 절연층에 매립되는 제1 전극패드를 포함하는 제1 회로패턴과, 절연층이 적층되며, 제2 전극패드를 포함하는 제2 회로패턴이 형성되는 내층기판과, 일단부가 제1 전극패드와 연결되며, 타단부가 제2 전극패드에 연결되도록 절연체에 매립되는 전도성 포스트 및 절연층에 적층되는 솔더 레지스트층을 포함하는 인쇄회로기판이 제공된다.
한편, 솔더 레지스트층에 형성되며, 제1 전극패드를 오픈시키는 개구부 및 제1 전극패드에 형성되는 표면처리부를 더 포함할 수 있다. 또한, 표면처리부에 형성되는 솔더 범프를 더 포함할 수 있다.
솔더 레지스트층은 액정 폴리머를 포함하여 이루어질 수 있다. 또한, 상기 절연층은 액정 폴리머 수지 또는 액정 폴리머 수지에 유리섬유를 함침하여 형성되는 프리프레그를 포함하여 이루어질 수 있다.
내층기판은 액정 폴리머 수지에 유리섬유를 함침하여 형성될 수 있다.
전도성의 포스트를 이용하여 층간의 접속을 구현하므로 비아홀 천공을 위한 드릴링 공정이 생략되고, 회로설계의 자유도가 높아지며 회로의 고밀도화가 가능해진다.
또한, 회로패턴을 절연층에 매립하여 형성하므로 기판 두께를 얇게 할 수 있고, 회로패턴과 절연층과의 접촉면적이 증가되어 접착력이 우수하다.
또한, 절연층 및 솔더 레지스트층에 낮은 열팽창계수를 갖는 절연재질을 사용하여 인쇄회로기판 전체의 열팽창계수를 낮출 수 있다.
또한, 캐리어에 솔더 레지스트층을 미리 형성해두고 캐리어를 이용하여 솔더 레지스트층을 기판에 전사시킴으로써 기판에 형성되는 솔더 레지스트층의 평탄도를 높일 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도이고, 도 8 내지 도 22는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 흐름도이다. 도 8 내지 도 22를 참조하면, 캐리어(12), 솔더 레지스트층(14), 시드층(15), 제1 전극패드(16), 전도성 포스트(18), 프리프레그(20), 금속층(22), 비아홀(24), 제2 전극패드(26), 제2 회로패턴(28), 비아(30), 절연층(32), 개구부(34), 표면처리부(36), 솔더 범프(38)가 도시되어 있다.
본 실시예에 따른 인쇄회로기판 제조방법은, 캐리어(12)의 일면에 솔더 레지 스트층(14)을 적층하는 단계, 솔더 레지스트층(14)에 제1 전극패드(16)를 포함하는 제1 회로패턴을 형성하는 단계, 제1 전극패드(16)에 전도성 포스트(18)(post)를 형성하는 단계, 절연층(32)이 적층된 내층기판의 절연층(32)에, 전도성 포스트(18)가 절연층(32)을 향하도록 캐리어(12)를 적층하여 가압하는 단계 및 캐리어(12)를 제거하는 단계를 포함하여, 전도성의 포스트가 절연층에 압입되어 층간의 접속을 구현하므로 비아홀 형성을 위한 드릴링 공정이 생략되고, 회로설계의 자유도가 높아지며 회로의 고밀도화가 가능해진다. 또한, 회로패턴을 절연층에 매립하여 형성하므로 기판 두께를 얇게 할 수 있고, 회로패턴과 절연층과의 접촉면적이 증가되어 접착력이 우수하다. 또한, 캐리어에 솔더 레지스트층을 미리 형성해두고 캐리어를 이용하여 솔더 레지스트층을 기판에 전사시킴으로써 기판에 형성되는 솔더 레지스트층의 평탄도를 높일 수 있다.
본 실시예에서는 두 개의 캐리어(12) 각각에 솔더 레지스트층(14)을 적층하고, 솔더 레지스트층(14) 각각에 제1 전극패드(16)와 전도성 포스트(18)를 형성한 후, 두 개의 캐리어(12)를 내층기판의 양면에 적층하고 가압하여 내층기판의 양면에 솔더 레지스트층(14)을 형성하는 방법을 제시한다. 물론, 한 개의 캐리어(12)를 이용하여 내층기판의 솔더 레지스트층(14)을 형성하는 것도 가능하다.
본 실시예에 따라 인쇄회로기판을 제조하는 방법을 살펴보면, 먼저, 도 8 및 도 9에 도시된 바와 같이, 캐리어(12)의 일면에 솔더 레지스트층(14)을 적층한다(S100). 솔더 레지스트층(14)는 기판의 표면에 도포되어 기판의 표면에 형성된 회로패턴을 보호하고, 전자부품의 실장 시 접속이 일어나는 것을 방지한다.
본 실시예에서는 평평한 캐리어(12)에 솔더 레지스트층(14)을 미리 형성해두고 캐리어(12)를 이용하여 솔더 레지스트층(14)을 기판에 전사시킴으로써 기판에 형성되는 솔더 레지스트층(14)의 평탄도를 높일 수 있다. 이러한 평탄도는 인쇄회로기판의 고밀도화에 큰 영향을 끼치게 된다.
캐리어(12)에 적층되는 솔더 레지스트층(14)은 액상의 형태로 캐리어(12)에 도포되어 적층되거나, 필름형태로 캐리어(12)에 적층될 수 있다.
한편, 솔더 레지스트층(14)은 액정 폴리머(liquid crystal polymer)로 이루어지거나, 내열성 수지로 이루어진 솔더 레지스트용 잉크에 액정 폴리머를 함침시켜 제조될 수 있다.
종래에는 기판의 절연기재로서 유리섬유가 함침된 에폭시 수지 등을 사용하였고, 솔더 레지스트로서 내열성 수지를 사용하였다. 그러나, 종래의 절연기재는 열팽창계수가 크고, 솔더 레지스트가 절연기재에 비해 열팽창계수가 매우 커서 제조과정이나 사용 중 열팽창 사이로 인해 기판이 휘거나 반도체 칩 실장시 균열이 발생하는 경우가 있었다.
이러한 문제점을 해결하기 위해서는 열에 의한 수축과 팽창이 적은 절연기재 및 솔더 레지스트층이 요구되는데, 본 실시예에서는 낮은 열팽창계수를 갖는 액정 폴리머를 솔더 레지스트층(14), 절연층(32) 또는 내층기판의 절연기재로 사용하여 인쇄회로기판 전체의 열팽창계수를 낮추어 상술한 문제점을 해결하고자 하였다.
액정 폴리머는 용융시 액정 상태를 나타내는 수지로서 성형성이 뛰어나고, 열팽창률이 적어 치수변화율이 낮다. 이러한 액정 폴리머를 절연기재 또는 솔더 레 지스트층(14)으로 이용함으로써 기판 전체의 열팽창률을 낮추어 고밀도 실장과 균열 발생을 방지할 수 있다.
캐리어(12)는 피전사물을 기판에 전사한 후 제거되는 것으로, 금속판으로 이루어질 수 있으며, 이러한 금속판으로 이루어진 캐리어(12)는 후술할 공정에서 금속판을 이루는 금속재질에 대응되는 에칭액을 도포하여 캐리어(12)를 제거할 수 있다.
한편, 캐리어(12)에 발포성 접착제를 도포하고 솔더 레지스트층(14)을 적층한 경우에는 일정 온도의 열을 가해 발포성 접착제를 발포한 후 캐리어(12)를 제거하는 것도 가능하다.
금속판은 구리(Cu), 니켈(Ni), 알루미늄(Al), 스테인레스강 및 이들의 합금으로 구성된 군으로부터 선택된 어느 하나 이상을 포함할 수 있다. 즉, 금속판은 구리, 니켈, 알루미늄, 스테인레스강 및 이들의 합금을 단독으로 사용하여 제조될 수 있고, 이들을 조합하여 제조하는 것도 가능하다.
다음에, 도10에 도시된 바와 같이, 캐리어(12)에 적층된 솔더 레지스트층(14)에 제1 전극패드(16)를 포함하는 제1 회로패턴을 형성한다(S200). 이러한 제1 전극패드(16)를 포함하는 제1 회로패턴(미도시)은 솔더 레지스트층(14)에 시드층(15)을 무전해 도금으로 적층하고, 시드층(15)에 선택적으로 전기도금을 하여 시드층(15)으로부터 돌출되는 양각(陽刻)의 회로패턴을 형성한다. 즉, 시드층(15)에 포토레지스트(13)를 적층하고, 제1 회로패턴이 형성될 부분만 선택적으로 노광, 현상하여 제거하고, 시드층(15)을 전극으로 전해도금을 수행하여 전기도금을 증착하 여 제1 전극패드(16)를 포함하는 제1 회로패턴을 형성한다. 도 10에는 제1 전극패드(16)만 도시하였다.
다음에, 도 11 및 도 12에 도시된 바와 같이, 제1 전극패드(16)에 전도성 포스트(18)를 형성한다(S300). 제1 전극패드(16)에 층간 전기적 연결을 위한 통로로서 제1 전극패드(16)보다 더 많이 돌출되는 전도성 포스트(18)를 같이 형성한다.
전도성 포스트(18)를 형성하는 방법은, 상기 공정에서 포토레지스트(13) 및 시드층(15)을 제거하지 않고, 다시 포토레지스트(13)를 적층하고, 전도성 포스트(18)가 형성될 부분만 선택적으로 노광, 현상하여 제거한 후 솔더 레지스트층(14)에 적층된 시드층(15)을 전극으로 전기도금을 증착한다. 이후 캐리어(12)에 잔류하는 포토레지스트(13)를 박리하고, 시드층(15)을 에칭하면 캐리어(12)에 제1 전극패드(16) 보다 더 돌출된 전도성 포스트(18)가 형성된다.
다음에, 절연층(32)이 적층된 내층기판의 절연층(32)에 전도성 포스트(18)가 절연층(32)을 향하도록 캐리어(12)를 적층하여 가압한다(S400).
도 13 내지 도 16은 절연층(32)이 적층된 내층기판을 제작하는 방법을 나타내고 있다. 본 실시예에서는 내층기판의 절연기재로서 액정 폴리머 수지에 유리섬유가 함침된 프리프레그(20)(preprag)를 사용한다. 이는 상술한 바와 같이 솔더 레지스트층(14)과 더불어 절연기재로 액정 폴리머로 이용함으로써 기판 전체의 열팽창률을 낮출 수 있다. 물론, 상술한 액정 폴리머 수지에 유리섬유가 함침된 프리프레그(20)뿐만 아니라 종래의 절연기재를 내층기판의 절연기재로 사용하는 것도 가능하다.
내층기판을 제작하는 방법은, 먼저, 도 13에 도시된 바와 같이, 액정 폴리머 수지에 유리섬유를 함침하여 프리프레그(20)를 형성하고, 프리프레그(20)의 양면에 금속층(22)을 형성한다. 그리고, 도 14 및 도 15에 도시된 바와 같이, 금속층(22)이 양면으로 형성된 프리프레그(20)를 천공하여 비아홀(24)을 형성한다. 그리고, 프리프레그(20)를 도금하여 비아(30)를 형성한 후, 프리프레그(20)에 적층된 금속층(22)을 선택적으로 에칭하여 제2 전극패드(26)를 포함하는 제2 회로패턴(28)을 형성한다. 제2 전극패드(26)를 포함하는 제2 회로패턴(28)을 형성하는 방법은 상술한 제1 회로패턴을 형성하는 방법과 동일하므로 설명을 생략하기로 한다. 다음으로, 도 16에 도시된 바와 같이, 제2 회로패턴(28)이 형성된 프리프레그(20)에 절연층(32)을 적층한다. 이 경우 절연층(32)은 액정 폴리머 수지 또는 액정 폴리머 수지에 유리섬유를 함침하여 형성되는 프리프레그(20)일 수 있다.
즉, 내층기판의 절연기재, 내층기판에 빌드 업되는 절연층(32) 및 인쇄회로기판의 최외측에 적층되는 솔더 레지스트층(14)의 재료의 전부 또는 일부를 액정 폴리머로 함으로써 인쇄회로기판 전체의 열팽창계수를 낮추는 것이다. 물론, 내층기판의 절연기재, 내층기판에 빌드 업되는 절연층(32) 및 인쇄회로기판의 최외측에 적층되는 솔더 레지스트층(14)중 일부 만을 액정 폴리머가 포함된 재료를 사용할 수 있다.
한편, 내층기판은 회로패턴이 형성된 절연체가 다층으로 적층된 다층인쇄회로기판일 수 있다.
본 실시예는 도 17에 도시된 바와 같이, 두 개의 캐리어(12) 각각에 솔더 레 지스트층(14)을 적층하고, 솔더 레지스트층(14) 각각에 제1 전극패드(16)와 전도성 포스트(18)를 형성한 후, 도 18에 도시된 바와 같이, 두 개의 캐리어(12)를 양면에 절연층(32)이 적층된 내층기판에 두 개의 캐리어(12)에 형성된 전도성 포스트(18)가 서로 대향하도록 적층하고, 가압하여 캐리어(12)에 형성된 제1 회로패턴 및 전도성 포스트(18)가 절연층(32)내에 매립되는 방법을 제시한다.
본 공정에 의해 전도성 포스트(18)는 내층기판의 제2 전극패드(26) 접촉되어 층간의 전기적 도통이 이루어진다. 전도성 포스트(18)와 제2 전극패드(26) 접합을 강화하기 위해 전도성 페이스트 또는 전도성 접착제에 의해 접합되도록 할 수 있다.
캐리어(12)를 가압하면, 캐리어(12)의 솔더 레지스트층(14)에 돌출되어 형성된 제1 전극패드(16)를 포함하는 제1 회로패턴과 전도성 포스트(18)가 절연층(32)에 압입되어 매립된다. 이 경우 전도성 포스트(18)가 제2 전극패드(26)에 접촉되도록 캐리어(12)를 가압한다.
한편, 캐리어(12)의 가압 과정에서 절연층(32)의 일부가 비아(30) 내부에 압입되어 충전될 수 있다.
다음에, 도 19에 도시된 바와 같이, 캐리어(12)를 제거한다(S500). 캐리어(12)를 제거하면, 캐리어(12) 상에 적층되어 있던 솔더 레지스트층(14), 제1 회로패턴 및 전도성 포스트(18)은 절연층(32)로 전사된다.
평평한 캐리어(12)에 솔더 레지스트층(14)을 미리 형성해두고 캐리어(12)를 이용하여 솔더 레지스트층(14)을 기판에 전사시킴으로써 기판에 형성되는 솔더 레 지스트층(14)의 평탄도를 높일 수 있다.
캐리어(12)는 금속판으로 이루어질 수 있으며, 이러한 금속판으로 이루어진 캐리어(12)는 금속판을 이루는 금속재질에 대응되는 에칭액을 도포하여 캐리어(12)를 제거할 수 있다.
한편, 캐리어(12)에 발포성 접착제를 도포하고 솔더 레지스트층(14)을 적층한 경우에는 일정 온도의 열을 가해 발포성 접착제를 발포한 후 캐리어(12)를 제거하는 것도 가능하다.
다음에, 도 20에 도시된 바와 같이, 절연층(32)에 전사된 제1 전극패드(16)가 노출되도록 솔더 레지스트층(14)을 천공한다(S600). 솔더 레지스트층(14)를 천공하기 위해 CO2 레이저, Yag 레이저, Excimer 레이저 등을 이용할 수 있다.
다음에, 도 21에 도시된 바와 같이, 솔더 레지스트층(14)의 천공에 의해 노출된 제1 전극패드(16)에 표면처리를 실시하여 표면처리부(36)를 형성하여 오픈된 영역이 산화되는 것을 방지한다(S700). 표면처리 방법으로는 HASL(Hot Air Solder Leveling), 프리플럭스(Pre-flux) 코팅, 무전해 또는/및 니켈도금, 무전해 또는/및 전해 금도금, 무전해 팔라디움(Pd)도금, 무전해 또는/및 은(Ag)도금, 무전해 또는/및 주석 도금 등 당업자에게 자명한 다양한 방법이 이용될 수 있다.
다음에, 도 22에 도시된 바와 같이, 표면처리된 제1 전극패드(16) 상에 솔더 범프(38)를 형성한다(S800). 솔더 범프(38)는 인쇄회로기판에 실장되는 반도체 칩과의 접속방법에 따라서 솔더 스크린 인쇄 방법이나 솔더 도금 방법 등 당업자에게 자명한 다양한 방법으로 형성될 수 있다.
도 23은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다. 도 23을 참조하면, 솔더 레지스트층(14), 제1 전극패드(16), 전도성 포스트(18), 프리프레그(20), 제2 전극패드(26), 제2 회로패턴(28), 비아(30), 절연층(32), 개구부(34), 표면처리부(36), 솔더 범프(38)가 도시되어 있다.
종래의 층간 접속 방법은 층간 고밀도 접속에 한계가 있어서, 고밀도 회로패턴을 설계하기에 곤란한 점이 있었다. 그러나, 상술한 인쇄회로기판 제조방법에 따라 절연층(32)에 매립되는 회로패턴이 형성되는 기판에 전도성 포스트(18)를 이용하여 층간 접속을 하게 되면 고밀도의 회로패턴 및 얇은 기판의 제작이 가능하게 된다.
본 실시예에 따른 인쇄회로기판은, 절연층(32)과, 일부가 절연층(32)의 표면에 노출되도록 절연층(32)에 매립되는 제1 전극패드(16)를 포함하는 제1 회로패턴과, 절연층(32)이 적층되며, 제2 전극패드(26)를 포함하는 제2 회로패턴(28)이 형성되는 내층기판과, 일단부가 제1 전극패드(16)와 연결되며, 타단부가 제2 전극패드(26)에 연결되도록 절연체에 매립되는 전도성 포스트 및 절연층(32)에 적층되는 솔더 레지스트층(14)으로 이루어진다.
또한, 솔더 레지스트층(14)에는 제1 전극패드(16)를 오픈시키는 개구부(34)가 형성되고, 개구부(34)에 의해 오픈된 제1 전극패드(16)에 상술한 표면처리방법에 의해 표면처리부(36)가 형성된다. 그리고, 표면처리부(36)상에 솔더 범프(38)가 형성된다.
한편, 솔더 레지스트층(14)은 액정 폴리머(liquid crystal polymer)로 이루어지거나, 내열성 수지로 이루어진 솔더 레지스트용 잉크에 액정 폴리머를 함침시켜 제조될 수 있다.
상술한 인쇄회로기판 제조과정에서 설명한 것과 같이 캐리어(12)에 돌출 형성된 제1 전극패드(16)를 포함하는 제1 회로패턴(미도시)을 절연층(32)의 양면에서 가압하므로, 제1 전극패드(16)를 포함하는 제1 회로패턴은 절연층(32)의 양면에 각각 매립된다. 또한, 캐리어(12)에는 회로패턴뿐만 아니라 전도성 포스트(18)도 돌출 형성되므로, 회로패턴 간의 전기적 통로는 제1 전극패드(16)와 제2 전극패드(26)를 전도성 포스트(18)가 연결하여 형성될 수 있다.
종래에는 기판의 절연기재로서 유리섬유가 함침된 에폭시 수지 등을 사용하였고, 솔더 레지스트로서 내열성 수지를 사용하였다. 그러나, 종래의 절연기재는 열팽창계수가 크고, 솔더 레지스트가 절연기재에 비해 열팽창계수가 매우 커서 제조과정이나 사용 중 열팽창 사이로 인해 반도체 칩 실장시 균열이 발생하는 경우가 있었다.
이러한 문제점을 해결하기 위해서는 열에 의한 수축과 팽창이 적은 절연기재 및 솔더 레지스트가 요구된다. 따라서, 본 실시예에서는 낮은 열팽창계수를 갖는 액정 폴리머를 솔더 레지스트층(14) 또는 절연기재로 사용하여 인쇄회로기판 전체의 열팽창계수를 낮춰 상술한 문제점을 해결하고자 하였다.
액정 폴리머는 용융시 액정 상태를 나타내는 수지로서 성형성이 뛰어나고, 열팽창률이 적어 치수변화율이 낮다. 이러한 액정 폴리머를 절연기재 또는 솔더 레 지스트층(14)으로 이용함으로써 기판 전체의 열팽창률을 낮추어 고밀도 실장과 균열 발생을 방지할 수 있다.
또한, 절연층(32) 또는 내층기판의 절연기재로 액정 폴리머 수지나 액정 폴리머 수지에 유리섬유가 함침된 프리프레그(20)(preprag)를 사용할 수 있다. 이는 솔더 레지스트층(14)과 더불어 절연기재로 액정 폴리머를 이용함으로써 기판 전체의 열팽창률을 낮출 수 있다. 물론, 상술한 액정 폴리머 수지에 유리섬유가 함침된 프리프레그(20)뿐만 아니라 종래의 절연기재를 내층기판의 절연기재로 사용하는 것도 가능하다.
전도성 포스트(18)는 제1 전극패드(16) 상에 전도성 금속을 증착시켜 형성되며, 전도성 포스트(18)가 절연층(32)에 압입되어 매립되면서 제2 전극패드(26)와 접촉하게 되고, 이로 인해 층간의 전기적 연결이 이루어진다.
이외의 구성요소는 상술한 바와 같으므로 그 설명을 생략하기로 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 6은 종래 기술에 따른 인쇄회로기판 제조방법의 흐름도.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타낸 순서도.
도 8 내지 도 22는 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법.
도 23은 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도.
<도면의 주요부분에 대한 부호의 설명>
12 : 캐리어 14 : 솔더 레지스트층
15 : 시드층 16 : 제1 전극패드
18 : 전도성 포스트 20 : 프리프레그
22 : 금속층 24 : 비아홀
26 : 제2 전극패드 28 : 제2 회로패턴
30 : 비아 32 : 절연층
34 : 개구부 36 : 표면처리부
38 : 솔더 범프

Claims (21)

  1. 캐리어의 일면에 솔더 레지스트층을 적층하는 단계;
    상기 솔더 레지스트층에 제1 전극패드를 포함하는 제1 회로패턴을 형성하는 단계;
    상기 제1 전극패드에 전도성 포스트(post)를 형성하는 단계;
    절연층이 적층된 내층기판의 상기 절연층에, 상기 전도성 포스트가 상기 절연층을 향하도록 상기 캐리어를 적층하여 가압하는 단계; 및
    상기 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 캐리어를 제거하는 단계 이후에,
    상기 제1 전극패드가 노출되도록 상기 솔더 레지스트층을 천공하는 단계; 및
    상기 제1 전극패드에 표면처리하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  3. 제2항에 있어서,
    상기 표면처리하는 단계 이후에,
    상기 제1 전극패드에 솔더 범프를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  4. 제1항에 있어서,
    상기 제1 회로패턴을 형성하는 단계는,
    상기 솔더 레지스트층에 무전해 도금을 수행하여 시드층을 형성하는 단계;
    상기 시드층에 제1 포토레지스트를 적층하는 단계;
    상기 제1 회로패턴이 형성될 위치에 상응하여 상기 제1 포토레지스트의 일부를 선택적으로 제거하는 단계; 및
    상기 시드층을 전극으로 전해도금을 수행하는 단계를 포함하는 인쇄회로기판 제조방법.
  5. 제4항에 있어서,
    상기 전도성 포스트를 형성하는 단계는,
    상기 제1 회로패턴 및 상기 제1 포토레지스트를 커버하도록 제2 포토레지스트를 적층하는 단계; 및
    상기 전도성 포스트가 형성될 위치에 상응하여 상기 제2 포토레지스트의 일부를 선택적으로 제거하는 단계;
    상기 시드층을 전극으로 전해도금을 수행하는 단계를 포함하는 인쇄회로기판 제조방법.
  6. 제5항에 있어서,
    상기 전해도금을 수행하는 단계 이후에,
    상기 제1 포토레지스트, 제2 포토레지스트 및 상기 시드층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  7. 제1항에 있어서,
    상기 솔더 레지스트층은 액정 폴리머(liquid crystal polymer)를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 제1항에 있어서,
    상기 적층하여 가압하는 단계의 상기 내층기판은,
    액정 폴리머 수지에 유리섬유를 함침하여 프리프레그(preprag)를 형성하는 단계;
    상기 프리프레그의 표면에 금속층을 형성하는 단계;
    상기 금속층을 선택적으로 에칭하여 제2 전극패드를 포함하는 제2 회로패턴을 형성하는 단계; 및
    상기 프리프레그에 상기 절연층을 적층하는 단계를 거쳐 형성되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  9. 제8항에 있어서,
    상기 절연층은 액정 폴리머 수지 또는 액정 폴리머 수지에 유리섬유를 함침하여 형성되는 프리프레그를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  10. 제1항에 있어서,
    상기 전도성 포스트와 상기 제2 전극패드는 서로 접합되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  11. 제10항에 있어서,
    상기 전도성 포스트와 상기 제2 전극패드는 전도성 페이스트 또는 전도성 접착제에 의해 접합되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  12. 제1항에 있어서,
    상기 캐리어는 금속판이며,
    상기 캐리어를 제거하는 단계는,
    상기 금속판을 에칭함으로써 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  13. 제12항에 있어서,
    상기 금속판은 구리(Cu), 니켈(Ni), 알루미늄(Al), 스테인레스강 및 이들의 합금으로 구성된 군으로부터 선택된 어느 하나 이상을 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  14. 제1항에 있어서,
    상기 내층기판은,
    회로패턴이 형성된 절연체가 다층으로 적층된 다층인쇄회로기판인 것을 특징으로 하는 인쇄회로기판 제조방법.
  15. 제1항에 있어서,
    상기 솔더 레지스트층을 적층하는 단계는,
    두 개의 캐리어의 일면에 각각 솔더 레지스트층을 적층하는 단계를 포함하고,
    상기 제1 회로패턴을 형성하는 단계는,
    상기 솔더 레지스트층 각각에 제1 전극패드를 포함하는 제1 회로패턴을 형성하는 단계를 포함하며,
    상기 전도성 포스트를 형성하는 단계는,
    상기 제1 전극패드 각각에 전도성 포스트를 형성하는 단계를 포함하며,
    상기 적층하여 가압하는 단계는,
    양면에 절연층이 적층된 상기 내층기판의 상기 절연층 각각에, 상기 전도성 포스트가 형성된 상기 두 개의 캐리어의 일면이 서로 대향하도록 적층하고 가압하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  16. 절연층과;
    일부가 상기 절연층의 표면에 노출되도록 상기 절연층에 매립되는 제1 전극패드를 포함하는 제1 회로패턴과;
    상기 절연층이 적층되며, 제2 전극패드를 포함하는 제2 회로패턴이 형성되는 내층기판과;
    일단부가 상기 제1 전극패드와 연결되며, 타단부가 상기 제2 전극패드에 연결되도록 상기 절연체에 매립되는 전도성 포스트; 및
    상기 절연층에 적층되는 솔더 레지스트층을 포함하는 인쇄회로기판.
  17. 제16항에 있어서,
    상기 솔더 레지스트층에 형성되며, 상기 제1 전극패드를 오픈시키는 개구부; 및
    상기 제1 전극패드에 형성되는 표면처리부를 더 포함하는 인쇄회로기판.
  18. 제16항에 있어서,
    상기 표면처리부에 형성되는 솔더 범프를 더 포함하는 인쇄회로기판.
  19. 제16항에 있어서,
    상기 솔더 레지스트층은 액정 폴리머를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판.
  20. 제16항에 있어서
    상기 절연층은 액정 폴리머 수지 또는 액정 폴리머 수지에 유리섬유를 함침하여 형성되는 프리프레그를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판.
  21. 제16항에 있어서
    상기 내층기판은 액정 폴리머 수지에 유리섬유를 함침하여 형성되는 것을 특징으로 하는 인쇄회로기판.
KR1020070098383A 2007-09-28 2007-09-28 인쇄회로기판 및 그 제조방법 KR100867148B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070098383A KR100867148B1 (ko) 2007-09-28 2007-09-28 인쇄회로기판 및 그 제조방법
US12/010,645 US8499441B2 (en) 2007-09-28 2008-01-28 Method of manufacturing a printed circuit board
JP2008034487A JP4767269B2 (ja) 2007-09-28 2008-02-15 印刷回路基板の製造方法
US12/929,846 US20110139499A1 (en) 2007-09-28 2011-02-18 Printed circuit board and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070098383A KR100867148B1 (ko) 2007-09-28 2007-09-28 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100867148B1 true KR100867148B1 (ko) 2008-11-06

Family

ID=40283679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098383A KR100867148B1 (ko) 2007-09-28 2007-09-28 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (2) US8499441B2 (ko)
JP (1) JP4767269B2 (ko)
KR (1) KR100867148B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032463B1 (ko) * 2008-04-02 2011-05-03 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101044104B1 (ko) 2009-11-17 2011-06-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101055502B1 (ko) 2009-12-24 2011-08-08 삼성전기주식회사 금속회로기판 및 그 제조방법
KR101055570B1 (ko) 2009-12-02 2011-08-08 삼성전기주식회사 인쇄회로기판의 제조방법
KR101095543B1 (ko) * 2009-12-23 2011-12-19 엘지이노텍 주식회사 단일층 인쇄회로기판 및 그의 제조방법
KR101122140B1 (ko) * 2010-05-11 2012-03-16 엘지이노텍 주식회사 단일층 인쇄회로기판 및 그 제조방법
WO2012074345A2 (ko) * 2010-12-03 2012-06-07 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
JP5500936B2 (ja) * 2009-10-06 2014-05-21 イビデン株式会社 回路基板及び半導体モジュール
JP5003812B2 (ja) * 2009-12-10 2012-08-15 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US8472207B2 (en) 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US8867219B2 (en) * 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
JP5587804B2 (ja) * 2011-01-21 2014-09-10 日本特殊陶業株式会社 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
KR20140008923A (ko) * 2012-07-13 2014-01-22 삼성전기주식회사 코어리스 인쇄회로기판 및 그 제조 방법
US8877558B2 (en) 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US9293438B2 (en) 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
US9521752B2 (en) * 2014-09-19 2016-12-13 Harris Corporation Method of making an electronic device having a thin film resistor formed on an LCP solder mask and related devices
US10276465B2 (en) 2016-09-29 2019-04-30 Mediatek Inc. Semiconductor package assembly
US11432402B2 (en) * 2018-10-11 2022-08-30 Microchip Technology Caldicot Limited Flipped-conductor-patch lamination for ultra fine-line substrate creation
US10888002B2 (en) * 2019-03-28 2021-01-05 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded tracks protruding up to different heights
US20230254980A1 (en) * 2022-02-07 2023-08-10 Eagle Technology, Llc Electronic device with multi-diameter female contacts and related methods

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039233A (ja) * 2003-06-27 2005-02-10 Tdk Corp ビアホールを有する基板およびその製造方法
JP2005045187A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
JP2005166902A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
KR20060062896A (ko) 2004-12-06 2006-06-12 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104396A (ja) 1986-10-21 1988-05-09 宇部興産株式会社 ハウジングの表面に回路パタ−ンを一体的に形成する方法
JPS6474793A (en) * 1987-09-17 1989-03-20 Nissha Printing Transfer material for printed wiring board and printed wiring board
US5162240A (en) * 1989-06-16 1992-11-10 Hitachi, Ltd. Method and apparatus of fabricating electric circuit pattern on thick and thin film hybrid multilayer wiring substrate
DE69419219T2 (de) * 1993-09-03 2000-01-05 Toshiba Kawasaki Kk Leiterplatte und Verfahren zur Herstellung solcher Leiterplatten
JPH08139450A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 印刷配線板の製造方法
JPH1070363A (ja) 1996-08-27 1998-03-10 Toshiba Corp 印刷配線板の製造方法
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
JP2003008228A (ja) 2001-06-22 2003-01-10 Ibiden Co Ltd 多層プリント配線板およびその製造方法
US6826830B2 (en) 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
JP2004055628A (ja) 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
JP2004153000A (ja) 2002-10-30 2004-05-27 Denso Corp プリント基板の製造方法およびそれにより製造されるプリント基板
JPWO2004103039A1 (ja) 2003-05-19 2006-07-20 大日本印刷株式会社 両面配線基板および両面配線基板の製造方法
JP3961537B2 (ja) 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2007150171A (ja) * 2005-11-30 2007-06-14 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2007180105A (ja) 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
TWI278263B (en) 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039233A (ja) * 2003-06-27 2005-02-10 Tdk Corp ビアホールを有する基板およびその製造方法
JP2005045187A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 回路基板の製造方法、回路基板および多層回路基板
JP2005166902A (ja) * 2003-12-02 2005-06-23 Hitachi Chem Co Ltd 半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
KR20060062896A (ko) 2004-12-06 2006-06-12 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101032463B1 (ko) * 2008-04-02 2011-05-03 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101044104B1 (ko) 2009-11-17 2011-06-28 삼성전기주식회사 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR101055570B1 (ko) 2009-12-02 2011-08-08 삼성전기주식회사 인쇄회로기판의 제조방법
KR101095543B1 (ko) * 2009-12-23 2011-12-19 엘지이노텍 주식회사 단일층 인쇄회로기판 및 그의 제조방법
KR101055502B1 (ko) 2009-12-24 2011-08-08 삼성전기주식회사 금속회로기판 및 그 제조방법
KR101122140B1 (ko) * 2010-05-11 2012-03-16 엘지이노텍 주식회사 단일층 인쇄회로기판 및 그 제조방법
WO2012074345A2 (ko) * 2010-12-03 2012-06-07 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법
WO2012074345A3 (ko) * 2010-12-03 2012-07-26 주식회사 아모그린텍 연성 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2009088469A (ja) 2009-04-23
US20110139499A1 (en) 2011-06-16
US8499441B2 (en) 2013-08-06
US20090084595A1 (en) 2009-04-02
JP4767269B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
KR100733253B1 (ko) 고밀도 인쇄회로기판 및 그 제조방법
US7937833B2 (en) Method of manufacturing circuit board
JP5010737B2 (ja) プリント配線板
KR100836653B1 (ko) 회로기판 및 그 제조방법
JP4914474B2 (ja) 多層印刷回路基板の製造方法
TWI507096B (zh) 多層電路板及其製作方法
KR100982795B1 (ko) 전자소자 내장형 인쇄회로기판 제조방법
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US20090242238A1 (en) Buried pattern substrate
KR100857165B1 (ko) 회로기판 제조방법
KR100751470B1 (ko) 다층 기판 및 그 제조 방법
KR101044787B1 (ko) 인쇄회로기판 제조방법
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR20090020208A (ko) 인쇄회로기판 제조방법
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP4282161B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
KR20100021810A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP3955799B2 (ja) 配線基板の製造方法
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
KR100894180B1 (ko) 인쇄회로기판 제조방법
KR20070119916A (ko) 인쇄회로기판 및 그 제조방법
JPH08181452A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee