JPS63104396A - ハウジングの表面に回路パタ−ンを一体的に形成する方法 - Google Patents

ハウジングの表面に回路パタ−ンを一体的に形成する方法

Info

Publication number
JPS63104396A
JPS63104396A JP25034286A JP25034286A JPS63104396A JP S63104396 A JPS63104396 A JP S63104396A JP 25034286 A JP25034286 A JP 25034286A JP 25034286 A JP25034286 A JP 25034286A JP S63104396 A JPS63104396 A JP S63104396A
Authority
JP
Japan
Prior art keywords
housing
circuit pattern
holder
solder resist
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25034286A
Other languages
English (en)
Inventor
中野 常朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ube Corp
Original Assignee
Ube Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ube Industries Ltd filed Critical Ube Industries Ltd
Priority to JP25034286A priority Critical patent/JPS63104396A/ja
Publication of JPS63104396A publication Critical patent/JPS63104396A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Casings For Electric Apparatus (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子機器類のハウジング(例えば、電話機、
ラジオ等の外装ケース)を合成樹脂により製造する際に
、該ハウジングの成形と同時にハウジングの内壁等の表
面に回路パターンを一体的に形成する方法に関するもの
である。
〔従来の技術〕
電子機器類のハウジングの表面に回路パターンを一体的
に形成することにより、製品のコストダウンやコンパク
ト化、高級品化を図ることが試みられている。
このハウジングの表面に回路バクーンを一体的′に形成
する方法としては、熱可望性樹脂を用いて射出成形した
基板(ハウジング)に、剥離紙上に形成した回路パター
ンを転写する方法が知られている。
〔発明が解決しようとする問題点〕
上記の方法は、回路パターンの転写工程が煩雑である上
、回路パターンの密着不良が起こり易く、ハウジングの
表面に微細な回路パターンを精度良く形成することが困
難である等の問題を有している。
従って、本発明の目的は、節単に、且つ回路パターンの
密着不良を起こさずに、ハウジングの表面に微細な回路
パターンを精度良く一体的に形成することができる方法
を提供することにある。
〔問題点を解決するための手段〕
本発明は、電子機器類のハウジングを合成樹脂により製
造する際に、保持体上の所定部分にソルダーレジストを
形成し、次いで上記ソルダーレジストの形成された保持
体上に4電性物質で導電性回路パターンを形成し、更に
必要に応じて、上記導電性回路パターン側を接着層で被
覆して得られる、回路基板を、上記保持体の下面を金型
に密着させて金型内に配置して、ハウジングを成形し、
成形されたハウジングの表面に露出した上記保持体を除
去することを特徴とするハウジングの表面に回路パター
ンを一体的に形成する方法を提供することにより、前記
目的を達成したものである。
以下、本発明の方法を、その好ましい実施態様について
図面を参照しながら詳述する。
本発明で用いられる回路基板を得るには、先ず、第1図
+11に示す如く、アルミニウム又は紙等の保持体1上
の所定部分に、熱硬化型インキ、UV硬化型インキ、感
光性インキ、又はポリイミドフィルム等を用いて次のよ
うにしてソルダーレジスト2を形成する。
上記インキを用いる場合には、スクリーン印刷により所
望のパターン状にインキを塗布し、硬化して、ソルダー
レジストを直接形成する(スクリーン印刷法)か、イン
キを全面塗布し、塗膜を所望のパターン状に光硬化し、
未光硬化部分を除去して、ソルダーレジストを形成する
(写真現像法)、また、上記ポリイミドフィルムを用い
る場合には、8亥ポリイミドフィルムをパンチングして
所望のパターン状に形成し、このフィルムを保持体上に
ラミネートして、ソルダーレジストを形成する。
次いで、第1図(2)に示す如く、上記ソルダーレジス
ト2の形成された保持体1上に、導電性物質を用いて半
田付は部3aを存する導電性回路パターン3を形成し、
本発明で用いられる回路基板へを得る。
この導電性回路パターン3の形成方法としては、例えば
、熱硬化型導電性インキを用いたスクリーン印刷法、及
び剥離紙等の基板上に形成した導電性回路パターンを保
持体上に転写する方法等が挙げられる。
本発明で用いられる回路基板は、上述の如くして得られ
るが、好ましくは更に、第1図(3)に示す如く、上記
の如くして得られた回路基板Aの導電性回路パターン側
を、エポキシ系接着剤等からなる接着層4で被覆するこ
とができる。このように接着層4で被覆すると、ハウジ
ングの成形の際、熔融樹脂による導電性回路パターンの
損傷が効果的に防止され、またソルダーレジストや導電
性回路パターンと樹脂との密着性が向上する。
而して、本発明を実施するに際しては、先ず、上述の如
くして得られた回路基板Aを、第2図に示す如く、ハウ
ジングの成形に用いられる金型6の雄型6aのキャビテ
ィ7側の表面の所定箇所に、粘着剤や接着力の弱い接着
剤を用いて貼付するか、又は機械的に係止する(例えば
、雄型6aに凹部を設け、該凹部に回路基板Aを嵌合す
る)等の手段により、保持体1の下面を密着させて配置
する。
次いで、第3図に示す如く、上記回路基板Aを配置した
上記金型6の雄型6aと雌型6bとの間のキャビティ7
に、溶融樹脂を矢標方向から射出充填し、ハウジングを
成形する。その結果、第1図(4)に示す如き、合成樹
脂成形体5の表面に保持体lが露出しているハウジング
を得ることができる。
然る後、このようにして得られたハウジングから、上記
合成樹脂成形体5の表面に露出している保持体1を物理
的手段又はエツチング等の化学的手段により除去し、第
1図(5)に示す如き、導電性回路パターン3の半(支
)付は部3aとソルダーレジスト2が露出した、導電性
回路パターン3が一体的に形成されたハウジングを得る
尚、ハウジングの成形方法としては、上記の射出成形法
に制限されるものではなく、圧縮成形法等を採用するこ
ともできる。
〔実施例〕
以下に、本発明の実施例を示す。
実施例1 (回路基板の形成〕 厚さ20μmのアルミニウム箔(保持体)上の所定部分
に感光性ソルダーレジストインキ(サンフ化学工業■製
 UR−3100)をスクリーン印刷により塗布し、塗
膜を、オゾンレス高圧水銀灯(80W/cm、 3本、
照射距離10cn+)を用いコンベアスピード6m/分
の速さで光照射して硬化させ、ソルダーレジストを形成
した。
次いで、上記ソルダーレジストの形成されたアルミニウ
ム箔上に、導電性銀ペースト(神東塗料製 シントロン
に−3424)をスクリーン印刷により塗布し、塗膜を
熱風炉で乾燥(170℃、30分間)させ、導電性回路
パターンを形成した。
更に、上記導電性回路パターン側の全面にエポキシ系接
着剤(セメダインスーパー)を塗布し、室温で6時間放
置して、第1図(3)に示す如き回路基板を得た。
〔ハウジングの成形〕
上記回路基板を、第2図に示す如く、アルミニウム箔の
下面を射出成形機の金型に耐熱性の粘着剤により密着さ
せて咳金型内に配置し、ABS樹脂を用いてプレス圧1
40 Kg/ crA、温度230℃でハウジングを射
出成形し、第1図(4)に示す如き、表面にアルミニウ
ム箔が露出したABS成形品を得た。このABS成形品
を4%苛性ソーダ水溶液に浸漬し、アルミニウム箔をエ
ツチングして除去し、第1図(5)に示す如き、内壁表
面に所望の導電性回路パターンが一体的に形成されたハ
ウジングを得た。
(発明の効果〕 本発明の方法によれば、電子機器類のハウジングを合成
樹脂により製造する際に、該ハウジングの成形と同時に
、簡単に、且つ回路パターンの密着不良を起こさずに、
ハウジングの内壁等の表面に微細な回路パターンを精度
良く一体的に形成することができ、作業工程の短縮化、
製品のコストダウンやコンパクト化はもとより、回路パ
ターンの細線化等の効果が奏される。
【図面の簡単な説明】
第1図は、本発明の方法により得られるハウジングの形
態を、その成形順序に示す概略図、第2図及び第3図は
、本発明の一実施態様の要部を示す概略図で、第2図は
、ハウジングの成形に用いられる金型内に本発明で用い
られる回路基板を配置した状態を示し、第3図は、ハウ
ジングの成形時を示す。

Claims (1)

    【特許請求の範囲】
  1.  電子機器類のハウジングを合成樹脂により製造する際
    に、保持体上の所定部分にソルダーレジストを形成し、
    次いで上記ソルダーレジストの形成された保持体上に導
    電性物質で導電性回路パターンを形成し、更に必要に応
    じて、上記導電性回路パターン側を接着層で被覆して得
    られる、回路基板を、上記保持体の下面を金型に密着さ
    せて金型内に配置して、ハウジングを成形し、成形され
    たハウジングの表面に露出した上記保持体を除去するこ
    とを特徴とするハウジングの表面に回路パターンを一体
    的に形成する方法。
JP25034286A 1986-10-21 1986-10-21 ハウジングの表面に回路パタ−ンを一体的に形成する方法 Pending JPS63104396A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25034286A JPS63104396A (ja) 1986-10-21 1986-10-21 ハウジングの表面に回路パタ−ンを一体的に形成する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25034286A JPS63104396A (ja) 1986-10-21 1986-10-21 ハウジングの表面に回路パタ−ンを一体的に形成する方法

Publications (1)

Publication Number Publication Date
JPS63104396A true JPS63104396A (ja) 1988-05-09

Family

ID=17206491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25034286A Pending JPS63104396A (ja) 1986-10-21 1986-10-21 ハウジングの表面に回路パタ−ンを一体的に形成する方法

Country Status (1)

Country Link
JP (1) JPS63104396A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228992A (ja) * 1988-07-19 1990-01-31 Matsushita Electric Ind Co Ltd 回路基板の製造方法
JPH0661620A (ja) * 1992-08-06 1994-03-04 Alps Electric Co Ltd 配線基板の製造方法
JP2009088469A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd 印刷回路基板及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121791A (ja) * 1983-12-05 1985-06-29 日本写真印刷株式会社 印刷配線板の製造方法
JPS62237793A (ja) * 1986-04-08 1987-10-17 日本写真印刷株式会社 印刷配線板の製造法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60121791A (ja) * 1983-12-05 1985-06-29 日本写真印刷株式会社 印刷配線板の製造方法
JPS62237793A (ja) * 1986-04-08 1987-10-17 日本写真印刷株式会社 印刷配線板の製造法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228992A (ja) * 1988-07-19 1990-01-31 Matsushita Electric Ind Co Ltd 回路基板の製造方法
JPH0661620A (ja) * 1992-08-06 1994-03-04 Alps Electric Co Ltd 配線基板の製造方法
JP2009088469A (ja) * 2007-09-28 2009-04-23 Samsung Electro Mech Co Ltd 印刷回路基板及びその製造方法
US8499441B2 (en) 2007-09-28 2013-08-06 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a printed circuit board

Similar Documents

Publication Publication Date Title
US5090122A (en) Method for manufacturing a three-dimensional circuit substrate
JPH03502025A (ja) 高精度回路パターンを備えた曲線形プラスチツク本体
CA2093407A1 (en) Method for fabricating a ceramic multi-layer substrate
JPS63104396A (ja) ハウジングの表面に回路パタ−ンを一体的に形成する方法
TW358322B (en) Solder mask for manufacture of printed circuit boards
JP4666754B2 (ja) 多層プリント配線板用ドライフィルム及びそれを用いた多層プリント配線板の製造方法
JPH02139216A (ja) 立体成形回路の形成方法
JPS62216396A (ja) 電子機器用の導体パタ−ン付き樹脂製筐体の製造方法
JPH0358492A (ja) プリント配線板の製法
JPS6233493A (ja) 転写シ−トの製造方法
JP2002353597A (ja) 金属転写シート、その製造方法および配線回路基板
JPH0317294A (ja) 回路基板用樹脂成形金型を使用した基板の製造方法
JPH04221879A (ja) ジャンパー部を有するプリント回路基板およびその製法
JP2542416B2 (ja) モ―ルド回路基版の製造方法
JPS63228797A (ja) 回路基板の製法
JPH0384989A (ja) 立体配線基板の製造方法
JPH1097054A (ja) 立体フォトマスクの製造方法
JPH01135092A (ja) 印刷配線板の製造方法
JPH0821776B2 (ja) 両面回路基板の製法
JP2615017B2 (ja) バンプ付フイルムキヤリヤの製造方法
JP3240822B2 (ja) 射出成形回路部品の製造方法
CN114302568A (zh) 一种导电线路的制备方法
JP3040681U (ja) プリント回路
JPS6351691A (ja) 回路を有する成形品の製造方法
JPS61288488A (ja) 成形回路基板の製造方法