KR101055502B1 - 금속회로기판 및 그 제조방법 - Google Patents

금속회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101055502B1
KR101055502B1 KR1020090131080A KR20090131080A KR101055502B1 KR 101055502 B1 KR101055502 B1 KR 101055502B1 KR 1020090131080 A KR1020090131080 A KR 1020090131080A KR 20090131080 A KR20090131080 A KR 20090131080A KR 101055502 B1 KR101055502 B1 KR 101055502B1
Authority
KR
South Korea
Prior art keywords
layer
metal substrate
metal
insulating layer
circuit board
Prior art date
Application number
KR1020090131080A
Other languages
English (en)
Other versions
KR20110074183A (ko
Inventor
서기호
김광수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090131080A priority Critical patent/KR101055502B1/ko
Publication of KR20110074183A publication Critical patent/KR20110074183A/ko
Application granted granted Critical
Publication of KR101055502B1 publication Critical patent/KR101055502B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 금속회로기판에 관련되고, 2층의 산화절연층으로 구성된 코어절연층, 코어절연층 상에 형성된 회로층 및 보호층을 포함하여 방열특성이 뛰어나다.
또한, 본 발명은 상기 금속회로기판의 제조방법에 관련되고, 별도의 도금공정에 의한 회로층 제조공정이 요구되지 않아 제조공정이 단순하며, 종래의 양면금속기판에 비해 별도의 비아홀 가공공정이 필요하지 않아, 제조공정 시간이 절약된다.
금속기판, 양극산화, 비아, 산화절연층

Description

금속회로기판 및 그 제조방법{Metal Circuit Board and Fabricating Method of the same}
본 발명은 금속회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
이러한, 인쇄회로기판 상에 IC 또는 전자부품을 사용하여 전자회로를 구성할 때 가장 문제가 되는 분야 중의 하나가 열이 발생하는 부품의 열에 대한 대책이다. 즉, 전자부품에 정해진 전압이 가해지면 전류가 흐르게 되고, 이것은 필연적으로 저항손실에 의한 열이 발생하게 된다. 이때 열의 발생이 미약해 자연공냉으로 동작에 지장이 없는 전자부품도 있지만, 열이 많이 발생되어 자연공냉만으로는 한계가 있어 계속적으로 전자부품의 온도가 올라가는 발열부품들의 경우에는 온도상승으로 인한 전자부품의 오동작 및 파손이 문제되는 경우가 있고, 이러한 발열은 전체 전자제품의 신뢰성에 문제를 야기한다.
이러한 문제점을 해결하기 위하여 발생된 열을 방열 및 냉각시키기 위한 다양한 구조의 회로기판이 제안되고 있다.
대표적으로 양극산화 방식에 의해 제조된 금속기판이 있는데, 기존의 양극산화 방식에 의한 금속기판의 경우 알루미늄 베이스에 양극 산화를 시켜 산화절연층을 만들고 그 위에 배선을 형성시키는 형태로 기판을 제작한다. 그리고 양면기판의 제조를 위해 금속기판에 비아홀을 형성하고 도금과정을 거쳐 비아를 형성하는 방식을 사용하였다.
그러나, 종래의 이러한 금속기판은 배선을 형성하는 과정과 비아홀을 제조하는 과정에서 신뢰성의 문제가 발생할 수 있고, 제조공정이 복잡한 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 종래의 유기기판에 비해 방열성이 뛰어나며, 구리 배선을 형성하는 공정을 생략하고 금속층을 배선으로 이용하여 제조공정이 단순한 회로기판을 제한하는 것을 목적으로 한다.
또한, 본 발명은 양면회로기판을 제조함에 있어서, 별도의 비아홀 가공공정이 생략되어 제조공정 시간은 물론 제조비용도 감소시킬 수 있으므로 제품 경쟁력을 한층 더 높이는 효과를 갖는다.
본 발명은 회로기판에 관련되며, 산화절연층을 포함하는 코어절연층, 상기 코어절연층에 형성된 회로층, 상기 코어절연층의 일면에 형성된 상기 회로층과 연결되고, 상기 코어절연층의 두께방향으로 형성된 상부비아, 상기 코어절연층의 타면에 형성된 상기 회로층과 연결되고, 상기 코어절연층의 두께방향으로 형성되며, 상기 상부비아와 연결되는 하부비아, 및 상기 코어절연층 및 상기 회로층에 적층된 보호층을 포함한다.
또한, 본 발명의 상기 코어절연층은 적층된 2층의 상기 산화절연층을 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 2층의 산화절연층 사이에 형성된 접착층을 더 포함하 는 것을 특징으로 한다.
또한, 본 발명은 상기 하부비아와 상부비아 사이에 형성된 도전성 접착층을 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 산화절연층이 Al2O3로 구성되며, 상기 회로층은 알루미늄으로 구성된 것을 특징으로 한다.
또한, 본 발명의 상기 회로층은 외부에 노출된 패드부를 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 패드부 상에 형성된 패드보호층을 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 상기 보호층은 솔더레지스트인 것을 특징으로 한다.
그리고 본 발명은 회로기판의 제조방법에 관련되며, (A) 금속층의 일면에서 두께방향으로 산화절연층이 형성되되, 비아를 포함하는 밀러 대칭형상의 제1 금속기판과 제2 금속기판을 제공하는 단계, (B) 상기 제1 금속기판 및 상기 제2 금속기판을 산화절연층이 접촉하도록 접착시키는 단계, (C) 상기 산화절연층에 위치하는 금속층을 패터닝하여 회로층을 형성하는 단계, 및 (D) 상기 산화절연층 및 상기 회로층 상에 보호층을 형성하는 단계를 포함한다.
또한, 본 발명은 상기 (D) 단계 이후에, (E) 상기 회로층에 포함된 패드부를 노출시키는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 (E) 단계 이후에, (F) 상기 노출된 패드부에 패드보호층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 상기 (A)단계에서 상기 제1 금속기판 및 상기 제2 금속기판은, (A-1) 금속층으로 구성된 제1 베이스 금속기판 및 제2 베이스 금속기판을 준비하고, 상기 금속층의 일면에 감광층을 형성하는 단계, (A-2) 밀러 대칭되도록 상기 제1 베이스 금속기판 및 제2 베이스 금속기판에 형성된 상기 감광층을 패터닝하는 단계, (A-3) 상기 제1 베이스 금속기판 및 제2 베이스 금속기판의 상기 감광층이 잔존하는 상기 금속층의 일면에 양극산화를 수행하여 산화절연층과 비아를 형성하는 단계, 및 (A-4) 상기 제1 베이스 금속기판 및 제2 베이스 금속기판에 잔존하는 상기 감광층을 제거하는 단계에 따라 제조된 것을 특징으로 한다.
또한, 본 발명의 상기 (B) 단계는, 플라즈마 활성 저온 본딩 방식, 아노딕 본딩 방식 또는 메탈릭 본딩 방식에 의해 수행되는 것을 특징으로 한다.
또한, 본 발명의 상기 (B) 단계는, 상기 제1 금속기판 및 상기 제2 금속기판의 상기 산화절연층 사이에 접착층을 형성하여 수행되는 것을 특징으로 한다.
또한, 본 발명의 상기 (B) 단계는, 상기 제1 금속기판 및 제2 금속기판의 상기 산화절연층 사이에 접착층을 형성하고, 상기 제1 금속기판 및 제2 금속기판의 상기 비아 사이에 전도성 접착층을 형성하여 수행되는 것을 특징으로 한다.
도한, 본 발명의 상기 (D) 단계에서 상기 보호층은 솔더레지스트인 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 회로기판은 종래의 유기기판에 비해 방열성이 뛰어나다. 또한, 회로기판의 제조공정에 있어서, 별도의 도금공정에 따른 회로층 제조공정이 요구되지 않아 제조공정이 단순하며, 종래의 양면금속기판에 비해 별도의 비아홀 가공공정이 필요하지 않아, 제조공정이 단순하다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판 단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1 및 도 2는 본 발명의 바람직한 실시예에 따른 회로기판의 단면도이다. 이하, 이를 참조하여 본 발명에 따른 회로기판을 설명하기로 한다.
도 1에 도시된 것과 같이, 코어절연층(10)은 산화절연층을 포함하며, 금속회로기판의 코어를 형성한다. 산화절연층은 금속층에 양극산화를 수행하여 형성된다. 이러한 산화절연층은 방열성 및 절연성이 뛰어난 장점이 있다.
이때, 코어절연층(10)은 적층된 다층의 산화절연층을 포함하여 구성될 수 있고, 도 1에 도시된 것과 같이 2층의 산화절연층(10-1, 10-2)을 포함할 수 있다. 이러한 2층의 산화절연층(10-1, 10-2)은 공지된 다수의 방식에 의해 접착되어 코어층절연층을 형성하게 된다. 한편, 2층의 산화절연층(10-1, 10-2) 사이에 또 다른 산화절연층이 형성될 수 있으며, 일반적인 절연층 및 회로층이 위치할 수도 있다.
이러한 산화절연층(10-1, 10-2) 역시 금속층으로 구성된 베이스 금속기판을 각각 일면에서 두께방향으로 양극산화하여 형성된다. 이러한 산화절연층(10-1, 10-2)의 두께는 양극산화의 조건에 따라 변형되어 실시될 수 있다.
그리고, 산화절연층(10-1, 10-2)은 베이스 금속기판이 알루미늄으로 구성된 경우 Al2O3로 구성된다.
이때, 2층의 산화절연층(10-1, 10-2) 사이에 접착층(미도시)을 더 포함할 수 있다. 코어절연층(10)은 산화절연층(10-1, 10-2)을 직접 접착하는 방법과 산화절연층(10-1, 10-2) 사이에 접착층을 형성하여 제조할 수 있는데, 여기서 접착층은 산화절연층(10-1, 10-2) 사이에 수지접착제를 도포하여 형성할 수 있고, 접착시트(예를 들면, 비전도성 필름(Non Conductive Film)를 부착하여 형성할 수 있다.
또한, 회로층(20'-1, 20'-2)은 코어절연층(10)에 형성된다. 도 1에 도시된 것과 같이, 코어절연층(10)의 양면에 회로층(20'-1, 20'-2)이 형성될 수 있다.
종래의 유기기판이 코어층 상에 별도의 도금공정을 거쳐 회로층을 형성함에 반해, 본 발명에 따른 회로층(20'-1, 20'-2)은 베이스 금속기판의 금속층(도 3 참조)을 양극산화하여 산화절연층(10-1, 10-2)을 형성하고, 산화절연층 형성 후 남은 금속층이 회로층을 구성하게 된다. 따라서, 회로층(20'-1, 20'-2)은 금속층과 동일한 성분을 갖게 되고, 예를 들면 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금으로 구성될 수 있다.
그리고, 본 발명에 따른 회로기판은 양면 회로기판을 형성하는데, 이때 코어절연층(10)의 양면에 형성된 회로층(20'-1, 20'-2)을 연결하는 비아를 포함한다.
여기서, 비아는 도 1에 도시된 것과 같이, 상부비아(30-2) 및 상부비아와 연결되는 하부비아(30-1)를 포함하여 구성된다. 일반적인 비아는 비아홀을 가공한 후 도금공정을 거쳐 형성되므로 일체의 형상을 갖는데, 본 발명의 회로기판에 포함된 비아는 후술하는 것과 같이 2개의 금속기판을 접착하여 형성하므로 비아의 중심부가 연결된 구조를 갖는다. 또한, 상부비아(30-2)와 하부비아(30-1)는 도전성 접착제를 포함하는 도전성 접착층(미도시)으로 연결될 수 있다.
상부비아(30-2)는 코어절연층(100의 일면에 형성된 회로층(20'-1)과 동시에 형성되므로 회로층(20'-1)과 일체를 이루는 구조를 갖게 된다. 하부비아(30-1) 역시 대응되는 구조를 갖는다.
보호층(40'-1, 40'-2)은 코어절연층(10)과 회로층(20'-1, 20'-2)에 형성되어, 외부로부터 회로층(20'-1, 20'-2)을 보호한다. 이러한 보호층(40'-1, 40'-2)은 통상의 절연층으로 구성될 수 있으나, 솔더레지스트로 구성되는 것이 바람직하다. 솔더레지스트는 내열성이 뛰어나며, 피막으로 형성할 수 있고, 제조공정이 단순한 장점이 있다.
그리고, 도 1에 도시된 것과 같이, 회로기판의 표면에 전자소자를 실장하기 위해 패드부(25 : 회로층의 일부를 구성함.)를 포함할 수 있는데, 이는 회로층 상에 형성된 보호층(40'-2)을 오픈시켜 형성한다. 이러한 패드부(25)는 전자소자와 회로기판을 연결하기 위해 사용되는 솔더볼 또는 솔더범프가 위치하는 영역으로 사용될 수 있다.
또한, 도 2에 도시한 것과 같이, 패드부(25)에 형성된 패드보호층(50)을 더 포함할 수 있다. 패드보호층(50)은 노출된 패드부(25)를 외부 산화로부터 보호하고, 부품의 납땜성을 향상시키며, 전도성을 높일 수 있다. 이러한 패드보호층(50)은, 부식성이 낮고 전도성이 좋은 주석이나 은, 금으로 구성되는 것이 바람직하다.
도 3 내지 도 16은 본 발명의 바람직한 실시예에 다른 회로기판의 제조방법을 도시한 공정도이다. 이하, 이를 참고하여 본 발명의 바람직한 실시예에 따른 회로기판의 제조방법을 설명하기로 한다.
먼저, 금속층의 일면에서 두께방향으로 산화절연층이 형성되되, 비아를 포함하는 밀러 대칭형상의 제1 금속기판과 제2 금속기판(도 7 참조)을 제조한다. 이러한 금속기판은 도 3 내지 도 7에 도시된 공정에 의해 제조될 수 있다.
도 3에 도시된 것과 같이 금속층으로 구성된 제1 베이스 금속기판(M1)과 제2 베이스 금속기판(M2)을 준비한다. 이러한 베이스 금속기판은 후술하는 것과 같이 양극산화를 통해 산화절연층(10-1, 10-2)을 형성하기 위해서 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금으로 구성되는 것이 바람직하다.
다음, 도 4에 도시된 것과 같이 금속층의 일면에 감광층(5-1, 5-2)을 형성한다. 이러한 감광층(5-1, 5-2)은 액상의 감광물질을 도포하고 경화시켜 형성하거나, 드라이 필름과 같은 필름타입의 감광물질을 부착시킴으로써 형성할 수 있다.
그리고, 도 5에 도시된 것과 같이, 밀러 대칭이 되도록 2개의 베이스 금속기판에 형성된 감광층(5-1, 5-2)을 패터닝한다. 감광층의 패터닝 공정은 노광, 현상 공정을 거침으로써 수행된다. 잔존하는 감광층(5-1, 5-2)은 감광층 아래의 금속층이 양극산화 공정에서 산화절연층을 생성하는 것을 방지하여 추후 감광층 아래의 금속층이 비아를 형성하도록 한다.
그 후, 도 6에 도시된 것과 같이 양극산화 공정을 거쳐 산화절연층(10-1, 10-2)을 형성한다. 금속층이 알루미늄으로 구성된 경우 산화절연층(10-1, 10-2)은 Al2O3로 구성된다.
이러한 산화절연층(10-1, 10-2)의 두께는 양극산화 공정의 조건에 따라 변경될 수 있고, 금속층이 모두 산화되지 않도록 양극산화 공정의 조건을 조절하는 것이 바람직하다.
다음, 도 7에 도시된 것과 같이 잔존하는 감광층(5-1, 5-2)을 제거한다. 감광층은 박리액을 사용하여 제거할 수 있다.
감광층(5-1, 5-2)이 제거되면, 금속층으로 구성된 제1, 제2 베이스 금속기판(M1, M2)에서 산화절연층(10-1, 10-2), 비아(30-1, 30-2), 금속층(20-1, 20-2)을 갖는 밀러 대칭형상의 제1, 제2 금속기판(S-1, S-2)의 제조가 완료된다.
그리고, 도 8 및 도 9에 도시된 것과 같이, 양면 회로기판을 제조하기 위해 제1 금속기판(S-1)과 제2 금속기판(S-2)을 산화절연층이 접촉하도록 접착시킨다.
이때, 접착방법은 플라즈마 활성 저온 본딩 방법, 아노딕 본딩 방법, 또는 메탈릭 본딩 방법에 의해 수행될 수 있다.
또한, 제1 금속기판(S-1)과 제2 금속기판(S-2)의 산화절연층 사이에 접착층(미도시)을 형성하여 상기 금속기판을 접착할 수 있다. 이때, 제1 금속기판(S-1)과 제2 금속기판(S-2)에 포함된 비아(30-1, 30-2)가 연결되도록 접착하는 것이 바람직하다.
제1 금속기판(S-1)과 제2 금속기판(S-2)이 접착되면, 도 9에 도시된 것과 같이, 중심부에 코어절연층(10)이 위치하고, 코어절연층(10) 상에 금속층(20-1, 20-2)을 갖는 회로기판이 형성된다. 이때, 제1 금속기판과 제2 금속기판에 포함된 비아(30-1, 30-2)는 접속하여 회로기판의 상부에 형성된 금속층과 하부에 형성된 금 속층을 전기적으로 연결한다.
즉, 제1 금속기판(S-1)의 비아(30-1)는 하부비아를 구성하고, 제2 금속기판(S-2)의 비아(30-2)는 상부비아를 구성하며, 하부비아(30-1)와 상부비아(30-2)는 연결되어 하나의 비아를 형성한다.
또한, 도 8에서 도시한 것과 같이 제1 금속기판(S-1)과 제2 금속기판(S-2)을 접착하는 과정에서 전도성 접착제를 상부비아(30-2)와 하부비아(30-1) 사이에 도포하여(또는, 이방전도성필름(ACF: Anisotropic Conductive Film)을 부착하여) 전도성 접착층을 형성할 수 있고, 이는 상부비아(30-2)와 하부비아(30-1)의 연결성 및 전도성을 향상시킬 수 있다.
다음, 산화절연층(10-1, 10-2)에 위치하는 금속층(20-1, 20-2)을 패터닝하여 회로층(20'-1, 20'-2)을 형성한다. 별도의 도금방식에 의하지 아니하고, 베이스 금속기판에서 산화절연층을 형성하고 잔존하는 금속층(20-1, 20-2)을 회로층(20'-1, 20'-2)으로 사용한다. 따라서 제조공정이 단순해진다.
먼저, 도 10에 도시한 것과 같이 금속층(20-1, 20-2) 상에 감광층(35-1, 35-2)을 형성한다. 이러한 감광층(35-1, 35-2)의 형성방법은 도 2를 참조하여 설명한 감광층 형성과정과 동일하게 수행될 수 있다.
또한, 도 11에 도시한 것과 같이 감광층(35-1, 35-2)을 패터닝한다. 노광 및 현상공정을 거치게 되며, 잔존하는 감광층(35-1, 35-2) 아래의 금속층(20-1, 20-2)이 회로층(20'-1, 20'-2)을 형성하게 된다.
그리고, 도 12에 도시한 것과 같이 에칭공정을 수행하여 회로층(20'-1, 20'- 2)을 형성하고, 도 13에 도시된 것과 같이 박리액을 사용하여 감광층(35-1, 35-2)을 제거한다.
다음, 도 14에 도시한 것과 같이, 산화절연층(10-1, 10-2) 및 회로층(20'-1, 20'-2)에 보호층(40-1, 40-2)을 형성한다. 이러한 보호층은 통상의 절연층을 사용하여 적층함으로써 수행될 수 있다.
그리고 이러한 보호층(40-1, 40-2)은 솔더레지스트로 구성될 수 있다. 솔더레지스트는 스크린 인쇄법, 롤러 코팅법, 커튼 코팅법, 스프레이 코팅법 등에 의해 산화절연층(10-1, 10-2)과 회로층(20'-1, 20'-2)에 형성할 수 있다.
또한, 본 발명의 바람직한 실시예에 따른 회로기판의 제조방법은 도 15에 도시한 것과 같이, 회로층(20'-2)에 포함된 패드부(25)를 노출시키는 단계를 더 포함할 수 있다. 패드부(25)는 회로층(20'-2)에 포함되는 영역으로 외부에 전자소자를 실장하기 위해 형성되므로, 패드부(25)를 형성하기 위해 패드부 상에 위치하는 보호층을 제거한다.
이는 보호층(40-1, 40-2) 상에 마스터 필름을 밀착하고, 노광 및 현상 공정을 거쳐 패턴을 형성한 후 패드부(25) 상의 보호층을 제거한다. 이러한 과정에서 열경화 또는 UV 경화를 거치게 되는데, 보호층(40'-1, 40'-2)이 경화되어 회로층 및 산화절연층에 대한 결합력이 더욱 강해진다.
그리고 본 발명의 바람직한 또 다른 실시예에 따른 회로기판의 제조방법은 도 16에 도시한 것과 같이, 패드부(25) 상에 패드보호층(50)을 형성하는 단계를 더 포함할 수 있다.
패드보호층(50)은 솔더레지스트에 의해 보호되지 않는 노출된 패드부(25)를 산화로부터 보호하고, 부품의 납땜성을 향상시키며, 전도성을 높이기 위한 공정이다. 따라서, 주석이나 은, 금과 같이 부식성은 낮고, 전도성은 높은 물질로 구성되는 것이 바람직하다.
이러한 표면처리 공정은 전해금 도금법, 무전해금 도금법, 무전해 니켈/팔라듐/금 도금법, 또는 OSP 법 중 어느 하나에 의해 수행될 수 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 금속회로기판의 단면도이다.
도 2는 본 발명의 바람직한 또 다른 실시예에 따른 금속회로기판의 단면도이다.
도 3 내지 도 16은 본 발명의 바람직한 실시예에 따른 금속회로기판의 제조방법을 순서대로 도시한 공정도이다.
<도면의 주요부분에 대한 부호의 설명>
M1, M2 : 베이스 금속기판 5-1, 5-2 : 감광층
10-1, 10-2 : 산화절연층 20-1, 20-2 : 금속층
20'-1, 20'-2 : 회로층 25 : 패드부
30, 30-1, 30-2 : 비아 40-1, 40-2, 40'-1, 40'-2 : 보호층
50 : 패드보호층 S-1 : 제1 금속기판
S-2 : 제2 금속기판

Claims (16)

  1. 산화절연층을 포함하는 코어절연층;
    상기 코어절연층에 형성된 회로층;
    상기 코어절연층의 일면에 형성된 상기 회로층과 연결되고, 상기 코어절연층의 두께방향으로 형성된 상부비아;
    상기 코어절연층의 타면에 형성된 상기 회로층과 연결되고, 상기 코어절연층의 두께방향으로 형성되며, 상기 상부비아와 연결되는 하부비아; 및
    상기 코어절연층 및 상기 회로층에 적층된 보호층;
    을 포함하는 금속회로기판.
  2. 청구항 1에 있어서,
    상기 코어절연층은 적층된 2층의 상기 산화절연층을 포함하는 것을 특징으로하는 금속회로기판.
  3. 청구항 2에 있어서,
    상기 2층의 산화절연층 사이에 형성된 접착층을 더 포함하는 것을 특징으로 하는 금속회로기판.
  4. 청구항 1에 있어서,
    상기 하부비아와 상부비아 사이에 형성된 도전성 접착층을 더 포함하는 것을 특징으로 하는 금속회로기판.
  5. 청구항 1에 있어서,
    상기 산화절연층은 Al2O3로 구성되며, 상기 회로층은 알루미늄으로 구성된 것을 특징으로 하는 금속회로기판.
  6. 청구항 1에 있어서,
    상기 회로층은 외부에 노출된 패드부를 포함하는 것을 특징으로 하는 금속회로기판.
  7. 청구항 6에 있어서,
    상기 패드부에 형성된 패드보호층을 더 포함하는 것을 특징으로 하는 금속회로기판.
  8. 청구항 1에 있어서,
    상기 보호층은 솔더레지스트인 것을 특징으로 하는 금속회로기판.
  9. (A) 금속층의 일면에서 두께방향으로 산화절연층이 형성되되, 상기 산화 절 연층에 위치하는 비아를 포함하는 밀러 대칭형상의 제1 금속기판과 제2 금속기판을 제공하는 단계;
    (B) 상기 제1 금속기판 및 상기 제2 금속기판을 산화절연층이 접촉하도록 접착시키는 단계;
    (C) 상기 산화절연층에 위치하는 금속층을 패터닝하여 회로층을 형성하는 단계; 및
    (D) 상기 산화절연층 및 상기 회로층 상에 보호층을 형성하는 단계;
    를 포함하는 금속회로기판의 제조방법.
  10. 청구항 9에 있어서,
    상기 (D) 단계 이후에,
    (E) 상기 회로층에 포함된 패드부를 노출시키는 단계를 더 포함하는 것을 특징으로 하는 금속회로기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 (E) 단계 이후에,
    (F) 상기 노출된 패드부에 패드보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 금속회로기판의 제조방법.
  12. 청구항 9에 있어서,
    상기 (A)단계에서 상기 제1 금속기판 및 상기 제2 금속기판은,
    (A-1) 금속층으로 구성된 제1 베이스 금속기판 및 제2 베이스 금속기판을 준비하고, 상기 금속층의 일면에 감광층을 형성하는 단계;
    (A-2) 밀러 대칭되도록 상기 제1 베이스 금속기판 및 제2 베이스 금속기판에 형성된 상기 감광층을 패터닝하는 단계;
    (A-3) 상기 제1 베이스 금속기판 및 제2 베이스 금속기판의 상기 감광층이 잔존하는 상기 금속층의 일면에 양극산화를 수행하여 산화절연층과 비아를 형성하는 단계; 및
    (A-4) 상기 제1 베이스 금속기판 및 제2 베이스 금속기판에 잔존하는 상기 감광층을 제거하는 단계;
    에 의해 제조된 것을 특징으로 하는 금속회로기판의 제조방법.
  13. 청구항 9에 있어서,
    상기 (B) 단계는,
    플라즈마 활성 저온 본딩 방식, 아노딕 본딩 방식 또는 메탈릭 본딩 방식에 의해 수행되는 것을 특징으로 하는 금속회로기판의 제조방법.
  14. 청구항 9에 있어서,
    상기 (B) 단계는,
    상기 제1 금속기판 및 상기 제2 금속기판의 상기 산화절연층 사이에 접착층 을 형성하여 수행되는 것을 특징으로 하는 금속회로기판의 제조방법.
  15. 청구항 9에 있어서,
    상기 (B) 단계는,
    상기 제1 금속기판 및 제2 금속기판의 상기 산화절연층 사이에 접착층을 형성하고, 상기 제1 금속기판 및 제2 금속기판의 상기 비아 사이에 전도성 접착층을 형성하여 수행되는 것을 특징으로 하는 금속회로기판의 제조방법.
  16. 청구항 9에 있어서,
    상기 (D) 단계에서 상기 보호층은 솔더레지스트인 것을 특징으로 하는 금속회로기판의 제조방법.
KR1020090131080A 2009-12-24 2009-12-24 금속회로기판 및 그 제조방법 KR101055502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090131080A KR101055502B1 (ko) 2009-12-24 2009-12-24 금속회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131080A KR101055502B1 (ko) 2009-12-24 2009-12-24 금속회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110074183A KR20110074183A (ko) 2011-06-30
KR101055502B1 true KR101055502B1 (ko) 2011-08-08

Family

ID=44404586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131080A KR101055502B1 (ko) 2009-12-24 2009-12-24 금속회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101055502B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435459B1 (ko) * 2014-03-26 2014-08-28 실리콘밸리(주) 접착제를 이용하여 금속 박판을 적층한 반도체 검사 패드 및 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060126832A (ko) * 2004-02-26 2006-12-08 미쓰이 긴조꾸 고교 가부시키가이샤 다층 적층 배선판
KR100860533B1 (ko) 2007-03-23 2008-09-26 (주)웨이브닉스이에스피 금속 인쇄회로기판 제조방법
KR100867148B1 (ko) 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20100049841A (ko) * 2008-11-04 2010-05-13 삼성전기주식회사 방열 기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060126832A (ko) * 2004-02-26 2006-12-08 미쓰이 긴조꾸 고교 가부시키가이샤 다층 적층 배선판
KR100860533B1 (ko) 2007-03-23 2008-09-26 (주)웨이브닉스이에스피 금속 인쇄회로기판 제조방법
KR100867148B1 (ko) 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20100049841A (ko) * 2008-11-04 2010-05-13 삼성전기주식회사 방열 기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20110074183A (ko) 2011-06-30

Similar Documents

Publication Publication Date Title
US20170250141A1 (en) Wiring circuit board, semiconductor device, method of manufacturing wiring circuit board, and method of manufacturing semiconductor device
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5997260B2 (ja) 印刷回路基板及びその製造方法
US8183469B2 (en) Wiring board and method of manufacturing the same
JP7074409B2 (ja) 素子内蔵型印刷回路基板
TWI484875B (zh) 電路板及電路板製作方法
JP2014033169A (ja) プリント回路基板の製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
TWI643532B (zh) 電路板結構及其製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6423313B2 (ja) 電子部品内蔵基板及びその製造方法と電子装置
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
US20160225706A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101669534B1 (ko) 범프를 구비한 회로기판 및 그 제조 방법
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101055502B1 (ko) 금속회로기판 및 그 제조방법
JP2009260165A (ja) 半導体装置
US7859121B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
KR100783462B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조방법
KR100725481B1 (ko) 전자 소자 내장형 인쇄회로기판 및 그 제조 방법
KR20110083984A (ko) 인쇄회로기판의 제조방법
KR101109204B1 (ko) 보강재를 구비한 인쇄회로기판 및 그 제조방법
KR101262587B1 (ko) 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee