KR20090020208A - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20090020208A
KR20090020208A KR1020070084763A KR20070084763A KR20090020208A KR 20090020208 A KR20090020208 A KR 20090020208A KR 1020070084763 A KR1020070084763 A KR 1020070084763A KR 20070084763 A KR20070084763 A KR 20070084763A KR 20090020208 A KR20090020208 A KR 20090020208A
Authority
KR
South Korea
Prior art keywords
pattern
insulating layer
double
printed circuit
circuit board
Prior art date
Application number
KR1020070084763A
Other languages
English (en)
Other versions
KR100887393B1 (ko
Inventor
목지수
유제광
박준형
김성용
류창섭
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070084763A priority Critical patent/KR100887393B1/ko
Publication of KR20090020208A publication Critical patent/KR20090020208A/ko
Application granted granted Critical
Publication of KR100887393B1 publication Critical patent/KR100887393B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄회로기판의 제조방법이 개시된다. 비아 및 회로패턴이 형성된 인쇄회로기판을 제조하는 방법에 있어서, 층간 도통된 양면기판을 제공하는 단계, 절연층을 양면기판에 적층하는 단계, 비아 및 회로패턴에 상응하는 양각패턴이 형성된 스탬퍼를 제공하여 절연층에 압착하는 단계, 스탬퍼를 절연층으로부터 분리하여 비아 및 회로패턴에 상응하는 음각패턴을 절연층에 형성하는 단계 및 도전물질을 음각 패턴에 충전하는 단계를 포함하는 인쇄회로기판 제조방법은, 비아 및 회로패턴의 형성 시 스탬퍼를 이용함으로써 패턴 형성 공정을 간편화하여 고밀도 인쇄회로기판을 용이하게 제조할 수 있으며, 비아 및 회로패턴을 기판에 함몰된 형태로 형성함으로써 고밀도 인쇄회로기판 배선의 신뢰성을 향상시킬 수 있다
인쇄회로기판, 임프린트, 스탬퍼, 고밀도 인쇄회로기판

Description

인쇄회로기판 제조방법{Method of manufacturing printed circuit board}
본 발명은 인쇄회로기판을 제조하는 방법에 관한 것이다.
양면 동박적층판에 쓰루홀을 가공하고 도금을 형성하며, 이 도금된 쓰루홀 충전과 선택적 에칭방법을 통해 회로를 형성함으로써 내층을 제조한 후, 내층 상하 양면에 절연층을 적층하고 도금을 행하며, BVH 가공 및 선택적 에칭방법을 통해 전기적 배선을 형성을 함으로써 외층에 비아 및 회로패턴을 형성하는 공정으로 이루어지는 종래의 인쇄회로기판 제조방법은 비아 및 회로패턴을 형성하고자 하는 위치에 선택적으로 도금을 함으로써 전기적 배선를 형성하는데, 이 도금의 두께로 인하여 집적된 고밀도 비아 및 회로패턴의 형성이 난해하여 고밀도 인쇄회로기판의 제조에 어려움이 있었다.
본 발명은 인쇄회로기판의 비아 및 회로패턴을 형성할 때, 비아 및 회로패턴에 형성되는 도금의 두께로 인해 미세회로 형성이 난해하였던 고밀도 인쇄회로기판 제조의 어려움을 해결함으로써 전자 부품과 패키지부품의 소형화 요구에 부흥할 수 있는 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 비아 및 회로패턴이 형성된 인쇄회로기판을 제조하는 방법에 있어서, 도전성 범프 또는 비아에 의해 층간 도통된 양면기판을 제공하는 단계, 절연층을 양면기판의 일면 혹은 양면에 적층하는 단계, 비아 및 회로패턴에 상응하는 양각패턴이 형성된 스탬퍼를 제공하여 절연층에 압착하는 단계, 스탬퍼를 절연층으로부터 분리하여 비아 및 회로패턴에 상응하는 음각패턴을 절연층에 형성하는 단계 및 도전물질을 음각 패턴에 충전하는 단계를 구비한 인쇄회로기판 제조방법이 제공된다.
이 때, 도전물질을 음각패턴에 충전하는 단계는 시드층을 무전해도금 또는 스퍼터링을 통하여 음각패턴의 표면에 형성하는 단계와 전해도금을 통해 도전물질을 음각패턴에 충전하는 단계로 수행될 수 있다. 또한, 무전해도금 또는 스퍼터링 공정 중에 음각패턴의 표면 이외의 부분에 형성된 시드층을 제거하는 단계가 더 수행될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따르면 비아 및 회로패턴의 형성 시 스탬퍼를 이용함으로써 패턴 형성 공정을 간편화하여 고밀도 인쇄회로기판을 용이하게 제조할 수 있으며, 비아 및 회로패턴을 기판에 함몰된 형태로 형성함으로써 고밀도 인쇄회로기판 배선의 신뢰성을 향상시킬 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다. 도 1을 참조하면, 비아 및 회로패턴이 형성되어 있는 인쇄회로기판을 제조하는 방법에 있어서, 층간 도통된 양면기판(10)을 제공하고(100), 절연층(16)을 양면기판(10)에 적층하며(110), 비아 및 회로패턴에 상응하는 양각패턴이 형성된 스탬퍼를 제공하여 절연층(16)에 압착한 뒤(120), 스탬퍼를 절연층으로부터 분리하여 비아 및 회로패턴에 상응하는 음각패턴을 절연층에 형성하여(130), 도전물질(22)을 음각패턴(20,21)에 충전하는(140) 인쇄회로기판 제조방법이 도시되어 있다. 이때, 양면기판(10)은'B2it'공법에 따라 도전성 범프(14)에 의해 층간 도통된 것이 사용될 수 있으며, 절연층(16)은 양면기판(10)의 일면만이 아니라 상하 양면에도 적층될 수 있다. 이하 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법이 각 공정에 상응하는 도 2 내지 도 9의 흐름도에 따라 설명된다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도 2 내지 도 9를 참조하면, 양면기판(10), 회로패턴(12), 도전성 범프(14), 코어층(15), 절연층(16), 스탬퍼(17), 비아의 양각패턴(18), 회로패턴의 양각패턴(19), 비아의 음각패턴(20), 회로패턴의 음각패턴(21), 도전물질(22)이 도시되어 있다.
도 2 내지 도 4는 본 발명의 일 실시예에 따라 층간 도통된 양면기판을 제공하는 단계(100)를 설명하는 흐름도이다. 도 2는 본 발명의 일 실시예에 따른 도전성 범프를 나타낸 단면도이고, 도 3은 본 발명의 일 실시예에 따른 도전성 범프에 의해 층간 도통된 절연층을 나타낸 단면도이며, 도 4는 본 발명의 일 실시예에 따른 양면기판을 나타낸 단면도이다.
여기에서 도 2를 참조하면, 도전성 범프(14)가 도시되어 있다. 도전성 범프(14)는 은(Ag) 페이스트 등의 도전물질(22)로 제조될 수 있으며, 회로패턴에 상응하는 위치에서 원추형 모양으로 형성되어, 양면기판(10)의 상하 양면에 형성된 회로배선의 층간 도통을 가능하게 한다. 다음으로, 도 3을 참조하면, 회로패턴(12), 도전성 범프(14), 코어층(15)이 형성되어 있다. 도전성 범프(14)는 회로패턴 상에서 원추 모양으로 형성되어, 내층인쇄기판의 절연재료인 코어층(15)에 가열, 가압됨으로써 코어층(15)을 관통하게 된다. 이 때, 도전성 범프(14)가 코어층(15)을 관통함으로써 도전성 범프(14)의 상단은 외부로 노출되며, 이 노출된 도전성 범프(14)의 상단은 추후 코어층(15) 상면에 형성되는 회로패턴과 연결됨으로써 내층 양면기판은 층간 도통될 수 있다. 한편, 도 4를 참조하면 양면기판(10), 도전성 범프(14), 회로패턴(12), 코어층(15)이 도시되어 있다. 양면기판(10)의 상하 양면에는 회로패턴이 형성되어 있으며, 상하 회로패턴은 양면기판(10)의 코어층(15)을 관통하는 도전성 범프(14)에 의해 층간 도통되어 있다.
도 5 는 절연층을 양면기판에 적층하는 단계(110)를 설명하는 도면으로, 본 발명의 일 실시예에 따른 절연층이 적층된 양면기판을 나타낸 단면도이다. 도 5를 참조하면, 양면기판(10)과 이에 적층된 절연층(16)이 도시되어 있다. 전술한 층간 도통된 양면기판(10)의 상하 양면에 절연층(16)을 적층함으로써 다층 인쇄회로기판의 비아 및 회로패턴이 형성될 수 있는 바탕을 제공할 수 있다.
도 6 내지 도 7은 본 발명의 일 실시예에 따른 비아 및 회로패턴에 상응하는 양각패턴이 형성된 스탬퍼를 제공하여 절연층에 압착하는 단계(120)를 설명하는 흐름도이다. 도 6은 본 발명의 일 실시예에 따른 스탬퍼를 나타낸 단면도이고, 도 7은 본 발명의 일 실시예에 따른 스탬퍼가 압착된 양면기판을 나타낸 단면도이다.
도 6을 참조하면, 스탬퍼(17), 비아의 양각패턴(18), 회로패턴의 양각패턴(19) 및 절연층(16)이 적층된 양면기판(10)이 도시되어 있다. 인쇄회로기판에 비아 및 회로패턴을 형성하기 위해, 인쇄회로기판 비아 및 회로패턴에 상응하는 양각패턴(18,19)이 형성된 스탬퍼(17)를 이용한다. 스탬퍼(17)는 양면기판(10)에 적층된 절연층(16) 보다 강성이 큰 재료로 제조되어, 절연층(16)에 형성하고자 하는 비아 및 회로패턴이 볼록하게 새겨져 있다. 즉 본 발명의 일 실시예에서 스탬퍼(17)는 기판에 인쇄하고자 하는 비아 및 회로패턴의 양각패턴(18,19)을 구비하고 있다. 양각패턴을 구비한 스탬퍼(17)를 절연층(16) 상에 형성하고자 하는 비아 및 회로패턴(12)의 위치에 상응하도록 절연층(16)을 적층된 양면기판(10)과 정렬시킴으로써 비아 및 회로패턴을 임프린트 방식으로 형성할 준비가 완료된다. 한편 도 7을 참조하면 스탬퍼(17)와 양면기판(10)이 도시되어 있다. 스탬퍼(17)는 양면기판(10)의 상하 양면에 형성하고자 하는 비아 및 회로패턴에 상응하는 양각패턴을 구비하도록 제조되어 양면기판(10)의 상하에 압착된다. 이 과정에서 절연층(16)보다 강성이 큰 스탬퍼(17)의 양각패턴은 절연층(16)을 가압하게 되고 스탬퍼(17)의 양각패턴에 상응하는 음각패턴이 절연층(16) 상에 형성된다.
도 8은 스탬퍼를 절연층으로부터 분리하여 비아 및 회로패턴에 상응하는 음각패턴을 절연층에 형성하는 단계(130)를 설명하는 도면으로, 본 발명의 일 실시예에 따른 음각패턴이 형성된 양면기판을 나타낸 단면도이다. 도 8을 참조하면, 비아의 음각패턴(20), 회로패턴의 음각패턴(21)이 도시되어 있다. 절연층(16)에 스탬퍼(17)가 압착되는 과정에서 비아 및 회로패턴의 음각패턴(20,21)이 형성되고, 절연층(16)에 압착되었던 스탬퍼(17)는 제거된다. 스탬퍼(17)가 제거되면 스탬퍼(17)의 양각패턴에 상응하는 음각패턴이 절연층(16)에 형성되어, 형성하고자 하는 비아 및 회로패턴의 음각패턴(20,21)이 움푹 파인 형태로 절연층(16)상에 나타나 있게 된다. 다시 말해서, 스탬퍼(17)는 형성하고자 하는 비아 및 회로패턴에 상응하는 양각패턴을 구비하고 있고, 이 스탬퍼(17)에 의해 절연층(16) 상에 형성된 음각패턴은 결국 형성하고자 하는 비아 및 회로패턴에 상응하여 눌린 형상으로 만들어진다.
도 9는 도전물질을 음각 패턴에 충전하는 단계(140)를 설명하는 도면으로, 본 발명의 일 실시예에 따른 고밀도 인쇄회로기판을 나타낸 단면도이다. 도 9를 참조하면, 전술한 음각패턴(20,21)에 채워진 도전물질(22)이 도시되어 있다. 도 9에 도시된 바와 같이, 도전물질(22)은 전술한 절연층(16) 상의 비아의 음각패턴(20) 및 회로패턴의 음각패턴(21)을 채울 수 있으며, 도전성이 있어 기판상의 부품간 전기적 신호전달 및 층간 도통을 가능하게 하여야 한다. 본 발명의 일 실시예에 따르 면 스크린 인쇄방식으로 도전성 페이스트를 음각패턴에 충전시킴으로써 임프린트 방식을 이용한 인쇄회로기판의 제조가 완료된다.
도 10은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이다. 도 10을 참조하면, 비아 및 회로패턴이 형성되어 있는 인쇄회로기판을 전술한 임프린트 방식으로 제조하는 방법에 있어서, 도전물질(22)을 음각패턴에 충전하는 단계는(140), 시드층(30)을 음각패턴의 표면에 형성하고(142) 전해도금을 통해 도전물질(22)을 음각패턴에 충전하는(144) 공정으로 수행될 수 있다. 여기에서 시드층(30)은 내층의 양면기판(10)과 도전물질(22)간의 밀착력 및 전도도를 향상시키는 역할을 한다. 시드층(30)은 무전해도금 또는 스퍼터링을 통해 형성될 수 있는데 음각패턴의 표면뿐 만 아니라 그 외의 절연층(16) 표면에 형성될 수 있다. 따라서 음각패턴 표면에만 정확히 형성될 수 없는 무전해도금 또는 스퍼터링 공정의 특성을 고려할 때 마지막 공정에서 음각패턴의 표면 이외의 부분에 형성된 시드층(30)을 제거하는 공정(150)이 추가적으로 수행될 수 있다.
도 2 내지 도 8, 도 11 및 도 12는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도이다. 도 2 내지 도 8은 전술한 본 발명의 일 실시예의 공정과 동일한 바 설명은 생략한다. 즉 본 발명의 다른 실시예는 층간 도통된 양면기판(10)을 제공하고(100), 절연층(16)을 양면기판(10)에 적층하며(110), 비아 및 회로패턴에 상응하는 양각패턴이 형성된 스탬퍼를 제공하여 절연층(16)에 압착한 뒤(120), 스탬퍼를 절연층으로부터 분리하여 비아 및 회로패턴에 상응하는 음각패턴을 절연층에 형성하는 공정(130)까지는 본 발명의 일 실시예와 동일하게 수행된다. 도 11 및 도 12를 참조하면, 본 발명의 다른 실시예에서는 절연층(16)에 형성된 음각패턴에 도전물질(22)을 충전하는 공정(140)이 시드층(30)을 음각패턴의 표면에 형성하고(142) 전해도금을 통해 도전물질(22)을 음각패턴에 충전시키는(144) 것으로 수행된다. 또한 본 발명의 다른 실시예는 시드층(30)을 형성하는 과정에서 음각패턴의 표면 이외의 부분에 형성된 시드층(30)을 제거하는 공정이(150) 추가적으로 수행되는 것에 특징이 있다.
도 11은 시드층을 음각패턴의 표면에 형성하는 공정(142)을 설명하는 도면으로, 본 발명의 다른 실시예에 따른 음각패턴 표면에 형성된 시드층을 나타낸 단면도이다. 도 11을 참조하면, 시드층(30)이 도시되어 있다. 본 발명의 다른 실시예에 따르면, 시드층(30)은 임프린트 방식으로 형성된 절연층(16)의 음각패턴의 표면에 형성된다. 시드층(30)은 도금액을 통한 무전해도금 또는 화학동도금 방법으로 형성될 수 있으며, 스퍼터링을 통해 형성될 수도 있다. 도 11에 도시된 바와 같이, 절연층(16)의 음각패턴 표면에 얇게 형성된 시드층(30)은 다음 공정에서 충진 될 도전물질(22)과 내층의 양면기판(10)간의 밀착력 및 전도도를 향상시키는 역할을 한다. 한편, 시드층(30)은 음각패턴을 포함한 절연층(16)의 표면 전체에 형성되므로, 음각패턴의 표면 이외에 형성된 시드층(30)은 도전물질(22)이 음각패턴에 충전된 후에 제거되는 공정이 수행될 수 있다.
한편 도 12는 전해도금을 통해 도전물질을 음각패턴에 충전한(144) 인쇄회로기판을 도시한 것으로, 본 발명의 다른 실시예에 따른 고밀도 인쇄회로기판을 나타낸 단면도이다. 도 12를 참조하면, 전해도금을 통해 음각패턴에 충전된 도전물 질(22)이 도시되어 있다. 도 11에 도시된 바와 같이 시드층(30)이 형성된 음각패턴의 내부공간에 전기적 도금방식으로 도전물질(22)을 충전함으로써 층간 전기적 통로인 비아와 기판상의 전기적 통로인 회로패턴(12)이 형성된다. 이는 비아 및 회로패턴(12)이 절연층(16)에 함몰된 모습으로 형성된 것으로 종래의 동 도금층이 절연층(16) 위에 적층됨으로써 형성되는 비아 및 회로패턴과 상이한 인쇄회로기판이다. 마지막으로 도전물질(22)이 충전된 후에 시드층(30)의 형성단계에서 비아 및 회로패턴의 음각패턴(20,21) 이외의 부분에 형성되었던 시드층(30)을 제거함으로써 본 발명의 다른 실시예에 따른 임프린트 방식을 이용한 인쇄회로기판의 제조가 완료된다.
요컨대, 본 발명의 일 실시예에 따르면 절연층(16)에 형성하고자 하는 비아 및 회로패턴의 양각패턴(18,19)을 구비하고 있는 스탬퍼(17)를 이용하여 임프린트 방식으로 비아 및 회로패턴의 음각패턴(18,19)을 형성함으로써 비아 및 회로패턴이 절연층(16) 내에 함몰된 인쇄회로기판을 제조할 수 있다. 비아 및 회로패턴(12)이 절연층(16) 내에 임프린트 방식으로 형성됨으로써, 고밀도 인쇄배선 기판에서 비아 및 패턴간 또는 패턴과 패턴간의 단락이 방지되고 전기적 신호 전달의 신뢰성이 향상될 수 있다. 게다가 본 발명의 다른 실시예에서 설명한 바와 같이, 스탬퍼(17)를 이용한 임프린트 공정 후, 절연층(16)에 형성된 비아 및 회로패턴의 음각패턴(20,21) 표면에 시드층(30)을 형성함으로써 도전물질의 충전을 용이하게 하고 도전물질(22)과 내층의 양면기판(10)간의 전도도를 향상시킬 수 있다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재하 며,
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도.
도 10은 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.
도 11 및 도 12는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조공정을 나타낸 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10: 양면기판 12: 회로패턴
14: 도전성 범프 15: 코어층
16: 절연층 17: 스탬퍼
18: 비아의 양각패턴 19: 회로패턴의 양각패턴
20: 비아의 음각패턴 21: 회로패턴의 음각패턴
22: 도전물질
30: 시드층

Claims (6)

  1. 비아 및 회로패턴이 형성된 인쇄회로기판을 제조하는 방법에 있어서,
    층간 도통된 양면기판을 제공하는 단계;
    절연층을 양면기판에 적층하는 단계;
    비아 및 회로패턴에 상응하는 양각패턴이 형성된 스탬퍼를 제공하여 절연층에 압착하는 단계;
    스탬퍼를 절연층으로부터 분리하여 비아 및 회로패턴에 상응하는 음각패턴을 절연층에 형성하는 단계; 및
    도전물질을 음각 패턴에 충전하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    양면기판은 도전성 범프에 의해 층간 도통된 것을 특징으로 하는 인쇄회로기판 제조방법.
  3. 제1항에 있어서,
    절연층을 양면기판의 상하 양면에 적층하는 것을 특징으로 하는 인쇄회로기판 제조방법.
  4. 제1항에 있어서,
    도전물질을 음각패턴에 충전하는 단계는,
    시드층을 음각패턴의 표면에 형성하는 단계; 및
    전해도금을 통해 도전물질을 음각패턴에 충전하는 단계를 포함하는 인쇄회로기판 제조 방법.
  5. 제4항에 있어서,
    시드층을 형성하는 단계는,
    무전해도금 또는 스퍼터링을 통하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제4항에 있어서,
    도전물질을 음각패턴에 충전하는 단계 이후에,
    음각패턴의 표면 이외의 부분에 형성된 시드층을 제거하는 단계를 더 포함하는 인쇄회로기판 제조 방법.
KR1020070084763A 2007-08-23 2007-08-23 인쇄회로기판 제조방법 KR100887393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070084763A KR100887393B1 (ko) 2007-08-23 2007-08-23 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070084763A KR100887393B1 (ko) 2007-08-23 2007-08-23 인쇄회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20090020208A true KR20090020208A (ko) 2009-02-26
KR100887393B1 KR100887393B1 (ko) 2009-03-06

Family

ID=40687705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070084763A KR100887393B1 (ko) 2007-08-23 2007-08-23 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR100887393B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067207B1 (ko) * 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법
US8196293B2 (en) 2009-10-20 2012-06-12 Samsung Electro-Mechanics, Co. Method of manufacturing a printed circuit board
KR101153680B1 (ko) * 2009-09-18 2012-06-18 삼성전기주식회사 인쇄회로기판의 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109344B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101067157B1 (ko) 2009-11-13 2011-09-22 삼성전기주식회사 인쇄회로기판의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186698A (ja) 1997-12-18 1999-07-09 Matsushita Electric Ind Co Ltd 回路基板の製造方法および回路基板
JP2005108924A (ja) * 2003-09-29 2005-04-21 Ibiden Co Ltd 多層プリント配線板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067207B1 (ko) * 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법
US8072052B2 (en) 2009-04-16 2011-12-06 Samsung Electro-Mechanics Co., Ltd. Trench substrate
US8883647B2 (en) 2009-04-16 2014-11-11 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing of trench substrate
KR101153680B1 (ko) * 2009-09-18 2012-06-18 삼성전기주식회사 인쇄회로기판의 제조 방법
US8196293B2 (en) 2009-10-20 2012-06-12 Samsung Electro-Mechanics, Co. Method of manufacturing a printed circuit board

Also Published As

Publication number Publication date
KR100887393B1 (ko) 2009-03-06

Similar Documents

Publication Publication Date Title
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
KR100798989B1 (ko) 프린트 배선판 및 그 제조 방법
CN100589684C (zh) 埋图案基板及其制造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
CN108834335B (zh) 一种pcb的制作方法和pcb
KR100887393B1 (ko) 인쇄회로기판 제조방법
KR100857165B1 (ko) 회로기판 제조방법
CN102648670A (zh) 印刷电路板及其制造方法
KR101109323B1 (ko) 인쇄회로기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
KR100752017B1 (ko) 인쇄회로기판의 제조방법
KR100657410B1 (ko) 다층 인쇄회로기판 제조방법
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN109757037A (zh) 高密度电路板及其制作方法
KR100657406B1 (ko) 다층 인쇄회로기판 제조방법
JP3955799B2 (ja) 配線基板の製造方法
JPH06232558A (ja) 多層プリント配線板の製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100547350B1 (ko) 병렬적 다층인쇄회로기판 제조 방법
KR20100132358A (ko) 범프비아를 구비한 인쇄회로기판의 제조방법
TWI293236B (en) Method for manufacturing a substrate embedded with an electronic component and device from the same
KR100827310B1 (ko) 인쇄회로기판 및 그 제조방법
CN101325843B (zh) 制造印刷电路板用浆料凸块的方法
JP2022108451A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee