KR101109323B1

KR101109323B1 - 인쇄회로기판의 제조방법

Info

Publication number: KR101109323B1
Application number: KR1020090099867A
Authority: KR
Inventors: 고영관; 리오이치 와타나베; 이상수; 신희범; 박세원; 권칠우
Original assignee: 삼성전기주식회사
Priority date: 2009-10-20
Filing date: 2009-10-20
Publication date: 2012-01-31
Also published as: US20110089138A1; KR20110042977A

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, (A) 베이스기판에 제1 회로층을 형성하고 제1 절연층을 적층하는 단계, (B) 상기 제1 절연층에 더미 트렌치 및 배선용 트렌치를 포함한 트렌치를 가공하고 도금하여 더미 회로패턴 및 배선용 회로패턴을 포함한 트렌치 회로층을 형성하는 단계, (C) 상기 트렌치 회로층 중 상기 더미 회로패턴을 제거하는 단계, 및 (D) 상기 더미 회로패턴이 제거된 상기 트렌치 회로층 상에 제2 절연층을 적층하는 단계를 포함하는 것을 특징으로 하며, 도금편차를 감소시키면서 원래의 설계를 유지하는 인쇄회로기판의 제조방법을 제공한다.

더미 트렌치, 도금편차, 도금두께

Description

인쇄회로기판의 제조방법{A METHOD OF MANUFACTURING A PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판의 제조방법에 관한 것이다.

최근 반도체칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판의 개발이 요구되고 있다.

고밀도 및 고신뢰성의 인쇄회로기판에 대한 요구사양은 반도체칩의 사양과 밀접하게 연관되어 있으며, 회로의 미세화, 고도의 전기특성, 고속신호 전달구조, 고신뢰성, 고기능성 등 많은 과제가 있다. 이러한 요구사양에 대응한 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있다.

통상적으로, 인쇄회로기판의 회로패턴을 형성하는 방법은 서브 트랙티브법(subtractive process), 풀 어디티브법(full additive process), 및 세미 어디티브법(semi-additive process) 등이 있다. 이러한 방법들 중에서 회로패턴의 미세화가 가능한 세미 어디티브법이 현재 주목을 받고 있다.

그러나, 종래의 세미 어디티브법에 의해 형성된 회로패턴은 절연층 상에 양각 형태로 형성되어 절연층으로부터 분리되는 문제점이 있었다. 특히, 점차 회로패턴이 미세화되어감에 따라 절연층과 회로패턴의 접착 면적이 줄어들어 접착력이 약화되어 회로패턴의 분리가 심화된다.

따라서 최근에는 이러한 한계를 극복하기 위해 절연층에 음각형태로 트렌치 회로패턴을 형성하는 방법이 연구되고 있다.

도 1 내지 도 4는 종래기술에 따른 인쇄회로기판(10)의 제조방법을 설명하기 위한 공정단면도 및 공정평면도이다. 이하, 이를 참조하여 종래기술에 따른 인쇄회로기판(10)의 제조방법을 설명하면 다음과 같다.

먼저, 도 1에 도시한 바와 같이, 베이스기판(11)에 제1 회로층(12)을 형성하고, 제1 절연층(13)을 적층한다.

다음, 도 2에 도시한 바와 같이, 제1 절연층(13)에 트렌치(14a)를 형성한다.

다음, 도 3a 및 도 3b에 도시한 바와 같이, 트렌치(14a)의 내부를 도금하여 트렌치 회로층(14b)을 형성한다.

다음, 도 4에 도시한 바와 같이, 트렌치 회로층(14b)이 형성된 제1 절연층(13) 상에 제2 절연층(15)을 적층한다.

상기와 같은 공정에 의해 도 4에 도시한 인쇄회로기판(10)이 형성된다.

그러나, 종래와 같은 인쇄회로기판(10)의 경우, 트렌치 회로층(14b)의 부위 별 설계밀도가 균일하지 못한 경우, 도금의 전류밀도도 크게 차이 나게 되고, 이에 따라 최종 트렌치 회로층(14b)의 도금두께 편차를 극복하기 힘든 문제점이 있다. 즉, 트렌치 회로층(14b)이 밀집된 지역과 그렇지 않은 지역이 혼재되어 있는 경우, 트렌치 회로층(14b)의 도금두께가 균일하지 못한 문제점이 있다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 트렌치 회로층의 설계밀도에 차이가 있더라도 트렌치 회로층의 도금두께에 편차가 발생되지 않는 인쇄회로기판의 제조방법을 제공하기 위한 것이다.

본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 베이스기판에 제1 회로층을 형성하고 제1 절연층을 적층하는 단계, (B) 상기 제1 절연층에 더미 트렌치 및 배선용 트렌치를 포함한 트렌치를 가공하고 도금하여 더미 회로패턴 및 배선용 회로패턴을 포함한 트렌치 회로층을 형성하는 단계, (C) 상기 트렌치 회로층 중 상기 더미 회로패턴을 제거하는 단계, 및 (D) 상기 더미 회로패턴이 제거된 상기 트렌치 회로층 상에 제2 절연층을 적층하는 단계를 포함하는 것을 특징으로 한다.

이때, 상기 (B) 단계는, (B1) 상기 제1 절연층에 더미 트렌치 및 배선용 트렌치를 포함하여 트렌치를 가공하는 단계, (B2) 상기 트렌치에 도금층을 형성하는 단계, 및 (B3) 상기 도금층 중 과잉 도금층을 연마하여 더미 회로패턴 및 배선용 회로패턴을 포함한 트렌치 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 (B) 단계에서, 상기 트렌치는 레이저 공법 또는 임프린트 공법에 의해서 형성되는 것을 특징으로 한다.

또한, 상기 (C) 단계는, (C1) 상기 트렌치 회로층에 상기 더미 회로패턴이 노출되도록 에칭 레지스트를 형성하는 단계, (C2) 상기 제1 절연층에 에칭액을 도포함으로써, 상기 더미 회로패턴을 에칭하여 제거하는 단계, 및 (C3) 상기 에칭 레지스트를 제거하는 단계를 포함하는 것을 특징으로 한다.

또한, 상기 (D) 단계에서, 상기 더미 회로패턴이 제거된 상기 더미 트렌치의 내부에 상기 제2 절연층이 채워지는 것을 특징으로 한다.

또한, 상기 더미 회로패턴은 상기 배선용 회로패턴과 전기적으로 연결되지 않는 것을 특징으로 한다.

또한, 상기 제1 회로층은 상기 트렌치 회로층의 상기 배선용 회로패턴과 비아를 통해 전기적으로 연결되는 것을 특징으로 한다.

또한, (E) 상기 제2 절연층에 빌드업 회로층, 및 빌드업 절연층으로 구성되는 빌드업층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.

이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.

본 발명에 따른 인쇄회로기판의 제조방법은 배선용 트렌치가 밀집된 부위는 원래 설계대로 유지하고 단위 배선용 트렌치 간 넓은 영역에 더미 트렌치를 추가로 형성하여, 전체 트렌치의 설계밀도를 균일하게 형성할 수 있고, 이에 따라, 트렌치 회로층의 도금두께에 편차가 발생하지 않는 장점이 있다.

또한, 본 발명에 따르면, 더미 트렌치를 추가로 형성하더라도, 더미 트렌치의 도금층을 제거하고 절연층으로 채워넣음으로써, 인쇄회로기판의 원래 설계를 유지할 수 있는 장점이 있다.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.

도 5 내지 도 12는 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)의 제조방법을 설명하기 위한 공정단면도 및 공정평면도이다. 이하, 도 5 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 따른 인쇄회로기판(100)의 제조방법을 설명하면 다음과 같다.

먼저, 도 5에 도시한 바와 같이, 베이스기판(101)에 제1 회로층(102)을 형성하고, 제1 절연층(103)을 적층한다.

이때, 베이스기판(101)은 빌드업되는 인쇄회로기판(100)을 지지할 수 있는 경질의 소재로 이루어지며, 예를 들면, 금속판 또는 절연재가 될 수 있다. 예를 들면, 금속판은 동박이 될 수 있으며, 절연재는 복합 고분자 수지로 이루어질 수 있다. 또는, 베이스기판(101)으로 ABF(Ajinomoto Build up Film)를 채용하여 미세회로를 용이하게 구현하거나 프리프레그를 채용하여 인쇄회로기판을 얇게 제작할 수 있다. 다만 이에 한정되는 것은 아니고, 에폭시 수지 또는 개질된 에폭시 수지, 비스페놀 A 수지, 에폭시-노볼락 수지, 아라미드 강화되거나 유리 섬유 강화되거나 종이 강화된 에폭시 수지를 포함한 경질의 절연재를 베이스기판(101)으로 사용하는 것이 가능하다.

제1 회로층(102)은 베이스기판(101) 상에 통상적인 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process), 또는 서브트랙티브(Subtractive) 공법 등을 이용하여 형성할 수 있다. 따라서, 제 1회로층(102)은 베이스기판(101)에 대하여 돌출된 구조, 즉, 양각 구조를 갖는다. 한편, 제1 회로 층(102)의 물질로는 예를 들면, 금, 은, 구리, 니켈 등의 전기 전도성 금속으로 이루어질 수 있다.

또한, 제1 절연층(103)은 제1 회로층(102)을 함침하면서, 베이스기판(101) 상에 적층된다. 제1 절연층(103)은 베이스기판(101)을 구성하는 절연재와 동일한 절연재로 구성될 수 있다.

한편, 본 실시예에서는 베이스기판(101)의 일면에만 회로층 및 절연층을 형성하는 것으로 설명하고 있으나, 이는 예시적인 것으로서, 베이스기판(101)의 양면에 회로층 및 절연층을 형성하는 것도 가능하다.

다음, 도 6a 및 도 6b에 도시한 바와 같이, 제1 절연층(103)에 배선용 트렌치(104a)와 더미 트렌치(106a)를 포함하는 트렌치(108a)를 가공한다.

이때, 트렌치(108a)는 트렌치 회로층(108b)이 형성될 크기 및 두께를 고려하여 제1 절연층(103)의 두께 방향으로 일부분이 제거됨으로써 형성될 수 있다. 또한, 트렌치(108a)는 예를 들어, 임프린트 공법(imprinting method)이나 레이저 공법에 의하여 형성할 수 있다. 임프린트 공법을 이용하는 경우, 트렌치(108a)의 형상에 대응하는 형상을 갖는 임프린트 몰드(imprint mold)로 제1 절연층(103)을 임프린팅하여 트렌치(108a)를 형성할 수 있고, 다른 공법에 비하여 가공비용 및 가공시간이 절감될 수 있다. 또한, 레이저 공법을 이용하는 경우, 예를 들어, 엑시머(excimer) 레이저를 이용하여 트렌치(108a)를 형성할 수 있다.

여기서, 배선용 회로패턴(104b)과 제1 회로층(102)을 연결하는 비아(107b)를 더 형성하는 경우, 트렌치(108a)와 함께 비아홀(107a)을 더 가공할 수 있다. 이때, 비아홀(107a)은 제1 절연층(103)의 상면으로부터 제1 회로층(102)의 상면까지 가공할 수 있다. 또한, 예를 들어, 임프린트 공법으로 트렌치(108a)를 형성하는 경우 임프린트 몰드의 일부분을 길게 형성하여 비아홀(107a)을 함께 가공할 수 있고, CO₂ 레이저를 이용하여 별도로 가공할 수도 있다.

한편, 배선용 트렌치(104a)는 이후에 배선용 회로패턴(104b)이 형성되고, 더미 트렌치(106a)는 이후에 더미 회로패턴(106b)이 형성되는 부분이다.
이하, 도 7에 대한 설명에 있어, 도 6a를 참조하여 설명하기로 한다.

다음, 도 7에 도시한 바와 같이, 도 6a의 트렌치(108a) 및 비아홀(107a)의 내부를 도금한다.

이때, 트렌치(108a) 및 비아홀(107a)의 내부 표면에 무전해 도금층을 형성한 후, 상기 무전해 도금층을 바탕으로 전해 도금층을 형성할 수 있다. 또한, 도금층(107b, 108b, 109)의 물질로서는 제1 회로층(102)과 동일한 전기 전도성 금속이 사용될 수 있다. 한편, 비아홀(107a)의 내부가 도금됨에 따라 제1 회로층(102)과 배선용 회로패턴(104b)을 전기적으로 연결하는 비아(107b)가 형성될 수 있다.

도 6a에서 도시한 바와 같이, 더미 트렌치(106a)가 형성됨에 따라, 제1 절연층(103) 상의 트렌치(108a) 설계밀도가 균일해지므로, 트렌치(108a)를 도금할 때 도금 편차가 감소될 수 있다. 즉, 배선용 트렌치(104a)가 밀집되지 않은 지역에 더미 트렌치(106a)를 형성하여, 트렌치 도금층(108b)의 도금두께 편차가 감소될 수 있다.

다음, 도 8a 및 도 8b에 도시한 바와 같이, 상기 도금층(108b, 109) 중 과잉 도금층(109)을 제거한다.

이때, 화학적 또는 기계적 연마 방식을 사용하거나 CMP 공정을 통하여 과잉 도금층(109)을 제거할 수 있다. 또한, 과잉 도금층(109)을 제거함으로써, 제1 절연층(103)의 일면과 동일한 표면 높이를 갖는 배선용 회로패턴(104b)과 더미 회로패턴(106b)을 포함한 트렌치 회로층(108b)을 형성할 수 있다. 여기서, 트렌치 회로층(108b)은 제1 절연층(103)에 대하여 함침된 구조, 즉, 음각 구조를 갖는다.

한편, 더미 회로패턴(106b)은 배선용 회로패턴(104b)과 전기적으로 연결되지 않아, 회로의 동작과는 무관할 수 있다.

다음, 도 9a 및 도 9b에 도시한 바와 같이, 트렌치 회로층(108b)에 더미 회로패턴(106b)이 노출되도록 에칭 레지스트(110)를 형성한다.

이때, 에칭 레지스트(110)는 에칭액으로부터 배선용 회로패턴(104b)을 보호하는 역할을 하며, 예를 들어 액상 레지스트와 같이, 에칭액에 의해 제거되지 않는 물질로 구성하는 것이 바람직하다.

한편, 본 실시예에서는 더미 회로패턴(106b)을 제거하는 방법으로서, 에칭을 통한 방법을 설명할 것이나, 이는 예시적인 것으로서, 본 발명은 이에 한정되지 않고 더미 회로패턴(106b)을 제거하는 방법이라면 모두 가능하다.

다음, 도 10a 및 도 10b에 도시한 바와 같이, 에칭 레지스트(110)가 형성된 제1 절연층(103) 상면에 에칭액을 도포하고, 더미 회로패턴(106b)을 제거한다.

이때, 더미 회로패턴(106b)의 도금층이 에칭액에 의해 제거되고, 더미 트렌치(106a)가 다시 나타난다. 여기서, 에칭액으로는 예를 들어, 염화철(FeCl₃) 부식액, 이염화동(CuCl₂) 부식액, 알칼리 부식액 등을 이용할 수 있다.

다음, 도 11a 및 도 11b에 도시한 바와 같이, 에칭 레지스트(110)를 제거한다.

이때, 에칭 레지스트(110)를 제거하면, 더미 트렌치(106a)와 함께, 배선용 회로패턴(104b)이 외부로 노출될 수 있다.

다음, 도 12에 도시한 바와 같이, 더미 회로패턴(106b)이 제거된 트렌치 회로층(108b)이 형성된 제1 절연층(103) 상에 제2 절연층(105)을 적층한다.

이때, 제2 절연층(105)은 더미 트렌치(106a)의 내부로 삽입되어 더미 트렌치(106a)의 내부를 절연재로 채우게 된다. 또한, 더미 트렌치(106a)의 내부에 채워진 제2 절연층(105)은 경화되면서, 제1 절연층(103)과 일체로 형성될 수 있다.

따라서, 인쇄회로기판(100)의 최종 구성은, 더미 트렌치(106a)를 형성하지 않고 제작한 인쇄회로기판과 동일하게 형성될 수 있다.

한편, 제2 절연층(105)은 제1 절연층(103)과 동일한 절연재로 구성될 수 있다.

다음, 도시되어 있지 않지만, 빌드업 회로층, 층간 연결을 위한 비아, 빌드업 절연층으로 구성된, 즉, 빌드업(build-up) 공정에 의한 빌드업층을 제2 절연층(105)에 적층할 수 있다.

이때, 빌드업 회로층은 예를 들어, 트렌치 회로층(108b) 형성방법 또는 제1 회로층(102) 형성방법으로 형성할 수 있다. 한편, 빌드업층은 1층 또는 다층일 수 있다.

이와 같은 제조공정에 의해 도 12에 도시한, 바람직한 실시예에 따른 인쇄회로기판(100)이 제조된다.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.

도 1 내지 도 4는 종래기술에 따른 인쇄회로기판을 제조하는 방법을 설명하기 위한 도면이다.

도 5 내지 도 12는 본 발명의 바람직한 실시예에 따른 인쇄회로기판을 제조하는 방법을 설명하기 위한 도면이다.

<도면의 주요부분에 대한 부호의 설명>

101 : 베이스기판 102 : 제1 회로층

103 : 제1 절연층 104a : 배선용 트렌치

104b : 배선용 회로패턴 105 : 제2 절연층

106a : 더미 트렌치 106b : 더미 회로패턴

107a : 비아홀 107b : 비아

108a : 트렌치 108b : 트렌치 회로층

109 : 과잉 도금층 110 : 에칭 레지스트

Claims

(A) 베이스기판에 제1 회로층을 형성하고 제1 절연층을 적층하는 단계;

(B) 상기 제1 절연층에 더미 트렌치 및 배선용 트렌치를 포함한 트렌치를 가공하고 도금하여 더미 회로패턴 및 배선용 회로패턴을 포함한 트렌치 회로층을 형성하는 단계;

(C) 상기 트렌치 회로층 중 상기 더미 회로패턴을 제거하는 단계; 및

(D) 상기 더미 회로패턴이 제거된 상기 트렌치 회로층 상에 제2 절연층을 적층하는 단계;

를 포함하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,

상기 (B) 단계는,

(B1) 상기 제1 절연층에 더미 트렌치 및 배선용 트렌치를 포함하여 트렌치를 가공하는 단계;

(B2) 상기 트렌치에 도금층을 형성하는 단계; 및

(B3) 상기 도금층 중 과잉 도금층을 연마하여 더미 회로패턴 및 배선용 회로패턴을 포함한 트렌치 회로층을 형성하는 단계;

를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,

상기 (B) 단계에서, 상기 트렌치는 레이저 공법 또는 임프린트 공법에 의해서 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,

상기 (C) 단계는,

(C1) 상기 트렌치 회로층에 상기 더미 회로패턴이 노출되도록 에칭 레지스트를 형성하는 단계;

(C2) 상기 제1 절연층에 에칭액을 도포함으로써, 상기 더미 회로패턴을 에칭하여 제거하는 단계; 및

(C3) 상기 에칭 레지스트를 제거하는 단계;

를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,

상기 (D) 단계에서, 상기 더미 회로패턴이 제거된 상기 더미 트렌치의 내부에 상기 제2 절연층이 채워지는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,

상기 더미 회로패턴은 상기 배선용 회로패턴과 전기적으로 연결되지 않는 것 을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,

상기 제1 회로층은 상기 트렌치 회로층의 상기 배선용 회로패턴과 비아를 통해 전기적으로 연결되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
청구항 1에 있어서,

(E) 상기 제2 절연층에 빌드업 회로층, 및 빌드업 절연층으로 구성되는 빌드업층을 형성하는 단계;

를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.