CN203340411U - 一种多层印刷线路板 - Google Patents

一种多层印刷线路板 Download PDF

Info

Publication number
CN203340411U
CN203340411U CN2013204444498U CN201320444449U CN203340411U CN 203340411 U CN203340411 U CN 203340411U CN 2013204444498 U CN2013204444498 U CN 2013204444498U CN 201320444449 U CN201320444449 U CN 201320444449U CN 203340411 U CN203340411 U CN 203340411U
Authority
CN
China
Prior art keywords
circuit board
printed circuit
multilayer printed
wiring layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2013204444498U
Other languages
English (en)
Inventor
郭东胜
符俭泳
宋丽佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN2013204444498U priority Critical patent/CN203340411U/zh
Priority to PCT/CN2013/081615 priority patent/WO2015010350A1/zh
Application granted granted Critical
Publication of CN203340411U publication Critical patent/CN203340411U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

本实用新型公开了一种所述多层印刷线路板，其包括至少两层布线层及夹设在所述至少两层布线层之间的隔离层，所述至少两层布线层包括铜箔区，所述至少两层布线层中至少一层布线层上设有用于调整热应力的虚设沟槽，所述虚设沟槽设置在所述铜箔区上。根据本实用新型的多层印刷线路板，通过设置蚀刻线沟槽(即蚀刻掉部分的铜箔)来破坏大片铜箔的完整性，减小大面积的铜箔所产生的应力，平衡各层布线层的应力，其没有空间的限制和噪音的问题。

Description

一种多层印刷线路板
技术领域
本实用新型涉及具备二层以上的布线层的多层印刷线路板。
背景技术
众所周知，多层印刷线路板广泛用于各种电子元器件密度高的产品。多层印刷线路板多由布线层与隔离层交替叠合而成。随着表面贴装技术(SMT)的普及，对多层印刷线路板的板弯及板翘提出了更加严格的要求。在多层印刷线路板的各层的残铜率不同的情况下，在经过高温时，由于各层的残铜率不同可能会出现板弯板翘的问题。
目前，为了防止回流焊等时多层印刷线路板弯曲，一般采用在残铜率小的布线层上增加虚设的图形(dummy pattern)，使各布线层的残铜率尽可能一样。但是，一般不能确保有足够的空间来增设虚设图形。而且，在有高频信号的情况下，有虚设图形的存在可能会在天线效应等的作用下而产生噪音。
实用新型内容
本实用新型的目的在于，提供一种多层印刷线路板，其能够防止多层印刷线路板因残铜率而经过高温后发生弯曲，而且没有空间的限制和噪音的问题。
本实用新型通过如下技术方案实现：一种多层印刷线路板，其中，所述多层印刷线路板包括至少两层布线层及夹设在所述至少两层布线层之间的隔离层，所述至少两层布线层包括铜箔区，所述至少两层布线层中至少一层布线层上设有用于调整热应力的虚设沟槽，所述虚设沟槽设置在所述铜箔区上。
作为上述技术方案的进一步改进，所述虚设沟槽以移除铜箔的方式形成。
作为上述技术方案的进一步改进，所述虚设沟槽设置在铜箔区的中部以减小铜箔因受热而产生的内应力。
作为上述技术方案的进一步改进，所述虚设沟槽形成在所述至少两层布线层中残铜率最大的布线层上以减小各布线层的热应力之间的差异。
作为上述技术方案的进一步改进，所述多层印刷线路板包括顶部层、底部层、位于所述顶部层与所述底部层之间的中间布线层，所述底部层的残铜率大于所述顶部层的残铜率，所述虚设沟槽设置在所述底部层的铜箔区上。
作为上述技术方案的进一步改进，所述虚设沟槽的延伸方向与所述多层印刷线路板的宽度方向相对应。
作为上述技术方案的进一步改进，所述虚设沟槽包括条形槽。
作为上述技术方案的进一步改进，所述虚设沟槽包括弧形槽、封闭的椭圆形槽或曲线槽。
作为上述技术方案的进一步改进，所述虚设沟槽设置在所述至少两层布线层沿印刷线路板的高度方向Z为对称层面的两个布线层中的残铜率较大的布线层上以平衡对称层面的热应力差异。
作为上述技术方案的进一步改进，所述虚设沟槽设置有多段，且各段虚设沟槽之间的最小距离大于1mm。
本实用新型的有益效果是：根据本实用新型的多层印刷线路板，所述至少两层布线层中至少一层布线层上设有虚设沟槽，所述虚设沟槽设置在所述铜箔区上，由此，通过设置蚀刻线沟槽(即蚀刻掉部分的铜箔)来破坏大片铜箔的完整性，减小大面积的铜箔所产生的应力，满足多层印刷线路板的翘曲要求，平衡各层布线层的应力，其没有空间的限制和噪音的问题。
附图说明
图1是根据本实用新型的一个具体实施例的多层印刷线路板的截面示意图。
图2是用于与图1的多层印刷线路板进行比对的多层印刷线路板的截面示意图。
图3是用于显示根据本实用新型的另一个具体实施例的多层印刷线路板的顶部层的平面示意图。
图4是用于显示根据本实用新型的另一个具体实施例的多层印刷线路板的底部层在未设置虚设沟槽之前的平面示意图。
图5是用于说明多层印刷线路板因残铜率不同而弯曲的示意图。
图6是用于说明多层印刷线路板的布线层上的虚设沟槽的第一实施例的图。
图7是用于说明多层印刷线路板的布线层上的虚设沟槽的第二实施例的图。
图8是用于说明多层印刷线路板的布线层上的虚设沟槽的第三实施例的图。
图9是用于说明多层印刷线路板的布线层上的虚设沟槽的第四实施例的图。
具体实施方式
以下结合附图对本实用新型的具体实施方式进行进一步的说明。
本实用新型的多层印刷线路板，通过在布线层的大片铜箔区上设有用于调整热应力的虚设沟槽，通过蚀刻掉部分的铜箔来减小大块的铜箔所产生的应力，满足多层印刷线路板的翘曲要求，平衡各层布线层的应力。此方法和结构没有空间的限制和噪音的问题。
首先结合附图1和图2对本实用新型的一个具体实施例的多层印刷线路板进行说明，其中图2中的多层印刷线路板的布线层上未设置虚设沟槽，其用于与图1中的多层印刷线路板的结构进行比对。
如图1所示，该多层印刷线路板100包括四层布线层112，114，116，118及夹设在所述四层布线层112，114，116，118之间的三层隔离层122。当然，该多层印刷线路板可以包括至少两层布线层及夹设在所述至少两层布线层之间的隔离层。所述隔离层为树脂层，例如为聚丙烯树脂层(Polypropylene，简称：PP)。图1中共有三层隔离层122，位于三层隔离层122中间的隔离层122为芯层(core)。
所述四层布线层112，114，116，118均包括铜箔区140。其中，位于顶部的布线层112、位于底部的布线层118、以及布线层116包括信号走线130。所述四层布线层112，114，116，118中的布线层118上设有虚设沟槽150。而且，所述虚设沟槽150设置在所述铜箔区140上。其中，所述虚设沟槽150以移除铜箔的方式(挖空)形成。从图1中可以看出，所述虚设沟槽150设置在布线层118的铜箔区140的中部以减小铜箔因受热而产生的内应力。
在四层布线层112，114，116，118中，布线层118的残铜率大于布线层112的残铜率，由于顶部的布线层112的残铜率小于底部的布线层118的残铜率，受热时顶部的布线层112的膨胀力大于底部的布线层118的膨胀力，导致多层印刷线路板的中间向上翘曲。散热后，因为顶部的布线层112的铜箔的内应力小于底部的布线层118的铜箔的内应力，翘曲的形状难以恢复。如果在回流焊工艺时，在多层印刷线路板弯曲的情况下焊接电子元件，焊接可靠性明显降低。
在四层布线层112，114，116，118中，布线层118与布线层112为对称层面；布线层116与布线层114为对称层面。位于三层隔离层122中间的隔离层122即芯层为对称基准层。如果对称层面的残铜率差异较大，则多层印刷线路板经过高温后容易发生弯曲。以上对布线层118与布线层112形成的对称层面为例进行了说明，布线层116与布线层114形成的对称层面也同样能够利用虚设沟槽缩小对称层面的热应力的差异。
在本实用新型的一个具体应用例中，所述虚设沟槽形成在所述至少两层布线层中残铜率最大的布线层上以减小各布线层的热应力之间的差异，由此平衡各层布线层的应力。在图1的实施例中，例如可以在布线层114上、布线层118设置虚设沟槽，由此，使各对称层面的热应力的差异缩小，平衡四层布线层的内应力。
接着，结合附图3至图9对本实用新型的另一些具体实施例的多层印刷线路板进行说明。该多层印刷线路板200包括顶部层212、底部层218、位于所述顶部层212与所述底部层218之间的中间布线层(未示出)。所述底部层218的残铜率大于所述顶部层212的残铜率，所述虚设沟槽150设置在所述底部层218的铜箔区240上。其中，顶部层212、底部层218呈方形。如图3所示，顶部层212包括铜箔区240、布线区250。布线区250上布设有信号走线230。信号走线230沿多层印刷线路板的长度方向X延伸，并在宽度方向Y上设有多条。同样，如图4所示，底部层218包括铜箔区240、布线区250。布线区250上布设有信号走线230。与顶部层212相比，底部层218上的铜箔区240的面积大，存在大块的铜箔。底部层218的残铜率大于顶部层212的残铜率。由于顶部的顶部层212的残铜率小于底部层218的残铜率，受热时顶部层212的膨胀力大于底部层218的膨胀力，在中间布线层的残铜率相近的情况下，可导致多层印刷线路板的中间沿印刷线路板的高度方向Z向上翘曲，如图5所示。散热后，因为顶部层212的铜箔的内应力小于底部层218的铜箔的内应力，翘曲的形状难以恢复。如果在回流焊工艺时，在多层印刷线路板弯曲的情况下焊接电子元件，焊接可靠性明显降低。
顶部层212、底部层218为对称层面。如果对称层面的残铜率差异较大，则多层印刷线路板经过高温后容易发生弯曲。以上对顶部层212、底部层218形成的对称层面为例进行了说明，中间布线层形成的对称层面也同样能够利用虚设沟槽缩小对称层面的热应力的差异。
为了有效减小大块的铜箔所产生的应力，平衡各层布线层的应力，在铜箔上设置虚设沟槽。且铜箔沿长边方向产生的内应力比沿短边方向产生的内应力大，所述虚设沟槽的延伸方向与所述多层印刷线路板的宽度方向Y相对应。下面结合图6至图9对虚设沟槽的具体实施例进行说明。
图6是用于说明多层印刷线路板的布线层上的虚设沟槽的第一实施例的图。其中，所述虚设沟槽310，320包括条形槽。所述虚设沟槽310包括第一沟槽318、及第二沟槽312、第三沟槽314、第四沟槽316。第二沟槽312、第三沟槽314、第四沟槽316沿宽度方向Y对齐延伸，第一沟槽318与第二沟槽312、第三沟槽314、第四沟槽316在长度方向X平行间隔设置。其中，第一沟槽318、及第二沟槽312、第三沟槽314、第四沟槽316均与宽度方向Y相对应(此处为相同)。同样地，所述虚设沟槽320包括第一沟槽328、及第二沟槽322、第三沟槽324、第四沟槽326。所述虚设沟槽310与虚设沟槽320结构相同且对称设置。由此，原本的铜箔区240被虚设沟槽310与虚设沟槽320破坏，铜箔区240沿长度方向X(长边方向)产生内应力的能力被大大削弱。
其中，第二沟槽322、第三沟槽324、第四沟槽326沿宽度方向Y均匀设置。第一沟槽328、及第二沟槽322、第三沟槽324、第四沟槽326为设置在非布线区均匀设置蚀刻段。第一沟槽328、及第二沟槽322、第三沟槽324、第四沟槽326的宽度只要满足制作可实现的最小蚀刻宽度即可。第一沟槽328、及第二沟槽322、第三沟槽324、第四沟槽326的长度根据铜箔的面积做调整，不宜过长或过短，过长会破坏铜箔的完整性，即最长使得虚设沟槽不能贯穿铜箔区，影响信号的回流路径。第一沟槽328、及第二沟槽322、第三沟槽324、第四沟槽326的长度过短(理论上只要大于零即可)，对减小铜箔产生的应力作用不明显。且每两段虚设沟槽之间的最小距离(即水平距离和垂直距离中最小值)应至少满足印刷线路板上最大电流通过所需的走线宽度例如1mm，以免造成印刷线路板过热，导致电子元件过热而工作异常。
图7是用于说明多层印刷线路板的布线层上的虚设沟槽的第二实施例的图。所述虚设沟槽410，420包括弧形槽。图8是用于说明多层印刷线路板的布线层上的虚设沟槽的第三实施例的图。所述虚设沟槽510，520包括封闭的椭圆形槽。图9是用于说明多层印刷线路板的布线层上的虚设沟槽的第四实施例的图。所述虚设沟槽610，620包括曲线槽。虚设沟槽410，420、虚设沟槽510，520、虚设沟槽610，620的整体的长度方向均与宽度方向Y相同。对于虚设沟槽410，420、虚设沟槽510，520、虚设沟槽610，620，其功能虚设沟槽310，320相同，均用于削弱铜箔区240沿长度方向X(长边方向)产生内应力的能力。与当然，虚设沟槽310，320、虚设沟槽410，420、虚设沟槽510，520、虚设沟槽610，620可以采用其它的形状，也可以组合使用。
根据本实用新型的多层印刷线路板，通过在布线层的大片铜箔区上设有虚设沟槽，通过蚀刻掉部分(挖空)的铜箔来减小大块的铜箔所产生的应力，平衡各层布线层的应力。由此，减小多层印刷线路板的板弯板翘，提高多层印刷线路板产品良率，节约成本。
在应用本实用新型的多层印刷线路板时，可以利用使用Genesis2000或CAM350等商业软件对各个布线层的残铜率进行的计算，分别比较各对称层面的残铜率。当对称层面(对称层面即从最顶层与最底层往中间走，相对于芯层相互对称的层)的残铜率差异较大时，在残铜率较大的布线层的非走线区域的铜箔上增加虚设沟槽，增加铜箔的膨胀力的同时，分散大片铜箔产生的应力，达到平衡对称层面的膨胀力和应力的目的。
本文中，印刷线路板是指印制电路板，即PCB(Printed Circuit Board)；印刷线路板的弯曲或板弯板翘的量化方法为测量印刷线路板翘曲的高度/印刷线路板的对角线长度；残铜率是指印刷线路板的布线层的铜箔经蚀刻制程后残余的铜箔面积占印刷线路板的布线层的总基板面积的比率。
以上具体实施方式对本实用新型进行了详细的说明，但这些并非构成对本实用新型的限制。本实用新型的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本实用新型所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (10)

1.一种多层印刷线路板，其特征在于，所述多层印刷线路板包括至少两层布线层(112，114，116，118)及夹设在所述至少两层布线层(112，114，116，118)之间的隔离层，所述至少两层布线层(112，114，116，118)包括铜箔区(140)，所述至少两层布线层(112，114，116，118)中至少一层布线层上设有用于调整热应力的虚设沟槽(150)，所述虚设沟槽(150)设置在所述铜箔区(140)上。
2.根据权利要求1所述的多层印刷线路板，其特征在于，所述虚设沟槽(150)以移除铜箔的方式形成。
3.根据权利要求1所述的多层印刷线路板，其特征在于，所述虚设沟槽(150)设置在铜箔区(140)的中部以减小铜箔因受热而产生的内应力。
4.根据权利要求1所述的多层印刷线路板，其特征在于，所述虚设沟槽(150)形成在所述至少两层布线层(112，114，116，118)中残铜率最大的布线层上以减小各布线层的热应力之间的差异。
5.根据权利要求1所述的多层印刷线路板，其特征在于，所述多层印刷线路板包括顶部层(212)、底部层(218)、位于所述顶部层(212)与所述底部层(218)之间的中间布线层，所述底部层(218)的残铜率大于所述顶部层(212)的残铜率，所述虚设沟槽设置在所述底部层(218)的铜箔区(240)上。
6.根据权利要求1所述的多层印刷线路板，其特征在于，所述虚设沟槽的延伸方向与所述多层印刷线路板的宽度方向(Y)相对应。
7.根据权利要求1所述的多层印刷线路板，其特征在于，所述虚设沟槽(310，320)包括条形槽。
8.根据权利要求1所述的多层印刷线路板，其特征在于，所述虚设沟槽包括弧形槽、封闭的椭圆形槽或曲线槽。
9.根据权利要求1所述的多层印刷线路板，其特征在于，所述虚设沟槽设置在所述至少两层布线层沿印刷线路板的高度方向为对称层面的两个布线层中的残铜率较大的布线层上以平衡对称层面的热应力差异。
10.根据权利要求1所述的多层印刷线路板，其特征在于，所述虚设沟槽设置有多段，且各段虚设沟槽之间的最小距离大于1mm。
CN2013204444498U 2013-07-24 2013-07-24 一种多层印刷线路板 Expired - Lifetime CN203340411U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2013204444498U CN203340411U (zh) 2013-07-24 2013-07-24 一种多层印刷线路板
PCT/CN2013/081615 WO2015010350A1 (zh) 2013-07-24 2013-08-16 一种多层印刷线路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013204444498U CN203340411U (zh) 2013-07-24 2013-07-24 一种多层印刷线路板

Publications (1)

Publication Number Publication Date
CN203340411U true CN203340411U (zh) 2013-12-11

Family

ID=49709061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013204444498U Expired - Lifetime CN203340411U (zh) 2013-07-24 2013-07-24 一种多层印刷线路板

Country Status (2)

Country Link
CN (1) CN203340411U (zh)
WO (1) WO2015010350A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302097A (zh) * 2014-10-16 2015-01-21 深圳市华星光电技术有限公司 一种多层印刷电路板
CN106231785A (zh) * 2016-08-18 2016-12-14 深圳崇达多层线路板有限公司 印刷电路板压合结构以及多层印刷电路板
CN111935902A (zh) * 2020-09-23 2020-11-13 歌尔股份有限公司 印制电路板
CN113518503A (zh) * 2021-03-31 2021-10-19 深圳市景旺电子股份有限公司 多层印刷线路板及其制作方法
CN113784522A (zh) * 2021-09-06 2021-12-10 联宝(合肥)电子科技有限公司 改善印制电路板弯翘的方法及防弯翘印制电路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243088A (ja) * 2006-03-13 2007-09-20 Sumitomo Metal Electronics Devices Inc 多層セラミック基板及びその製造方法
KR101109323B1 (ko) * 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판의 제조방법
KR101172175B1 (ko) * 2010-08-03 2012-08-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104302097A (zh) * 2014-10-16 2015-01-21 深圳市华星光电技术有限公司 一种多层印刷电路板
WO2016058225A1 (zh) * 2014-10-16 2016-04-21 深圳市华星光电技术有限公司 一种多层印刷电路板
CN106231785A (zh) * 2016-08-18 2016-12-14 深圳崇达多层线路板有限公司 印刷电路板压合结构以及多层印刷电路板
CN111935902A (zh) * 2020-09-23 2020-11-13 歌尔股份有限公司 印制电路板
CN113518503A (zh) * 2021-03-31 2021-10-19 深圳市景旺电子股份有限公司 多层印刷线路板及其制作方法
CN113518503B (zh) * 2021-03-31 2022-08-09 深圳市景旺电子股份有限公司 多层印刷线路板及其制作方法
CN113784522A (zh) * 2021-09-06 2021-12-10 联宝(合肥)电子科技有限公司 改善印制电路板弯翘的方法及防弯翘印制电路板

Also Published As

Publication number Publication date
WO2015010350A1 (zh) 2015-01-29

Similar Documents

Publication Publication Date Title
CN203340411U (zh) 一种多层印刷线路板
US20080115349A1 (en) Method of manufacturing a component-embedded printed circuit board
US8830689B2 (en) Interposer-embedded printed circuit board
KR101462770B1 (ko) 인쇄회로기판과 그의 제조방법 및 그 인쇄회로기판을 포함하는 반도체 패키지
WO2012000685A3 (de) Interposer und verfahren zur herstellung von löchern in einem interposer
CN101527295A (zh) 用于可靠电子衬底的集聚堆叠的过孔结构及其制造方法
CN103813614A (zh) Pcb板、用于制造pcb板的芯板和用于制造pcb板的方法
US20160374198A1 (en) Printed circuit board
US20080137318A1 (en) Compliant structure for an electronic device, method of manufacturing same, and system containing same
US20140027167A1 (en) Printed circuit board and method of manufacturing printed circuit board
KR20130114618A (ko) 기판 장치
US9661762B2 (en) Printed wiring board
KR20140144487A (ko) 패키지 기판 및 제조 방법
JP6205721B2 (ja) 多層回路基板及び電子装置
CN105101642A (zh) 一种增加多层pcb板金属箔面积的方法及多层pcb板
CN104703399A (zh) 电路板及其制作方法
JP2009016806A (ja) 埋め込みパターン基板及びその製造方法
KR20150028031A (ko) 인쇄회로기판
CN105228346A (zh) 台阶槽电路板的加工方法和台阶槽电路板
KR102568249B1 (ko) 인쇄회로기판
CN101990791B (zh) 印刷电路板及其制造方法
KR101886723B1 (ko) 접지 라우팅 장치 및 방법
JP2011150416A (ja) 半導体メモリ装置
CN207783249U (zh) 一种新型高精度高多阶hdi高密度线路板
KR20150083685A (ko) 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20131211

CX01 Expiry of patent term