CN113518503B - 多层印刷线路板及其制作方法 - Google Patents
多层印刷线路板及其制作方法 Download PDFInfo
- Publication number
- CN113518503B CN113518503B CN202110354777.8A CN202110354777A CN113518503B CN 113518503 B CN113518503 B CN 113518503B CN 202110354777 A CN202110354777 A CN 202110354777A CN 113518503 B CN113518503 B CN 113518503B
- Authority
- CN
- China
- Prior art keywords
- copper
- multilayer printed
- layer
- board
- parts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请适用于印刷线路板技术领域,提出一种多层印刷线路板,包括至少两层线路层,所述至少两层线路层包括铜箔区,且至少一层所述线路层的铜箔区设有多个阵列排布的掏铜部,所述掏铜部以移除部分铜箔的方式形成。本申请同时提出一种多层印刷线路板的制作方法。上述多层印刷线路板及其制作方法能够调节线路层的残铜率,消除板内的局部应力,进而解决了板翘曲的问题。
Description
技术领域
本发明涉及多层印刷线路板技术领域,特别涉及一种多层印刷线路板及其制作方法。
背景技术
目前,手机等电子产品的功能越来越多、体积越来越轻薄短小,在这种发展趋势下,电子产品中所装配的印刷线路板也要求越来越薄。现在10层的高密度互联(HighDensity Interconnector,HDI)板的板厚已经不到0.6mm,这类HDI板在生产中容易产生翘曲的问题,若翘曲度过大,会影响贴装打件。其中,印刷线路板中各层的铜面积分布不均匀,同时印刷线路板的内部存在应力,是引起翘曲的主要原因。目前通常通过成品压烤的方式来改善板弯翘的的问题,但这种方式未能从源头改善板翘曲的问题,改善效果不佳。
发明内容
本申请提供了一种多层印刷线路板及其制作方法,以解决多层印刷线路板容易翘曲的问题。
本申请实施例提出一种多层印刷线路板,包括至少两层线路层,所述至少两层线路层包括铜箔区,且至少一层所述线路层的铜箔区设有多个阵列排布的掏铜部,所述掏铜部以移除部分铜箔的方式形成。
在一实施例中,所述掏铜部包括中心部及四个延伸部,四个延伸部分别自所述中心部的四侧向外延伸;
设掏铜部沿第一方向的长度为L,沿第二方向的长度为W,设所述延伸部的宽度为a,设所述延伸部的长度为b,所述第二方向垂直于所述第一方向,则2≤L≤4mm,2≤W≤4mm,0.2≤a≤0.5mm,0.75≤b≤2.4mm。
在一实施例中,在所述线路层中,多个所述掏铜部排列成多排,且相邻两排的所述掏铜部交错设置。
在一实施例中,设第一排第一个掏铜部的中心沿所述第一方向到板边的距离为D1,沿第二方向到板边的距离为D2,则D1=1/2L+0.2mm,D2=1/2W+0.2mm;
每一排中相邻的两个掏铜部的中心的距离为D3,则D3=W+a;
设第二排第一个掏铜部的中心沿第一方向到板边的距离为D4,沿第二方向到板边的距离为D5,则D4=L+1/2L-1/2b+0.2mm,D5=W+1/2a+0.2mm。
在一实施例中,所述中心部具有四个圆角,每个所述圆角位于相邻的所述延伸部之间,所述圆角的半径为0.05mm~0.1mm。
在一实施例中,至少两层所述线路层中分别设有多个阵列排布的掏铜部,且至少两层所述线路层中的所述掏铜部沿所述多层印刷线路板的厚度方向交错设置。
在一实施例中,所述掏铜部中填充有半固化胶。
在一实施例中,所述线路层中的所述掏铜部的总个数符合以下关系式:
│x%-y%│×S÷s1;
其中,x%、y%分别为两层线路层的预设残铜率,S为设置有掏铜部的所述线路层的板面积,s1为单个掏铜部的面积。
本申请同时提出一种多层印刷线路板的制作方法,用于制作如上任一项实施例所述的多层印刷线路板,所述制作方法包括:
开料得到至少一个内层芯板,通过内层图形和蚀刻处理在每个所述内层芯板上制作线路层,制得内层板,其中,在至少一层线路层中的铜箔区制作多个阵列排布的掏铜部;
通过半固化片将所述内层板和外层铜箔压合为一体,制得多层印刷线路板。
在一实施例中,依据至少两层所述线路层的预设残铜率,在预设残铜率较大的所述线路层中的铜箔区制作所述掏铜部;和/或,在应力集中的区域制作所述掏铜部。
上述多层印刷线路板包括至少两层线路层,且至少一层所述线路层的铜箔区设有多个阵列排布的掏铜部,掏铜部能够降低其所在线路层的残铜率,使至少两层线路层的残铜率的差值符合预设范围,还能够降低板内应力。同时,由于多个掏铜部呈阵列排布,可在降低残铜率的情况下,避免影响多层印刷线路板的刚性和稳定性。因此,上述多层印刷线路板能够消除板内的局部应力,调节线路层的残铜率,进而解决了板翘曲的问题。
上述多层印刷线路板的制作方法通过在至少一层线路层上制作阵列的掏铜部,能够减小不同线路层之间的残铜率的差异,消除局部板内应力,进而解决了板翘曲的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的多层印刷线路板的结构示意图;
图2是本发明实施例提供的掏铜部阵列的结构示意图;
图3是本发明实施例提供的掏铜部的结构示意图;
图4是本发明实施例提供的多层印刷线路板的制作方法的流程图。
图中标记的含义为:
100、多层印刷线路板;111、第一线路层;112、第二线路层;113、第三线路层;114、第四线路层;20、隔离层;30、掏铜部;31、中心部;311、圆角;32、延伸部。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图即实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
需说明的是,当部件被称为“固定于”或“设置于”另一个部件,它可以是直接或者间接在该另一个部件上。当一个部件被称为是“连接于”另一个部件,它可以是直接或者间接连接至该另一个部件上。术语“第一”、“第二”仅用于便于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明技术特征的数量。“多个”的含义是两个或两个以上,除非另有明确具体的限定。
还需说明的是,本申请实施例中以同一附图标记表示同一组成部分或同一零部件,对于本申请实施例中相同的零部件,图中可能仅以其中一个零件或部件为例标注了附图标记,应理解的是,对于其他相同的零件或部件,附图标记同样适用。
为了说明本发明所述的技术方案,下面结合具体附图及实施例来进行说明。
本申请第一方面的实施例提出一种多层印刷线路板,能够改善铜面积分布不均匀、局部应力集中的问题,防止板翘曲。多层印刷线路板可为HDI板,但不限于此。
请参照图1,本申请实施例提出一种多层印刷线路板100,包括至少两层线路层,至少两层线路层包括铜箔区,且至少一层线路层的铜箔区设有多个阵列排布的掏铜部30,掏铜部30以移除部分铜箔的方式形成。
具体地,至少一层线路层的铜箔区设有多个掏铜部30,由于掏铜部30以移除部分铜箔的方式形成,掏铜部30能够降低其所在线路层的残铜率,使至少两层线路层的残铜率的差值符合预设范围。其中,“残铜率”是指线路层中布铜面积与线路层的板面积之比。
进一步地,掏铜部30还能够降低板内应力。同时,由于多个掏铜部30呈阵列排布,可在降低残铜率的情况下,避免影响多层印刷线路板100的刚性和稳定性。上述多层印刷线路板100能够消除板内应力,调节各线路层的残铜率,进而解决了板翘曲的问题。
如图1所示,多层印刷线路板100包括4层线路层,分别为第一线路层111、第二线路层112、第三线路层113和第四线路层114,每个线路层均包括铜箔区和线路图形。可以理解,上述多层印刷电路板中的线路层可为2层、6层、8层、10层等,本申请对线路层的数量不作限制。其中,每两个相邻的线路层之间设有隔离层20,隔离层20可为芯板基材或半固化片。
例如,残铜率差值的预设范围为0~10%,而第二线路层112的预设残铜率与第三线路层113的预设残铜率的差值大于10%,则在预设残铜率较大的第二线路层112中设置阵列的多个掏铜部30,从而降低第二线路层112的实际残铜率,避免板翘曲的问题。
请参照图2,在线路层中,多个掏铜部30排列成多排和多列。掏铜部30可位于多层印刷线路板100的板边的铜箔区,例如,位于多层印刷线路板100的四周。可以理解,掏铜部30也可位于线路图形之间的铜箔区,所述铜箔区为大铜面。
在一实施例中,相邻两排的掏铜部30交错设置。如图2所示,第一排第一列的掏铜部30与第二排第一列的掏铜部30错位设置,第一排第一列的掏铜部30与第三排第一列的掏铜部30对应设置;第一排第二列的掏铜部30和第二排第二列的掏铜部30也错位设置,以此类推。通过将相邻两排的掏铜部30交错设置,有利于多层印刷线路板100的刚性和稳定性,不会降低多层印刷线路板100的整体强度。
在一实施例中,至少两层线路层中分别设有多个阵列排布的掏铜部30,且至少两层线路层中的掏铜部30沿多层印刷线路板100的厚度方向交错设置。采用该方案,能够避免各层线路层中同一位置进行掏铜后只剩下大面积基材而容易折损芯板。
在一实施例中,线路层中的掏铜部30的总个数符合以下关系式(I):
│x%-y%│×S÷s1(I)
其中,x%、y%分别为两层线路层的预设残铜率,S为设置有掏铜部30的线路层的板面积,s1为单个掏铜部30的面积。
采用该方案,可设置多个尺寸较小的掏铜部30,避免单个掏铜部30的尺寸过大而造成局部铜面残铜不均,薄板容易折损。
预设残铜率为依据各层线路层的预设线路图形所计算出来的残铜率,在设置掏铜部30之后,线路层的实际残铜率得到降低。
请同时参照图2和图3,在一实施例中,掏铜部30包括中心部31及四个延伸部32,四个延伸部32分别自中心部31的四侧向外延伸。可选地,掏铜部30呈十字型,两个延伸部32沿第一方向Y延伸,另外两个延伸部32沿第二方向X延伸,第二方向X垂直于第一方向Y。十字型的掏铜部30能够提升多层印刷线路板100的结构稳定性。
可选地,掏铜部30也可为X型,此时,相邻的延伸部之间呈锐角或钝角;可以理解,掏铜部30也可为其他形状,例如T型、L型等,本申请对此不作限制。
在一实施例中,设掏铜部30沿第一方向Y的长度为L,沿第二方向X的长度为W,设延伸部32的宽度为a,设延伸部32的长度为b,则2≤L≤4mm,2≤W≤4mm,0.2≤a≤0.5mm,0.75≤b≤2.4mm。
满足上述条件,掏铜部30的尺寸不会过大,避免造成局部铜面残铜不均,进而折损薄板;同时,掏铜部30的尺寸不会过小,便于在图形阶段进行蚀刻成型,避免蚀刻困难造成降低生产效率。
可以理解,四个延伸部32的尺寸可相等,也可不相等,例如,沿第一方向Y延伸的两个延伸部32的长度不等。
可以理解,掏铜部30的尺寸可依据掏铜区域的大小决定。若掏铜区域大于4mm,掏铜部30沿第一方向Y和第二方向X的长度可为4mm。若掏铜区域小于4mm,掏铜部30沿第一方向Y和第二方向X的长度可在2~4mm中选择。
在一实施例中,在线路层中,多个掏铜部30排列成多排,且相邻两排的掏铜部30交错设置。如图2所示,第一排、第三排、第五排等奇数排的掏铜部30对应设置,第二排、第四排等偶数排的掏铜部30对应设置;并且,偶数排的掏铜部30在第一方向Y上的延伸部32对应于一个奇数排中两个相邻掏铜部30之间的间隙;偶数排的掏铜部30在第二方向X上的延伸部32对应于相邻两个奇数排的掏铜部30之间的间隙,从而形成交错的阵列且能够提升有效面积内掏铜部的个数,进而有效减小板内应力和降低残铜率,同时可确保芯板的强度,在生产操作时芯板不易折损。可以理解,掏铜部30的阵列方式不限于此,例如,可将每三排的掏铜部30形成一个交错的阵列,三排中的第一个掏铜部30距离板边的距离依次增大,并重复上述阵列。
在一实施例中,设第一排第一个掏铜部30的中心沿第一方向Y到板边的距离为D1,沿第二方向X到板边的距离为D2,则D1=1/2L+0.2mm,D2=1/2W+0.2mm。
每一排中相邻的两个掏铜部30的中心的距离为D3,则D3=W+a。其中,掏铜部30的中心是指掏铜部30几何位置的中心。满足上述关系式,掏铜部30的阵列密度较大,可以理解,D3也可大于或小于W+a,只要满足D3大于W即可。
设第二排第一个掏铜部30的中心沿第一方向Y到板边的距离为D4,沿第二方向X到板边的距离为D5,则D4=L+1/2L-1/2b+0.2mm,D5=W+1/2a+0.2mm。
阵列组合过程中,沿第二方向X,需保证第一排最后一个掏铜部30的中心到板边的距离大于或等于1/2W+0.2mm;需保证第二排至最后一排的掏铜部30的中心到板边的距离大于或等于1/2W+0.2mm。同样地,沿第一方向Y,需保证每一列最后一个掏铜部30的中心到板边的距离大于或等于1/2L+0.2mm。
通过采用上述技术方案,可使多个掏铜部30均匀阵列分布,避免影响多层印刷线路板100的强度;由于掏铜部30到板边的距离被限定,可避免板边强度变小而发生折损。
在一实施例中,中心部31具有四个圆角311,每个圆角311位于相邻的延伸部32之间,即位于转角处,圆角311的半径为0.05mm~0.1mm。转角处设计成圆角形状,可便于生产蚀刻(直角、尖角难以蚀刻成型),也利于分散铜面应力。
在一实施例中,掏铜部30中填充有半固化胶。由于在压合的过程中,半固化胶可填充到掏铜部30中,对多层印刷线路板100起到补充作用,进一步降低板弯翘风险。
请参照图1至图4,本发明的第二方面提出一种多层印刷线路板的制作方法,用于制作如第一方面所述的多层印刷线路板,所述制作方法包括以下步骤。
步骤S110:开料得到至少一个内层芯板,通过内层图形和蚀刻处理在每个内层芯板上制作线路层,制得内层板,其中,在至少一层线路层中的铜箔区制作多个阵列排布的掏铜部30。
其中,掏铜部30如本发明第一方面所述,在此不再赘述。
可以理解,内层芯板的数量可为一个或多个,可选地,内层芯板为双面覆铜板,包括芯板基材和设于芯板基材两侧的铜层。该步骤制作的线路层的数量为至少两层。当内层芯板的数量为多个时,分别对每个内层芯板进行内层图形和蚀刻处理。
具体的,步骤S110包括以下步骤:
开料:将整张大的覆铜板按设计要求裁切成需要的内层芯板。
压膜:在内层芯板的板面压上一层感光干膜。
绘制底片:将设计好的掏铜部的图形连同板内线路图形一起绘制底片,需要留下铜导体的地方是透明的(可透光),没有铜导体的地方是黑色(遮光)。
内层图形和蚀刻处理:将底片与压好干膜的内层芯板对好位后进行曝光,感光干膜在曝光机能量下,把底片上透明的区域进行曝光,底片上黑色区域未曝光。进行此工序后,线路图形的图案转移到了干膜上,被曝光区域的干膜发生聚合反应,未曝光区域的干膜没有发生聚合反应,完成影像转移。掏铜部30的铜导体在后工序要蚀刻,所以此区域对应的干膜没有发生聚合反应。
内层显影:利用显影液把没有发生聚合反应的干膜显影掉,而对有发生聚合反应的干膜不起作用,把不需要保留的铜导体露出,便于下个制程蚀刻。
内层蚀刻:通过蚀刻液将没有干膜保护的铜导体蚀刻掉,包括掏铜部30对应的铜导体;有干膜保护的铜导体保留下来。因此,铜箔区的部分铜箔被移除,形成了掏铜部30,且此流程同时把线路图形蚀刻了出来。
退膜:通过退膜液把保护铜导体的干膜退掉。
可选地,对做好的内层板进行光学检查,确认品质,然后通过棕化液把做好的内层板的表面进行棕化,以粗化铜导体的表面。
步骤S120:通过半固化片将内层板和外层铜箔压合为一体,制得多层印刷线路板。
把棕化后的内层板上下各放置一张半固化片,并在半固化片上下各放置一张铜箔,然后在高温高压环境进行压合。高温高压环境下半固化片呈现流动状态,铜箔区经过掏铜,铜导体经过线路制程蚀刻后,大铜面导体上局部应力得到释放。同时,在压合时半固化胶填充了掏铜区,起到补充作用,从而减低板弯翘风险。
可以理解,当内层板的数量为多个时,可进行一次或多次压合的制程。
可以理解,在压合后,还可包括钻孔、沉铜电镀、制作外层线路图形、防焊、表面处理、成型、电测等步骤。其中,制作外层线路图形的步骤包括曝光、显影、蚀刻、退膜等流程。
在一实施例中,依据至少两层线路层的预设残铜率,在预设残铜率较大的线路层中的铜箔区制作掏铜部30。
具体地,首先采用电脑软件计算至少两层线路层的预设残铜率,若预设残铜率的差值超出预设范围,则在预设残铜率较大的线路层中的铜箔区设计掏铜部30,从而在后续的制程中制作掏铜部30,以平衡各层之间的残铜率。在设计时,首先依据关系式(I)计算掏铜部30的总个数,然后对掏铜部30进行阵列分配。上述计算和设计过程可由电脑软件自动完成,降低了人员的劳动强度,提升了计算的正确率和效率。
在另一实施例中,在板内应力集中的区域制作掏铜部30。
具体地,采用板弯翘仿真软件分析板内应力的区域分布,对应力集中的区域进行掏铜,消除板内应力。应力集中区域主要包括板内大铜面及拼版工艺边铜面。通过板弯翘仿真软件来分析应力的区域分布,可以提升分析判定的准确性。
可以理解,可以先依据残铜率设计掏铜部30,然后再在板内应力集中的区域设计掏铜部30;并且,若有2个以上层别的铜面需要掏铜,则可对不同层别的掏铜部30进行错位设计,提升多层印刷线路板的刚性和稳定性,不易发生折损。
上述多层印刷线路板的制作方法通过在至少一层线路层上制作阵列的掏铜部,能够减小不同线路层之间的残铜率的差异,消除板内应力,进而解决了板翘曲的问题。
以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (9)
1.一种多层印刷线路板,其特征在于:包括至少两层线路层,所述至少两层线路层包括铜箔区,且至少一层所述线路层的铜箔区设有多个阵列排布的掏铜部,所述掏铜部以移除部分铜箔的方式形成;多个所述掏铜部排列成多排和多列,相邻两排的所述掏铜部交错设置;所述掏铜部包括中心部及四个延伸部,四个延伸部分别自所述中心部的四侧向外延伸;
其中,两个所述延伸部沿第一方向延伸且另外两个所述延伸部沿垂直于所述第一方向的第二方向延伸;或者,相邻的所述延伸部之间呈锐角或钝角。
2.如权利要求1所述的多层印刷线路板,其特征在于:
设掏铜部沿所述第一方向的长度为L,沿所述第二方向的长度为W,设所述延伸部的宽度为a,设所述延伸部的长度为b,则2≤L≤4mm,2≤W≤4mm,0.2≤a≤0.5mm,0.75≤b≤2.4mm。
3.如权利要求2所述的多层印刷线路板,其特征在于:
设第一排第一个掏铜部的中心沿所述第一方向到板边的距离为D1,沿第二方向到板边的距离为D2,则D1=1/2L+0.2mm,D2=1/2W+0.2mm;
每一排中相邻的两个掏铜部的中心的距离为D3,则D3=W+a;
设第二排第一个掏铜部的中心沿第一方向到板边的距离为D4,沿第二方向到板边的距离为D5,则D4=L+1/2L-1/2b+0.2mm,D5=W+1/2a+0.2mm。
4.如权利要求2所述的多层印刷线路板,其特征在于:所述中心部具有四个圆角,每个所述圆角位于相邻的所述延伸部之间,所述圆角的半径为0.05mm~0.1mm。
5.如权利要求1-4中任一项所述的多层印刷线路板,其特征在于:至少两层所述线路层中分别设有多个阵列排布的掏铜部,且至少两层所述线路层中的所述掏铜部沿所述多层印刷线路板的厚度方向交错设置。
6.如权利要求1-4中任一项所述的多层印刷线路板,其特征在于:所述掏铜部中填充有半固化胶。
7.如权利要求1-4中任一项所述的多层印刷线路板,其特征在于:所述线路层中的所述掏铜部的总个数符合以下关系式:
│x%-y%│×S÷s1;
其中,x%、y%分别为两层线路层的预设残铜率,S为设置有掏铜部的所述线路层的板面积,s1为单个掏铜部的面积。
8.一种多层印刷线路板的制作方法,用于制作如权利要求1-7中任一项所述的多层印刷线路板,其特征在于,所述制作方法包括:
开料得到至少一个内层芯板,通过内层图形和蚀刻处理在所述内层芯板上制作线路层,制得内层板,其中,在至少一层所述线路层中的铜箔区制作多个阵列排布的掏铜部,多个掏铜部排列成多排和多列,相邻两排的所述掏铜部交错设置;所述掏铜部包括中心部及四个延伸部,四个延伸部分别自所述中心部的四侧向外延伸;其中,两个所述延伸部沿第一方向延伸且另外两个所述延伸部沿垂直于所述第一方向的第二方向延伸;或者,相邻的所述延伸部之间呈锐角或钝角;
通过半固化片将所述内层板和外层铜箔压合为一体,制得多层印刷线路板。
9.如权利要求8所述的多层印刷线路板的制作方法,其特征在于:依据至少两层所述线路层的预设残铜率,在预设残铜率较大的所述线路层中的铜箔区制作所述掏铜部,以平衡各层所述线路层之间的残铜率;和/或,
在应力集中的区域制作所述掏铜部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110354777.8A CN113518503B (zh) | 2021-03-31 | 2021-03-31 | 多层印刷线路板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110354777.8A CN113518503B (zh) | 2021-03-31 | 2021-03-31 | 多层印刷线路板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113518503A CN113518503A (zh) | 2021-10-19 |
CN113518503B true CN113518503B (zh) | 2022-08-09 |
Family
ID=78062228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110354777.8A Active CN113518503B (zh) | 2021-03-31 | 2021-03-31 | 多层印刷线路板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113518503B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115057407A (zh) * | 2022-04-29 | 2022-09-16 | 潍坊歌尔微电子有限公司 | Mems产品及电子设备 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124612A (ja) * | 1998-01-19 | 2000-04-28 | Toshiba Corp | 配線基板とその製造方法、その配線基板を具える電気機器 |
CN101347057A (zh) * | 2005-12-27 | 2009-01-14 | 夏普株式会社 | 多层布线基板及具备这种多层布线基板的电子模块和电子设备 |
WO2009121200A1 (zh) * | 2008-03-31 | 2009-10-08 | 巨擘科技股份有限公司 | 平衡多层基板应力的方法及多层基板 |
KR20100008494A (ko) * | 2008-07-16 | 2010-01-26 | 삼성전기주식회사 | 인쇄회로기판 |
CN203260726U (zh) * | 2013-02-07 | 2013-10-30 | 昆山睿翔讯通通信技术有限公司 | 新型防起翘天线结构 |
CN203340411U (zh) * | 2013-07-24 | 2013-12-11 | 深圳市华星光电技术有限公司 | 一种多层印刷线路板 |
CN106231785A (zh) * | 2016-08-18 | 2016-12-14 | 深圳崇达多层线路板有限公司 | 印刷电路板压合结构以及多层印刷电路板 |
CN109725756A (zh) * | 2017-10-27 | 2019-05-07 | 东友精细化工有限公司 | 电极连接结构和包括该电极连接结构的电子装置 |
CN111585061A (zh) * | 2020-05-25 | 2020-08-25 | 中山市美耐特光电有限公司 | 一种柔性导线阵列及其应用的led灯带 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060060379A1 (en) * | 2004-09-20 | 2006-03-23 | Mao Tseng F | Printed circuit board structure |
KR100652395B1 (ko) * | 2005-01-12 | 2006-12-01 | 삼성전자주식회사 | 다이-휨이 억제된 반도체 소자 및 그 제조방법 |
JP2016143727A (ja) * | 2015-01-30 | 2016-08-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
-
2021
- 2021-03-31 CN CN202110354777.8A patent/CN113518503B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124612A (ja) * | 1998-01-19 | 2000-04-28 | Toshiba Corp | 配線基板とその製造方法、その配線基板を具える電気機器 |
CN101347057A (zh) * | 2005-12-27 | 2009-01-14 | 夏普株式会社 | 多层布线基板及具备这种多层布线基板的电子模块和电子设备 |
WO2009121200A1 (zh) * | 2008-03-31 | 2009-10-08 | 巨擘科技股份有限公司 | 平衡多层基板应力的方法及多层基板 |
EP2270851A1 (en) * | 2008-03-31 | 2011-01-05 | Princo Corp. | Method of balancing multilayer substrate stress and multilayer substrate |
KR20100008494A (ko) * | 2008-07-16 | 2010-01-26 | 삼성전기주식회사 | 인쇄회로기판 |
CN203260726U (zh) * | 2013-02-07 | 2013-10-30 | 昆山睿翔讯通通信技术有限公司 | 新型防起翘天线结构 |
CN203340411U (zh) * | 2013-07-24 | 2013-12-11 | 深圳市华星光电技术有限公司 | 一种多层印刷线路板 |
CN106231785A (zh) * | 2016-08-18 | 2016-12-14 | 深圳崇达多层线路板有限公司 | 印刷电路板压合结构以及多层印刷电路板 |
CN109725756A (zh) * | 2017-10-27 | 2019-05-07 | 东友精细化工有限公司 | 电极连接结构和包括该电极连接结构的电子装置 |
CN111585061A (zh) * | 2020-05-25 | 2020-08-25 | 中山市美耐特光电有限公司 | 一种柔性导线阵列及其应用的led灯带 |
Also Published As
Publication number | Publication date |
---|---|
CN113518503A (zh) | 2021-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111511129B (zh) | 一种不对称板的制作方法 | |
CN111556660B (zh) | 一种厚铜线路板的制作方法及厚铜线路板 | |
CN111148378B (zh) | 一种局部厚铜板的制作方法 | |
TWI577251B (zh) | 軟硬複合線路板及其製作方法 | |
CN113518503B (zh) | 多层印刷线路板及其制作方法 | |
CN112911813B (zh) | 改善pcb板阻焊菲林印的制作方法及制备的pcb板 | |
CN103369866A (zh) | 一种含有盲孔的印制线路板的制作方法及其印制线路板 | |
CN113260178B (zh) | 一种刚挠结合板高精密线路的制备方法 | |
CN107592757B (zh) | 一种多层电路板的高精度层间对位制作方法 | |
CN111465168A (zh) | 一种改善压合埋铜块偏位的方法 | |
CN110708873A (zh) | 一种实现埋入式铜块定位的制作方法 | |
CN107835588A (zh) | 一种多层pcb的制作方法及多层pcb | |
CN112601387B (zh) | 一种大尺寸印制多层板的制作方法 | |
CN112672543B (zh) | 一种可分离电镀铜层的方法 | |
CN107896419A (zh) | 一种pcb电路板结构及其制作工艺 | |
JP2012169457A (ja) | 配線基板の製造方法 | |
CN111885857A (zh) | 印刷电路板的制作方法及印刷电路板 | |
JP3572271B2 (ja) | 多層プリント配線基板の製造方法 | |
TWI792566B (zh) | 電路板的製作方法 | |
CN116033663B (zh) | 精细柔性线路板及其线路蚀刻补偿方法 | |
TWI386132B (zh) | 電路板製作方法 | |
TWI420993B (zh) | 電路板製作方法 | |
CN217825487U (zh) | 不对称板 | |
CN114727505B (zh) | 一种防止pcb负片板上的线路撞断的方法 | |
JP5028717B2 (ja) | 半導体装置用多層配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |