KR101886723B1 - 접지 라우팅 장치 및 방법 - Google Patents

접지 라우팅 장치 및 방법 Download PDF

Info

Publication number
KR101886723B1
KR101886723B1 KR1020167012944A KR20167012944A KR101886723B1 KR 101886723 B1 KR101886723 B1 KR 101886723B1 KR 1020167012944 A KR1020167012944 A KR 1020167012944A KR 20167012944 A KR20167012944 A KR 20167012944A KR 101886723 B1 KR101886723 B1 KR 101886723B1
Authority
KR
South Korea
Prior art keywords
pcb
sites
signal
vias
ground
Prior art date
Application number
KR1020167012944A
Other languages
English (en)
Other versions
KR20160068962A (ko
Inventor
칼하인츠 무트
브렌트 로터멜
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160068962A publication Critical patent/KR20160068962A/ko
Application granted granted Critical
Publication of KR101886723B1 publication Critical patent/KR101886723B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
    • H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4257—Details of housings having a supporting carrier or a mounting substrate or a mounting plate
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/526—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures the printed circuits being on the same board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/646—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00 specially adapted for high-frequency, e.g. structures providing an impedance match or phase match
    • H01R13/6461—Means for preventing cross-talk
    • H01R13/6471—Means for preventing cross-talk by special arrangement of ground and signal conductors, e.g. GSGS [Ground-Signal-Ground-Signal]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Structure Of Printed Boards (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Connector Housings Or Holding Contact Members (AREA)

Abstract

인쇄 회로 기판(PCB)에 장착된 커넥터를 구비하는 전자 기기 및 관련 방법이 제공된다. 도시된 예는 PCB를 관통하여 PCB의 제 2 측면으로 이어지는 다수의 접지 비아를 구비하며, 접지 비아의 개수가 접지 사이트의 개수보다 적다. 선택된 예는 표면 실장 기술을 사용하여 장착되는 광전자 커넥터를 구비한다.

Description

접지 라우팅 장치 및 방법{GROUND ROUTING DEVICE AND METHOD}
본 발명은 일반적으로 마이크로전자 디바이스에서의 전기 배선에 관한 것이다.
배선 밀도의 증가는 전자 산업에서의 여러가지 고민 중 하나이다. 모든 부품이 소형화함에 따라, 배선 설계는 보조를 맞춰야 한다.
(특허문헌 1) US2009-0188711 A
고밀도 고속(30Gb/s+)의 라우팅 구조가 요구된다. 또한, 표준 저가 인쇄회로기판(PCB) 설계 기준을 지속적으로 사용함으로써 제조비를 낮게 유지하는 것이 바람직하다. 최근 및 장래의 통신 표준 인터페이스는 병렬 채널의 개수를 증가시키는 한편으로 채널당 라인 속도를 현저히 증가시키는 동시에 이용가능한 PCB 부동산(real estate)을 감소시키는 것으로 구성된다. 이것은 시스템 신호 무결성에 있어서 큰 문제를 제기한다.
본 발명의 실시예는 허용 신호 성능을 유지하면서, 낮은 제조비로 높은 채널 밀도를 제공한다.
도 1은 본 발명의 일부 실시예에 따른 커넥터를 구비하는, 전자 기기의 등각도이다.
도 2a는 본 발명의 일부 실시예에 따른, 커넥터의 블록선도이다.
도 2b는 본 발명의 일부 실시예에 따른, PCB의 블록선도이다.
도 3a는 본 발명의 일부 실시예에 따른, 도 2a의 커넥터의 단면도이다.
도 3b는 본 발명의 일부 실시예에 따른, 도 2b의 커넥터의 단면도이다.
도 4는 종래 구조에서의 잡음(noise) 대 주파수 성능의 그래프이다.
도 5는 본 발명의 일부 실시예에 따른 구조에서의 잡음 대 주파수 성능의 그래프이다.
도 6은 본 발명의 일부 실시예에 따른 전자 기기 제조 방법의 도시도이다.
도 7은 본 발명의 일부 실시예에 따른 전자 시스템의 블록선도이다.
하기 설명 및 도면은 특정 실시예를 통상의 기술자가 이를 실시할 수 있도록 충분히 설명한다. 다른 실시예는 구조적 변경, 논리적 변경, 전기적 변경, 프로세스 변경, 및 기타 변경을 포함할 수 있다. 일부 실시예의 부분 및 특징은 다른 실시예의 부분 및 특징에 구비되거나 또는 이를 대체할 수 있다. 청구범위에 제시된 실시예는 이들 청구항의 모든 이용 가능한 등가물을 망라한다.
도 1은 본 발명의 일 예에 따른 전자 기기(100)를 도시한다. 도 1의 전자 기기(100)는 PCB(102)를 구비한다. 도 1의 예에서, PCB(102)는 머더보드이다. 인터포저(interposer) 또는 기타 재배선 기판과 같은 다른 PCB도 본 발명의 범위 내에 포함된다. 전자 기기(100)는 PCB(102)에 장착된 커넥터(110)를 구비하는 것으로 도시되어 있다. 일 예에서, 커넥터(110)는 표면 실장 커넥터를 구비한다. 도 1의 예시 커넥터(110)는 다수의 광 도파로(112)를 위한 전기 인터페이스를 제공한다. 광 도파로(112)와 커넥터(110) 사이에서 신호를 변환하기 위해 광학 송수신기(114)가 구비된다. 전자 기기(100)의 이 특정 예에서는 냉각 핀과 같은 열전달 디바이스(116)도 도시되어 있다.
광 도파로(112)와 커넥터(110) 사이에 고속 저잡음 접속을 제공하는 것은 도전적일 수 있다. 이 도전은 PCB(102) 상의 이용가능한 면적이 작을 때 특히 어렵다. 일 예에서, 커넥터(110)는 1 평방 인치보다 작은 PCB(102) 상의 면적을 차지한다. 특정 일 예에서는, 커넥터(110)와 같은 커넥터가 네트워킹 칩(도시되지 않음)에 인접하여 장착된다. 네트워킹 칩 실시예에서는, 광 도파로와 네트워킹 칩 사이의 전기 접속을 가능한 한 짧게 하는 것이 유리할 수 있다. 따라서, 본 발명의 예에 도시되어 있는 고밀도 저잡음 커넥터는 네트워킹 칩 구조에서 특히 유리하다.
도 2a는 일 실시예에 따른 커넥터(200)의 핀배열(pinout)을 도시한다. 일 예에서, 커넥터(200)는 도 1의 커넥터(110)의 구조를 도시한다. 일 예에서, 커넥터(200)는 표면 실장 커넥터이다. 커넥터(200)는 베이스(202) 내에 수용되는 다수의 접속 사이트(204)를 구비한다. 일 예에서, 다수의 접속 사이트는 단일 요소로서 기능하도록 전기적으로 함께 결합된다. 예를 들어, 두 개의 접속 사이트(204)가 신호 사이트(210)를 형성하도록 도 2a의 예에서 함께 결합된다. 일 예에서, 한 쌍의 결합된 접속 사이트(204)는 차별적인 신호 쌍(210)에 대응한다. 다른 예는 함께 결합되는 다수의 접속 사이트(204)를 반드시 구비하지 않는다.
일 예에서, 다수의 접속 사이트(204)는 다수의 접지 사이트(212)를 구비한다. 도시된 예에서, 각각의 신호 사이트(210)는 다수의 접지 사이트(212)에 의해 실질적으로 둘러싸인다. 신호 사이트를 접지 사이트로 둘러싸는 것은 관련 전기 디바이스가 작동 중일 때 신호 전송 사이의 크로스토크를 감소시키는 전기 차폐 효과를 제공할 수 있다. 일 예에서, 신호 사이트를 접지 사이트로 실질적으로 둘러싸는 것은 접지 사이트를 도 2a에 도시하듯이 배치하는 것을 포함한다. 다른 예에서, 다수의 접지 사이트(212)는 추가로 전기적으로 함께 접속된다. 일 예에서, 금속 층은 도 2a에 도시하듯이 접지 사이트(212)를 커버하는 실질적으로 입체 문양으로 증착된다.
도 2b는 일 실시예에 따른 PCB(250)의 일부의 핀배열을 도시한다. PCB(250)의 일부의 면적은 도 2a의 커넥터(200)의 면적과 거의 일치하는 것으로 도시되어 있지만, 통상의 기술자는 도 2b에 도시된 PCB(250)의 부분이 큰 PCB의 일부에 불과할 수도 있음을 알 것이다. 일 예에서, PCB(250)는 표면 실장 접속을 위해 구성된다. 일 예에서, PCB(250)는 도 1에 도시된 PCB(102)의 부분이다.
PCB(250)는 보디(252)에 수용되는 다수의 접속 사이트(254)를 구비한다. 접속 사이트(254)의 개수는 도 2a의 커넥터(200)의 접속 사이트(204)의 개수와 일치하도록 구성된다. 커넥터(200)와 마찬가지로, 일 예에서, 다수의 접속 사이트(254)는 단일 요소로서 기능하도록 전기적으로 함께 결합된 것으로 도시되어 있다. 예를 들어, 두 개의 접속 사이트(254)가 신호 사이트(260)를 형성하도록 함께 결합된다. 일 예에서, 한 쌍의 결합된 접속 사이트(254)는 차별적인 신호 쌍(260)에 대응한다. 다른 예는 함께 결합되는 다수의 접속 사이트(254)를 반드시 구비하지 않는다.
도 2a의 커넥터(200)와 마찬가지로, 다수의 접속 사이트(254)는 다수의 접지 사이트(262)를 구비한다. 도시된 예에서, 각각의 신호 사이트(260)는 다수의 접지 사이트(262)에 의해 실질적으로 둘러싸인다. 일 예에서, 신호 사이트(260)를 접지 사이트(262)로 실질적으로 둘러싸는 것은 접지 사이트를 도 2a에 도시하듯이 배치하는 것을 포함한다. 일 예에서, 다수의 접지 사이트(262)는 추가로 전기적으로 함께 접속된다. 일 예에서, 금속 층은 도 2a에 도시하듯이 접지 사이트(262)를 커버하는 실질적으로 입체 문양으로 증착된다.
도 2b는 또한 다수의 접지 비아(via)(264)의 배치를 도시한다. 도면에서 알 수 있듯이, 모든 접지 사이트(262)가 접지 비아(264)를 구비하지는 않는다. 도시된 예에서, 접지 비아(264)는 신호 사이트(260) 사이에 접지 비아(264)가 전혀 존재하지 않는 다수의 칼럼(270)을 남기도록 배치된다. 일 예에서, 접지 비아(264)를 선택된 개수 형성하는 것만으로, PCB의 후면에서 상당한 양의 PCB 부동산이 추가 라우팅을 위해 이용될 수 있다. 도 2b의 예에서, 칼럼(270)의 배치는 접지 비아(264) 사이에서 칼럼(270)을 따르는 라우팅을 위한 이용가능한 경로를 제공한다. 칼럼 배치가 도시되어 있지만, 본 발명의 이점을 갖는 통상의 기술자는 PCB의 후면 상의 부동산이 추가 라우팅을 위해 이용될 수 있는 접지 비아(264)의 다른 배치가 가능함을 알 것이다. 칼럼(270)은 일 예에 불과하다.
일 예에서 커넥터(200)의 신호 사이트(210) 및 PCB의 대응 신호 사이트(260)는 오프셋을 갖는다. 도 2a는 오프셋(272)을 도시하고, 도 2b는 오프셋(274)을 도시한다. 오프셋(272, 274)은 커넥터(200) 및 대응 PCB(250)에서 신호 사이트의 엇갈린(staggered) 어레이를 형성한다. 신호 사이트의 어레이를 오프셋(272, 274) 만큼 엇갈려 배치함으로써, 신호 사이트의 어레이에는 증가된 레벨의 잡음 소거가 제공된다. 신호 사이트를 접지 사이트로 실질적으로 둘러쌈으로써 제공되는 전기 차폐에 추가적으로 잡음 소거 효과는 인접한 신호 사이트 사이의 크로스토크를 더 감소시킬 수 있다. PCB(250)에서 오프셋(274)은 개선된 잡음 소거를 제공하는데, 이는 접지 비아가 라우트 칼럼(270)에 밀집되지 않기 때문이다.
도 3a는 도 2a의 커넥터(200)의 3A-3A 선상에서 취한 단면도이다. 다수의 신호 사이트(210) 및 접지 사이트(212)는 보디(202) 상의 그 각각의 위치에 도시되어 있다. 도 3a에는 도시되어 있지 않지만, 다수의 신호 사이트(210) 및 접지 사이트(212)는 도 1에 도시된 광학 송수신기(114)와 같은 관련 장치 내의 회로에 전기적으로 결합된다.
도 3b는 도 2b의 PCB(250)의 3B-3B 선상에서 취한 단면도이다. 다수의 신호 사이트(260) 및 접지 사이트(262)는 보디(252) 상의 그 각각의 위치에 도시되어 있다. 커넥터(200)의 신호 사이트(210) 및 접지 사이트(212)가 PCB(250)의 관련 신호 사이트(260) 및 접지 사이트(262)에 어떻게 대응하는지를 나타내기 위해 도 3a 및 도 3b는 상호 근접하여 도시되어 있다.
도 3b는 접지 사이트(262)를 PCB(250)의 후면(302) 상의 하나 이상의 접지 패드(318)에 전기적으로 결합시키는 다수의 접지 비아(264)를 추가로 도시한다. 전술했듯이, 모든 접지 사이트(262)가 접지 비아(264)를 구비하지는 않는다. 도 3b는 또한 선택된 접지 비아(264)가 없이 형성되는 칼럼(270)을 도시한다. 전술했듯이, 접지 비아(264)가 설치되지 않는 위치에서, PCB(250)의 후면(302)에는 전기 라우팅을 위한 부동산이 이용될 수 있다.
도 3b에서, 신호 비아(312)는 신호 사이트(260)를 PCB(250)의 후면(302)에 결합시키는 것으로 도시되어 있다. 신호 비아(312)로부터 칼럼(270) 내의 이용 가능한 부동산으로 신호를 라우팅하기 위해 PCB의 후면(302)에는 금속 트레이스와 같은 전기 라우팅(314)이 형성된다. 도시된 예에서, 전기 라우팅(314)이 칼럼(270)으로 인도되면, 도 3a 및 도 3b에 도시하듯이 신호를 PCB(250)를 따라서 측방으로 라우팅시키기 위해 다른 측방 트레이스(316)가 형성된다.
일 예에서, 접지 비아(264)의 선택적 사용에 의해 제공되는 추가 부동산을 사용함으로써, 전기 라우팅(314) 및 측방 트레이스(316)는, 커넥터(200)로부터의 모든 접속 사이트(204)가 대응 비아를 가질 것이 요구될 경우에 요구되는 것보다 이완된 피치로 형성될 수 있다. 커넥터(200) 및 PCB(250)의 예와 같은 구조를 사용하면, PCB의 후면(302)에 트레이스를 형성하기 위해 보다 비용 효과적인 처리 방법이 사용될 수 있다. 커넥터(200) 및 PCB(250)의 예와 같은 구조를 사용하면, 신호의 전기 차폐가 허용 가능한 레벨로 제공되며, PCB 상에 트레이스를 형성하는 비용은 낮은 레벨로 유지된다. 다른 예에서, 측방 트레이스(316)의 폭은 접지 비아(264)의 선택적 사용으로 인해 증가될 수 있다. 넓은 트레이스는 좁은 트레이스보다 신호 손실이 낮다.
도 4는 종래 기술에 따른 선택된 라우팅 구조에서의 성능 대 주파수의 세 가지 다른 플롯을 도시한다. x-축(402)을 따르는 신호 주파수에 대해 y-축(404)을 따라서 손실이 도시된다. 제 1 플롯(410)에서의 리턴 손실(412)(다중 시뮬레이션의 평균으로 도시됨)은 선택 주파수에서 큰 손실 크기를 보여준다. 제 2 플롯(420)에서, 삽입 손실(422)(평균) 또한 큰 손실 크기를 보여준다. 제 3 플롯(430)은 다량의 크로스토크(432)(평균)를 보여준다.
도 5는 도 4의 제 1 플롯(410), 제 2 플롯(420) 및 제 3 플롯(430)과 동일한 조건 하에서, 하지만 전술한 예시적 실시예에 따른 라우팅 구조를 사용하는 상태에서, 손실 대 주파수의 세 가지 다른 플롯을 도시한다. 도 4와 마찬가지로, x-축(502)을 따르는 신호 주파수에 대해 y-축(504)을 따라서 손실 레벨이 도시된다. 제 1 플롯(510)에서의 손실 레벨(512)(평균)은 선택 주파수에서 훨씬 낮은 손실 크기를 보여준다. 제 2 플롯(520)에서, 손실 레벨(522)(평균) 또한 다양한 주파수에서 훨씬 낮은 손실을 보여준다. 제 3 플롯(530) 또한 대응 주파수에서 크로스토크(430)에 비할 때 크로스토크(532)(평균)의 상당한 감소를 보여준다.
많은 예에서, 리턴 손실이 종래 기술에서 나쁘게 나오는데 그 이유는 접지 비아의 근접 배치로 인해 비아 임피던스를 시스템 트레이스 임피던스에 매칭시키기가 어렵고 반사가 발생하기 때문이다. 도 4 및 도 5의 플롯에 도시하듯이, 리턴 손실, 삽입 손실, 및 크로스토크와 같은 여러가지 성능 기준은 전술한 커넥터 및 방법을 사용함으로써 개선된다.
도 6은 전자 기기를 제조하는 예시적 방법을 도시한다. 단계 602에서는 표면 실장 커넥터가 PCB에 연결된다. 커넥터는 제 1 밀도의 신호 사이트 및 제 1 밀도의 접지 사이트를 갖는다. 커넥터의 일 예가 앞서 도 2a 및 도 3a에 도시되어 있다. 단계 604에서는, 접지 비아 및 신호 비아가 PCB를 통해서 제 1 측면에서 제 2 측면으로 결합되며, 접지 비아의 밀도는 접지 사이트의 제 1 밀도보다 낮다. 접지 비아의 일 예는 도 2b 및 도 3b에 도시하듯이 접지 비아(264)를 구비한다. 단계 606에서는, 접지 비아의 낮은 밀도에 의해 제공되는 공간을 이용하여 PCB의 제 2 측면에서 신호 트레이스가 라우팅된다. 신호 트레이스의 일 예는 도 3b에서의 전기 라우팅(314) 및 측방 트레이스(316)를 구비한다.
일 예에서, PCB의 제 2 측면에서 신호 트레이스를 라우팅하는 것은 리소그래피 및 금속 트레이스 형성과 같은 저비용 금속화 기술만 사용하는 것을 포함한다. 일 예에서, 신호 트레이스의 피치는 커넥터의 피치보다 클 수 있는데 이는 상기 예에서 기재되어 있듯이 PCB의 제 2 측면에서 이용 가능한 여분의 부동산 때문이다. 일 예에서는, 다수의 트레이스가 PCB의 제 2 측면에 상하로 적층되는 것과 대조적으로 신호 트레이스 전부가 하나의 리소그래픽 레벨로 형성될 수 있다. 트레이스를 상하로 적층하는 것은 단일 레벨 리소그래피에 비해서 다중 마스킹 및 스트리핑 단계와 같은 다수의 처리 단계를 요구하며, 레벨 사이에 비아를 형성할 것을 요구한다. 전술한 구조로 인해 가능한 단일 레벨 트레이스의 예를 사용하면, PCB의 제조비의 상당한 절감이 실현된다.
또한, 트레이스 형성을 위해서 이용 가능한 여분의 PCB 부동산 때문에, 트레이스가 넓게 형성될 수 있다. 일 예에서 넓은 트레이스 형성은 큰 치수 공차를 초래하며, 그 결과 양호한 제조 수율을 초래한다.
본 발명에 기재되는 커넥터 및 PCB를 사용하는 전자 기기의 일 예는 본 발명에 적용하기 위한 고레벨 디바이스 적용의 일 예를 도시하기 위해 포함된다. 도 7은 본 발명의 적어도 하나의 실시예에 따른 하나 이상의 커넥터 및/또는 PCB를 통합하는 전자 기기(700)의 블록선도이다. 전자 기기(700)는 본 발명의 실시예가 사용될 수 있는 전자 시스템의 일 예에 불과하다. 전자 기기(700)의 예로는 퍼스널 컴퓨터, 네트워킹 서버, 태블릿 컴퓨터, 이동 전화기, 게임기, MP3 또는 기타 디지털 뮤직 플레이어 등이 포함되지만 이것에 한정되지 않는다. 이 예에서, 전자 기기(700)는 시스템의 각종 부품을 결합하기 위해 시스템 버스(702)를 구비하는 데이터 처리 시스템을 포함한다. 시스템 버스(702)는 전자 기기(700)의 각종 부품 사이의 통신 링크를 제공하며, 단일 버스로서, 다수 버스의 조합으로서, 또는 임의의 다른 적합한 방식으로 실시될 수 있다.
시스템 버스(702)에는 전자 조립체(710)가 결합된다. 전자 조립체(710)는 임의의 회로 또는 여러 회로의 조합을 구비할 수 있다. 일 실시예에서, 전자 조립체(710)는 임의의 형태일 수 있는 프로세서(712)를 구비한다. 본 명세서에 사용될 때, "프로세서"는 마이크로프로세서, 마이크로컨트롤러, CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 그래픽 프로세서, 디지털 신호 프로세서(digital signal processor: DSP), 다중 코어 프로세서, 또는 임의의 다른 형태의 프로세서 또는 처리 회로와 같은, 하지만 이것에 한정되지 않는 임의의 형태의 연산 회로를 의미한다.
전자 조립체(710)에 구비될 수 있는 다른 형태의 회로는 예를 들어 이동 전화기, 태블릿 컴퓨터, 랩톱 컴퓨터, 쌍방향 라디오, 및 유사 전자 시스템과 같은 무선 기기에 사용하기 위한 하나 이상의 회로[통신 회로(714) 등]와 같은 커스텀 회로, ASIC(application-specific integrated circuit) 등이다. IC는 임의의 다른 형태의 기능을 수행할 수 있다.
전자 기기(700)는 또한 외부 메모리(720)를 구비할 수 있으며, 외부 메모리는 다시 RAM(random access memory) 형태의 주 메모리(722), 하나 이상의 하드 드라이브(724), 및/또는 CD(콤팩트 디스크), 플래시 메모리 카드, DVD(digital video disk) 등과 같은 이동식 매체(726)를 취급하는 하나 이상의 드라이브와 같은, 특정 용도에 적합한 하나 이상의 메모리 소자를 구비할 수 있다.
전자 기기(700)는 또한 디스플레이 소자(716), 하나 이상의 스피커(718), 및 마우스, 트랙볼, 터치 스크린, 음성-인식 장치, 또는 시스템 사용자가 전자 기기(700)에 정보를 입력하고 그로부터 정보를 수신할 수 있게 하는 임의의 기타 디바이스를 포함할 수 있는 키보드 및/또는 컨트롤러(730)를 구비할 수 있다.
본 명세서에 개시된 방법 및 장치를 보다 잘 도시하기 위해, 실시예의 비제한적 리스트가 여기에 제공된다:
예 1은 다수의 접지 사이트에 의해 실질적으로 둘러싸이는 다수의 신호 사이트를 구비하는 다수의 접속 사이트를 구비하는, 표면 실장 커넥터를 갖는 커넥터를 구비한다. 전자 기기는 또한, 다수의 PCB 신호 사이트와 다수의 PCB 접지 사이트를 구비하는 다수의 매칭 PCB 접속 사이트에 의해 표면 실장 커넥터에 결합되는 인쇄 회로 기판(PCB)으로서, 상기 다수의 PCB 접지 사이트는 PCB의 제 1 측면에서 함께 결합되는 인쇄 회로 기판(PCB); 및 PCB를 관통하여 PCB의 제 2 측면으로 이어지는 다수의 접지 비아로서, 접지 사이트의 개수보다 적은 개수의 접지 비아를 구비한다.
예 2는 예 1의 커넥터를 구비하며, PCB 신호 사이트를 PCB의 제 2 측면에 결합시키는 다수의 신호 비아, 및 PCB의 제 2 측면에 설치되고 다수의 신호 비아에 결합되는 다수의 트레이스를 추가로 구비한다.
예 3은 예 1 내지 예 2 중 어느 하나의 커넥터를 구비하며, 상기 트레이스는 PCB의 제 1 측면 상의 다수의 PCB 접지 사이트 아래를 지나간다.
예 4는 예 1 내지 예 3 중 어느 하나의 커넥터를 구비하며, 상기 트레이스는 PCB의 제 1 측면 상의 다수의 접지 사이트 아래에 칼럼으로 형성된 폭의 거의 전부를 차지한다.
예 5는 예 1 내지 예 4 중 어느 하나의 커넥터를 구비하며, 상기 다수의 신호 사이트의 각각은 다수의 신호 핀을 구비한다.
예 6은 예 1 내지 예 5 중 어느 하나의 커넥터를 구비하며, 상기 다수의 신호 사이트의 각각은 차별 신호 쌍을 구비한다.
예 7은 예 1 내지 예 6 중 어느 하나의 커넥터를 구비하며, 상기 다수의 신호 사이트는 엇갈린 어레이로 배열된다.
예 8은 다수의 광 도파로, 상기 다수의 광 도파로와 표면 실장 모듈 사이에 결합되는 광학 송수신기, 상기 표면 실장 모듈의 하면 상의 다수의 접속 사이트로서, 다수의 접지 사이트에 의해 실질적으로 둘러싸이는 다수의 신호 사이트를 구비하는 다수의 접속 사이트, 다수의 PCB 신호 사이트와 다수의 PCB 접지 사이트를 구비하는 다수의 매칭 PCB 접속 사이트에 의해 표면 실장 커넥터에 결합되는 인쇄 회로 기판(PCB)으로서, 상기 다수의 PCB 접지 사이트는 PCB의 제 1 측면에서 함께 결합되는 인쇄 회로 기판(PCB), 및 상기 PCB를 관통하여 PCB의 제 2 측면으로 이어지는 다수의 접지 비아로서, 접지 사이트의 개수보다 적은 개수의 접지 비아를 구비하는 광전자 접속부를 구비한다.
예 9는 예 8의 광전자 접속부를 구비하며, 표면 실장 전기 접속 모듈에 인접하여 PCB에 결합되는 네트워킹 칩을 추가로 구비한다.
예 10은 예 8 내지 예 9 중 어느 하나의 광전자 접속부를 구비하며, 상기 표면 실장 모듈의 하면 상의 다수의 접속 사이트는 신호 칼럼, 및 신호 칼럼 사이에 위치하는 연속 접지 칼럼을 구비하고, 각각의 신호 칼럼은 다수의 접지 사이트에 의해 상호 분리되는 다수의 신호 사이트를 구비한다.
예 11은 예 8 내지 예 10 중 어느 하나의 광전자 접속부를 구비하며, PCB 신호 사이트를 PCB의 제 2 측면에 결합시키는 다수의 신호 비아, 및 PCB의 제 2 측면에 설치되고 다수의 신호 비아에 결합되는 다수의 트레이스를 추가로 구비한다.
예 12는 예 8 내지 예 11 중 어느 하나의 광전자 접속부를 구비하며, 상기 트레이스는 PCB의 제 1 측면 상의 다수의 PCB 접지 칼럼 아래를 지나간다.
예 13은 예 8 내지 예 12 중 어느 하나의 광전자 접속부를 구비하며, 상기 다수의 신호 사이트는 32개의 차별 쌍 채널을 구비한다.
예 14는 예 8 내지 예 13 중 어느 하나의 광전자 접속부를 구비하며, 각각의 채널은 초당 대략 32Gb를 처리한다.
예 15는 예 8 내지 예 14 중 어느 하나의 광전자 접속부를 구비하며, 다수의 접속 사이트를 갖는 표면 실장 모듈의 하면 상의 면적은 대략 1 평방 인치이다.
예 16은 제 1 밀도의 신호 사이트 및 제 1 밀도의 접지 사이트를 갖는 표면 실장 커넥터를 인쇄 회로 기판(PCB)의 제 1 측면에 결합시키는 단계, 접지 비아 및 신호 비아를 PCB를 통해서 제 1 측면에서 제 2 측면으로 결합시키는 단계로서, 접지 비아의 밀도가 접지 사이트의 제 1 밀도보다 낮은 단계, 및 접지 비아의 낮은 밀도에 의해 제공되는 공간을 이용하여 PCB의 제 2 측면에서 신호 트레이스를 라우팅하는 단계를 구비하는, 전자 기기 제조 방법을 구비한다.
예 17은 예 16의 방법을 구비하며, 상기 신호 트레이스 라우팅 단계는 저비용 금속화 기술을 사용하여 라우팅하는 단계를 포함한다.
예 18은 예 16 내지 예 17 중 어느 하나의 방법을 구비하며, 상기 PCB의 제 2 측면에서 신호 트레이스를 라우팅하는 단계는 단일 리소그래픽 처리 레벨에서의 트레이스 라우팅을 포함한다.
본 발명의 전자 기기, 솔더 조성물, 및 관련 방법의 상기 및 기타 예와 특징은 하기 상세한 설명에서 부분적으로 제시될 것이다. 이 개요는 본 발명의 요지의 비제한적 예를 제공하도록 의도되며, 배타적 또는 포괄적 설명을 제공하도록 의도되지 않는다. 하기 상세한 설명은 본 발명의 몰드, 몰드 시스템, 및 방법에 대한 추가 정보를 제공하기 위해 포함된다.
상기 상세한 설명은 그 일부를 형성하는 첨부 도면에 대한 참조를 포함한다. 도면은 본 발명이 실시될 수 있는 특정 실시예를 예시적으로 도시한다. 이들 실시예는 본 명세서에서 "예"로 지칭되기도 한다. 이러한 예는 도시되거나 설명된 것에 추가적으로 요소를 구비할 수 있다. 그러나, 본 발명은 또한 도시되거나 설명된 것만 제공되는 예를 고려한다. 더욱이, 본 발명은 또한, 특정 예(또는 그 하나 이상의 양태)와 관련하여, 또는 본 명세서에 도시되거나 설명된 다른 예(또는 그 하나 이상의 양태)와 관련하여, 도시되거나 설명된 요소들의 임의의 조합 또는 치환을 이용하는 예(또는 그 하나 이상의 양태)를 고려한다.
본 명세서에서, 특허 문헌에서 보편적인 용어 "하나(a 또는 an)"는 "적어도 하나" 또는 "하나 이상"의 임의의 다른 사례 또는 활용과 관계없이 하나 또는 하나 이상을 포함하기 위해 사용된다. 본 명세서에서, 용어 "또는"은 달리 명시하지 않는 한 비배타적인 것을 지칭하기 위해 또는 "A 또는 B"가 "A이지만 B는 아님", "B이지만 A는 아님", "A 및 B"를 포함하도록 지칭하기 위해 사용된다. 본 명세서에서, 용어 "구비하는" 및 "in which"는 각각의 용어 "포함하는" 및 "wherein"의 평이한 영어 등가물로서 사용된다. 또한, 하기 청구범위에서, 용어 "구비하는" 및 "포함하는"은 개방형인 바, 즉 청구항에서 이러한 용어 이후에 열거되는 요소들에 추가적으로 요소를 구비하는 시스템, 장치, 물품, 조성물, 제형 또는 방법은 여전히 그 청구항의 범위에 포함되는 것으로 간주된다. 또한, 하기 청구범위에서, 용어 "제 1", "제 2" 및 "제 3" 등은 단순히 라벨로서 사용되며, 그 대상에 대해 수치 요건을 부과하도록 의도되지 않는다.
상기 설명은 예시적이지만 제한적이지 않도록 의도된다. 예를 들어, 상기 예(또는 그 하나 이상의 양태)는 상호 조합하여 사용될 수 있다. 상기 설명을 숙독한 통상의 기술자 등에 의해 다른 실시예가 사용될 수 있다. 요약서는 독자가 본 발명의 특징을 신속히 확인할 수 있도록 37 C.F.R.§1.72(b)를 준수하기 위해 제공된다. 요약서는 청구범위의 범위 또는 의미를 해석하거나 제한하기 위해 사용되지 않을 것이라는 이해 하에 제출된다. 또한, 상기 상세한 설명에서, 다양한 특징부들은 본 발명을 능률화하기 위해 함께 그룹화될 수 있다. 이것은 미청구 개시 특징부가 임의의 청구항에 필수적임을 의도하는 것으로 해석되지 않아야 한다. 오히려, 본 발명의 요지는 특정한 개시된 실시예의 모든 특징부보다 작게 존재할 수도 있다. 따라서, 하기 청구범위는 여기에서 상세한 설명에 통합되고, 각각의 청구항은 그 자체로 개별 실시예로서 존재하며, 이러한 실시예는 다양한 조합 또는 치환으로 상호 조합될 수 있음이 고려된다. 본 발명의 범위는 청구범위와, 이러한 청구범위에 부여되는 등가물의 전체 범위를 참조하여 결정되어야 한다.

Claims (18)

  1. 커넥터에 있어서,
    다수의 접지 사이트에 의해 둘러싸이는 다수의 신호 사이트를 구비하는 다수의 접속 사이트를 구비하는, 표면 실장 커넥터;
    다수의 PCB 신호 사이트와 다수의 PCB 접지 사이트를 구비하는 다수의 매칭 PCB 접속 사이트에 의해 표면 실장 커넥터에 결합되는 인쇄 회로 기판(PCB)으로서, 상기 다수의 PCB 접지 사이트는 PCB의 제 1 측면에서 함께 결합되는 인쇄 회로 기판(PCB);
    PCB를 관통하여 PCB의 제 2 측면으로 이어지는 다수의 접지 비아로서, 접지 사이트의 개수보다 적은 개수의 접지 비아;
    PCB 신호 사이트를 PCB의 제 2 측면에 결합시키는 다수의 신호 비아; 및
    PCB의 제 2 측면에 설치되고 상기 다수의 신호 비아에 결합되는 다수의 트레이스를 포함하고,
    상기 트레이스는 PCB의 제 1 측면 상의 다수의 접지 사이트 아래에 칼럼으로 형성된 폭의 전부를 차지하고,
    상기 접지 비아는 상기 다수의 PCB 신호 사이트 사이에 상기 접지 비아가 전혀 존재하지 않는 다수의 칼럼을 형성하도록 배치되고,
    상기 접지 비아는 상기 다수의 칼럼 사이에 형성되는 것을 특징으로 하는
    커넥터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 다수의 신호 사이트의 각각은 다수의 신호 핀을 구비하는 것을 특징으로 하는
    커넥터.
  6. 제 1 항에 있어서,
    상기 다수의 신호 사이트의 각각은 차별 신호 쌍을 구비하는 것을 특징으로 하는
    커넥터.
  7. 제 1 항에 있어서,
    상기 다수의 신호 사이트는 엇갈린 어레이로 배열되는 것을 특징으로 하는
    커넥터.
  8. 광전자 접속부에 있어서,
    다수의 광 도파로;
    상기 다수의 광 도파로와 표면 실장 모듈 사이에 결합되는 광학 송수신기;
    상기 표면 실장 모듈의 하면 상의 다수의 접속 사이트로서, 다수의 접지 사이트에 의해 둘러싸이는 다수의 신호 사이트를 구비하는 다수의 접속 사이트;
    다수의 PCB 신호 사이트와 다수의 PCB 접지 사이트를 구비하는 다수의 매칭 PCB 접속 사이트에 의해 표면 실장 커넥터에 결합되는 인쇄 회로 기판(PCB)으로서, 상기 다수의 PCB 접지 사이트는 PCB의 제 1 측면에서 함께 결합되는 인쇄 회로 기판(PCB);
    상기 PCB를 관통하여 PCB의 제 2 측면으로 이어지는 다수의 접지 비아로서, 접지 사이트의 개수보다 적은 개수의 접지 비아;
    PCB 신호 사이트를 PCB의 제 2 측면에 결합시키는 다수의 신호 비아; 및
    PCB의 제 2 측면에 설치되고 상기 다수의 신호 비아에 결합되는 다수의 트레이스를 포함하고,
    상기 트레이스는 PCB의 제 1 측면 상의 다수의 접지 사이트 아래에 칼럼으로 형성된 폭의 전부를 차지하고,
    상기 접지 비아는 상기 다수의 PCB 신호 사이트 사이에 상기 접지 비아가 전혀 존재하지 않는 다수의 칼럼을 형성하도록 배치되고,
    상기 접지 비아는 상기 다수의 칼럼 사이에 형성되는 것을 특징으로 하는
    광전자 접속부.
  9. 제 8 항에 있어서,
    표면 실장 전기 접속 모듈에 인접하여 PCB에 결합되는 네트워킹 칩을 추가로 구비하는 것을 특징으로 하는
    광전자 접속부.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 8 항에 있어서,
    상기 다수의 신호 사이트는 32개의 차별 쌍 채널을 구비하는 것을 특징으로 하는
    광전자 접속부.
  14. 제 13 항에 있어서,
    각각의 채널은 초당 32Gb를 처리하는 것을 특징으로 하는
    광전자 접속부.
  15. 제 14 항에 있어서,
    다수의 접속 사이트를 갖는 표면 실장 모듈의 하면 상의 면적은 1 평방 인치인 것을 특징으로 하는
    광전자 접속부.
  16. 전자 기기 제조 방법에 있어서,
    제 1 밀도의 신호 사이트 및 제 1 밀도의 접지 사이트를 갖는 표면 실장 커넥터를 인쇄 회로 기판(PCB)의 제 1 측면에 결합시키는 단계;
    접지 비아 및 신호 비아를 PCB를 통해서 제 1 측면에서 제 2 측면으로 결합시키는 단계로서, 접지 비아의 밀도가 접지 사이트의 제 1 밀도보다 낮은 단계; 및
    접지 비아의 낮은 밀도에 의해 제공되는 공간을 이용하여 PCB의 제 2 측면에서 신호 트레이스를 라우팅하는 단계를 포함하고,
    상기 전자 기기는 상기 제 1 밀도의 신호 사이트를 PCB의 제 2 측면에 결합시키는 다수의 신호 비아 및 PCB의 제 2 측면에 설치되고 상기 다수의 신호 비아에 결합되는 다수의 트레이스를 포함하고,
    상기 트레이스는 PCB의 제 1 측면 상의 다수의 접지 사이트 아래에 칼럼으로 형성된 폭의 전부를 차지하고,
    상기 접지 비아는 상기 제 1 밀도의 신호 사이트 사이에 상기 접지 비아가 전혀 존재하지 않는 다수의 칼럼을 형성하도록 배치되고,
    상기 접지 비아는 상기 다수의 칼럼 사이에 형성되는 것을 특징으로 하는
    전자 기기 제조 방법.
  17. 제 16 항에 있어서,
    상기 신호 트레이스 라우팅 단계는 저비용 금속화 기술을 사용하여 라우팅하는 단계를 포함하는 것을 특징으로 하는
    전자 기기 제조 방법.
  18. 제 16 항에 있어서,
    상기 PCB의 제 2 측면에서 신호 트레이스를 라우팅하는 단계는 단일 리소그래픽 처리 레벨에서의 트레이스 라우팅을 포함하는 것을 특징으로 하는
    전자 기기 제조 방법.
KR1020167012944A 2013-12-18 2013-12-18 접지 라우팅 장치 및 방법 KR101886723B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/076021 WO2015094214A1 (en) 2013-12-18 2013-12-18 Ground routing device and method

Publications (2)

Publication Number Publication Date
KR20160068962A KR20160068962A (ko) 2016-06-15
KR101886723B1 true KR101886723B1 (ko) 2018-08-09

Family

ID=53403329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167012944A KR101886723B1 (ko) 2013-12-18 2013-12-18 접지 라우팅 장치 및 방법

Country Status (6)

Country Link
US (1) US10062981B2 (ko)
EP (1) EP3084894B1 (ko)
JP (1) JP6379428B2 (ko)
KR (1) KR101886723B1 (ko)
CN (1) CN106463854B (ko)
WO (1) WO2015094214A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062981B2 (en) 2013-12-18 2018-08-28 Intel Corporation Ground routing device and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134868A (ja) * 2000-08-25 2002-05-10 Agere Systems Guardian Corp 高速回路基板相互接続
US20030203660A1 (en) 2002-04-24 2003-10-30 Kassa Kenneth E. Surface mount socket contact providing uniform solder ball loading and method
US20070230149A1 (en) * 2004-03-02 2007-10-04 Xilinx, Inc. Printed circuit board and method of reducing crosstalk in a printed circuit board

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4082750B2 (ja) * 1996-04-01 2008-04-30 スリーエム カンパニー Ｉｃソケット
CN1162907C (zh) 2001-03-20 2004-08-18 宇瞻科技股份有限公司 具有叠层芯片的存储器模块及其制造方法
US20050196987A1 (en) * 2001-11-14 2005-09-08 Shuey Joseph B. High density, low noise, high speed mezzanine connector
US6870746B2 (en) * 2002-11-06 2005-03-22 Agilent Technologies, Inc. Electronic module
US7427904B2 (en) 2003-09-12 2008-09-23 Avaya Inc. Ultra-high-frequency notch filter having an inductance set by selecting a conductor width
JP2005149854A (ja) * 2003-11-13 2005-06-09 Nec Electronics Corp プローブ及びｉｃソケット並びに半導体回路
CN101673886B (zh) * 2004-11-29 2012-07-25 Fci公司 改进的匹配阻抗表面贴装技术基底面
JP2006236953A (ja) * 2005-02-28 2006-09-07 Sony Corp 基板装置、それに用いられるｉｃソケットおよびインターポーザ、並びにそれを用いた電子機器
US7830223B2 (en) 2008-01-30 2010-11-09 Cisco Technology, Inc. Ground straddling in PTH pinfield for improved impedance
US8379403B2 (en) 2009-04-02 2013-02-19 Qualcomm, Incorporated Spacer-connector and circuit board assembly
JP2011248243A (ja) * 2010-05-28 2011-12-08 Fujitsu Component Ltd 光電変換モジュール及び光電変換装置
CN103257410B (zh) 2011-07-01 2016-08-17 申泰公司 用于ic封装的收发机和接口
DE112012003721T5 (de) * 2011-09-07 2014-06-18 Samtec, Inc. Durchgangslochstruktur zum Übertragen differentieller Signale
KR101294782B1 (ko) 2011-11-23 2013-08-08 엘에스엠트론 주식회사 커넥터 조립체
US10062981B2 (en) 2013-12-18 2018-08-28 Intel Corporation Ground routing device and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134868A (ja) * 2000-08-25 2002-05-10 Agere Systems Guardian Corp 高速回路基板相互接続
US20030203660A1 (en) 2002-04-24 2003-10-30 Kassa Kenneth E. Surface mount socket contact providing uniform solder ball loading and method
US20070230149A1 (en) * 2004-03-02 2007-10-04 Xilinx, Inc. Printed circuit board and method of reducing crosstalk in a printed circuit board

Also Published As

Publication number Publication date
US20160218453A1 (en) 2016-07-28
KR20160068962A (ko) 2016-06-15
US10062981B2 (en) 2018-08-28
EP3084894A1 (en) 2016-10-26
WO2015094214A1 (en) 2015-06-25
CN106463854A (zh) 2017-02-22
JP6379428B2 (ja) 2018-08-29
CN106463854B (zh) 2020-07-28
JP2016540375A (ja) 2016-12-22
EP3084894A4 (en) 2017-08-30
EP3084894B1 (en) 2021-02-17

Similar Documents

Publication Publication Date Title
CN101180924B (zh) 电感器
US7459985B2 (en) Connector having a cut-out for reduced crosstalk between differential conductors
US7277298B2 (en) Multi-terminal device and printed wiring board
US8508950B2 (en) Substrates, systems, and devices including structures for suppressing power and ground plane noise, and methods for suppressing power and ground plane noise
CN109691241B (zh) 在竖直电连接件中提供互电容的电路和方法
WO2008102326A2 (en) In-grid decoupling for ball grid array (bga) devices
US20120081873A1 (en) Implementing high-speed signaling via dedicated printed circuit-board media
CN101389183A (zh) 一种差分信号线的贯孔区域设计系统及方法
KR101886723B1 (ko) 접지 라우팅 장치 및 방법
JP6466305B2 (ja) 電子パッケージ用の電気インターコネクト
US8406005B2 (en) Printed circuit board
US8125087B2 (en) High-density flip-chip interconnect
CN112566353A (zh) 一种电路板及通信设备
US10038259B2 (en) Low insertion loss package pin structure and method
US20080112142A1 (en) Memory module comprising memory devices
CN109817613B (zh) 电路板以及布局结构
US20100195277A1 (en) Dual Layer Printed Circuit Board
CN113993281A (zh) 一种pcb差分过孔设计方法及pcb设计方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right