CN102196673B - 线路结构的制作方法 - Google Patents

Abstract

本发明公开一种线路结构的制作方法，首先，提供一复合介电层、一线路板与位于复合介电层与线路板之间的一绝缘层，复合介电层包括一抗镀介电层与一位于抗镀介电层与绝缘层之间的可镀介电层，抗镀介电层的材质包括一抗化学镀的材料，可镀介电层的材质包括一可被化学镀的材料。接着，压合复合介电层、绝缘层与线路板。然后，形成一贯穿复合介电层与绝缘层的贯孔，并在贯孔中形成一连接线路板的线路层的导电通道。接着，在复合介电层上形成一贯穿抗镀介电层的沟槽图案。然后，进行一化学镀制作工艺，以在沟槽图案内形成一导电图案。

Description

线路结构的制作方法

技术领域

本发明涉及一种线路结构的制作方法，且特别是涉及一种可制作细线路的线路结构制作方法。

背景技术

近年来随着电子工业的生产技术的突飞猛进，线路基板可搭载各种电子零件，以广泛地应用于各种不同功能的电子产品中。目前，电子产品朝向多功能化及小型化的方向发展。在此趋势下，线路基板需大幅提高其布线密度，以搭载更多且更精密的电子零件，而提高布线密度无非是通过缩小线宽以及线距来达成。

在现有技术中，线路层的形成方式是先在基板上全面电镀一金属层，之后再以光刻蚀刻的方式图案化金属层。然而，现有技术受限于电镀制作工艺所形成的金属层的均匀度以及光刻蚀刻制作工艺的精准度等制作工艺能力的限制，而不易制作线宽低于40微米的线路，以致于产品合格率低且制作成本高。

发明内容

本发明的目的在于提供一种线路结构的制作方法，适于制作细线路。

本发明提出一种线路结构的制作方法如下所述。提供一复合介电层、一绝缘层与一线路板，其中绝缘层位于复合介电层与线路板之间，复合介电层包括一抗镀介电层与一可镀介电层，可镀介电层位于抗镀介电层与绝缘层之间，抗镀介电层的材质包括一抗化学镀的材料，可镀介电层的材质包括一可被化学镀的材料。压合复合介电层、绝缘层与线路板。形成一贯穿复合介电层与绝缘层的贯孔，贯孔暴露出线路板的部分线路层。在贯孔中形成一导电通道，导电通道连接线路层。在复合介电层上形成一贯穿抗镀介电层的沟槽图案。进行一第一化学镀制作工艺，以在沟槽图案内形成一导电图案，且导电图案连接导电通道。

本发明提出一种线路结构的制作方法如下所述。提供一复合层、一绝缘层与一线路板，其中绝缘层位于复合层与线路板之间，复合层包括一导电层与一可镀介电层，可镀介电层位于导电层与绝缘层之间。压合复合层、绝缘层与线路板。形成一贯穿复合层与绝缘层的贯孔，贯孔暴露出线路板的部分线路层。在贯孔中形成一导电通道，导电通道连接线路板的线路层。移除导电层。在可镀介电层上形成一抗镀介电层，以使可镀介电层与抗镀介电层形成一复合介电层。在复合介电层上形成一贯穿抗镀介电层的沟槽图案。进行一第一化学镀制作工艺，以在沟槽图案内形成一导电图案，且导电图案连接导电通道。

在本发明的一实施例中，形成导电通道以及移除导电层的方法包括在形成贯孔之后，在复合层与绝缘层上全面形成一导电材料，其中部分导电材料填满贯孔，以及移除导电材料的位于贯孔外的部分以及导电层。

在本发明的一实施例中，形成导电通道以及移除导电层的方法包括在形成贯孔之前，移除导电层，在形成贯孔之后，在可镀介电层与绝缘层上全面形成一导电材料，其中部分导电材料填满贯孔，以及移除导电材料的位于贯孔外的部分。

在本发明的一实施例中，更包括在形成导电图案之后，移除抗镀介电层。

在本发明的一实施例中，图案化复合介电层的方法包括激光烧蚀复合介电层。

在本发明的一实施例中，第一化学镀制作工艺包括一化学铜沉积制作工艺。

在本发明的一实施例中，形成贯孔的方法包括激光烧蚀复合介电层以及绝缘层。

在本发明的一实施例中，形成导电通道的方法包括进行一第二化学镀制作工艺。

在本发明的一实施例中，沟槽图案具有一底部，且底部是由部分可镀介电层所构成。

在本发明的一实施例中，第一化学镀制作工艺中的催化剂不会吸附在抗镀介电层的表面上。

在本发明的一实施例中，抗镀介电层的材质包括不含羟基官能基团或羧基官能基团的高分子材料。

在本发明的一实施例中，导电图案与导电通道之间存在一交界面，且交界面突出于绝缘层的一远离线路板的表面。

基于上述，本发明是将具有抗化学镀特性的抗镀介电层配置于可镀介电层上，并在由抗镀介电层与可镀介电层所构成的复合介电层上形成沟槽图案，以通过沟槽图案暴露出可镀介电层。如此一来，可使之后进行的化学镀制作工艺仅会在沟槽图案所暴露出的可镀介电层上形成导电图案，故导电图案只会填满于沟槽图案中。因此，本发明可通过沟槽图案来定义出导电图案，进而可通过控制沟槽图案的最小沟槽宽度来调整形成在沟槽图案中的导电图案的最小线宽。再者，由于本发明的沟槽图案可以是以激光烧蚀的方式形成，因此，本发明可降低导电图案的线宽(例如将最小线宽缩小至40微米以下)，且毋须通过光刻蚀刻的方式来图案化导电层，故可提高制作工艺合格率并降低制作成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A～图1G绘示本发明一实施例的线路结构的制作工艺剖视图；

图2A～图2I绘示本发明一实施例的线路结构的制作工艺剖视图。

主要元件符号说明

110：复合介电层

112：抗镀介电层

112a：表面

114、214：可镀介电层

116：沟槽图案

116a：底部

120：绝缘层

122：表面

130：线路板

132：线路层

132a：接垫

140：导电通道

150：导电图案

210：复合层

212：导电层

C：导电材料

P：复合介电层

S：交界面

T：贯孔

W1、W2：宽度

具体实施方式

图1A～图1G绘示本发明一实施例的线路结构的制作工艺剖视图。

首先，请参照图1A，提供一复合介电层110、一绝缘层120与一线路板130，其中绝缘层120位于复合介电层110与线路板130之间，线路板130可为单层板或多层板，绝缘层120例如为胶片(prepreg)，且绝缘层120可具有玻璃纤维。绝缘层120的材质可包括环氧树脂和含有芳香族聚醯胺(Aramid)特性官能基团的树脂材料。复合介电层110包括一抗镀介电层112与一可镀介电层114，可镀介电层114位于抗镀介电层112与绝缘层120之间。

抗镀介电层112的材质包括一抗化学镀的材料。详细而言，在本实施例中，“抗化学镀的材料”是代表在化学镀制作工艺中不会吸附催化剂的材料。抗镀介电层112的材质例如为高分子材料，其中高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物或前述的组合。在本实施例中，抗镀介电层112的材质可为一易激光加工的材料，亦即容易在激光烧蚀的过程中被移除的材料。在本实施例中，抗镀介电层112的材质包括不含羟基官能基团或羧基官能基团的高分子材料(亦即疏水性高分子材料)，其中高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或前述的组合。

可镀介电层114的材质包括一可被化学镀的材料。详细而言，在本实施例中，“可被化学镀的材料”是代表在化学镀制作工艺中会吸附催化剂的材料。可镀介电层114的材质例如为高分子材料，其中高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物或前述的组合。在本实施例中，可镀介电层114的材质可为一易激光加工的材料。

接着，请参照图1B，压合复合介电层110、绝缘层120与线路板130。然后，请参照图1C，例如以激光烧蚀的方式移除部分复合介电层110以及部分绝缘层120，以形成一贯穿复合介电层110与绝缘层120的贯孔T，贯孔T暴露出线路板130的部分线路层132(例如线路层132的接垫132a)。此时，还可选择性地进行一除胶渣(desmear)制作工艺，以清除接垫132a上的残渣(例如是在移除部分复合介电层110与部分绝缘层120时所残留的碎屑)。

之后，请参照图1D，例如进行一化学镀制作工艺，以在贯孔T中形成一导电通道140，导电通道140连接线路层132。接着，请参照图1E，例如以激光烧蚀的方式图案化复合介电层110，以在复合介电层110上形成一贯穿抗镀介电层112的沟槽图案116，沟槽图案116暴露出可镀介电层114。在本实施例中，沟槽图案116可具有一底部116a，且底部116a是由部分可镀介电层114所构成，换言之，沟槽图案116并未贯穿复合介电层110。

然后，请参照图1F，进行一化学镀制作工艺，以在沟槽图案116内形成一导电图案150，且导电图案150连接导电通道140，其中化学镀制作工艺例如是一化学铜沉积制作工艺，导电通道140的材质包括铜或是其他的导电材料。在本实施例中，导电图案150与导电通道140之间存在一交界面S，且交界面S突出于绝缘层120的一远离线路板130的表面122。

值得注意的是，在化学镀制作工艺中，本实施例的抗镀介电层112的表面112a不会吸附催化剂。因此，化学镀制作工艺仅会在沟槽图案116所暴露出的可镀介电层114上形成导电图案150。在本实施例中，由于沟槽图案116可以是以激光烧蚀的方式形成，因此，沟槽图案116的沟槽最小宽度W1(等同于导电图案150的最小线宽W2)可以小于或等于40微米，且毋须通过光刻蚀刻的方式来图案化导电层，故可提高制作工艺合格率并降低制作成本。

详细而言，相比较于现有以减成法制作线路时，会受限于光刻蚀刻制作工艺的精准度等制作工艺能力的限制而不易制作线宽低于40微米的线路，以致于产品合格率低导致制作成本高，本实施例是形成沟槽图案116，并在沟槽图案116中形成线路(即导电图案150)，因此，沟槽图案116的沟槽最小宽度W1可等同于导电图案150的最小线宽W2，此时，本实施例可采用激光烧蚀的方式形成沟槽图案116以使沟槽最小宽度W1小于40微米，从而使得导电图案150的最小线宽W2可小于40微米。如此一来，以本实施例的制作方法来制作(最小线宽小于40微米以下的)线路结构时可提高产品合格率并降低制作成本。

之后，请参照图1G，在本实施例中，可选择性地移除抗镀介电层112。

图2A～图2I绘示本发明一实施例的线路结构的制作工艺剖视图。

首先，请参照图2A，提供一复合层210、一绝缘层120与一线路板130，其中绝缘层120位于复合层210与线路板130之间。复合层210包括一导电层212与一可镀介电层214，可镀介电层214位于导电层212与绝缘层120之间。复合层210例如为一背胶铜箔(resin coated copper，RCC)。

接着，请参照图2B，压合复合层210、绝缘层120与线路板130。然后，请参照图2C，例如以激光烧蚀的方式移除部分复合层210以及部分绝缘层120，以形成一贯穿复合层210与绝缘层120的贯孔T，贯孔T暴露出线路板130的部分线路层132(例如线路层132的接垫132a)。此时，还可选择性地进行一除胶渣制作工艺，以清除接垫132a上的残渣(例如在移除部分复合层210与部分绝缘层120时所残留的碎屑)。

之后，请参照图2D，在本实施例中，进行一化学镀制作工艺，以在复合层210与绝缘层120上全面形成一导电材料C，且部分导电材料C填满贯孔T。

然后，请参照图2E，移除导电材料C的位于贯孔T外的部分以及导电层212，以在贯孔T中形成一导电通道140，导电通道140连接线路板130的线路层132。在其他实施例中，移除导电层212的方法也可以是在形成贯孔T之前，就先移除导电层212。换言之，可选择性地在形成贯孔T之前或之后移除导电层212。

之后，请参照图2F，在可镀介电层214上形成一抗镀介电层112，以使可镀介电层214与抗镀介电层112形成一复合介电层P。形成抗镀介电层112的方法包括压合，且抗镀介电层112例如为干膜或湿膜。在本实施例中，抗镀介电层112的材质包括不含羟基官能基团或羧基官能基团的高分子材料(亦即疏水性高分子材料)，其中高分子材料包括环氧树脂、聚亚醯胺、液晶聚合物、甲基丙烯酸酯型树脂、乙烯苯基型树脂、烯丙基型树脂、聚丙烯酸酯型树脂、聚醚型树脂、聚烯烃型树脂、聚胺型树脂、聚硅氧烷型树脂或前述的组合。

接着，请参照图2G，例如以激光烧蚀的方式图案化复合介电层P，以在复合介电层P上形成一贯穿抗镀介电层112的沟槽图案116，沟槽图案116暴露出可镀介电层214。值得注意的是，在本实施例中，沟槽图案116具有一底部116a，且底部116a是由部分可镀介电层214所构成，换言之，沟槽图案116并未贯穿复合介电层P。

然后，请参照图2H，进行一化学镀制作工艺，以在沟槽图案116内形成一导电图案150，且导电图案150连接导电通道140，其中化学镀制作工艺例如为一化学铜沉积制作工艺，导电图案150的材质包括铜或是其他的导电材料。在本实施例中，导电图案150与导电通道140之间存在一交界面S，且交界面S突出于绝缘层120的一远离线路板130的表面122。

值得注意的是，在化学镀制作工艺中，本实施例的抗镀介电层112的表面112a不会吸附催化剂。因此，化学镀制作工艺仅会在沟槽图案116所暴露出的可镀介电层214上形成导电图案150，故导电图案150只会填满于沟槽图案116中。因此，本实施例可通过沟槽图案116来定义出导电图案150，进而可通过控制沟槽图案116的最小沟槽宽度来调整形成在沟槽图案116中的导电图案150的最小线宽。在本实施例中，由于沟槽图案116可以是以激光烧蚀的方式形成，因此，沟槽图案116的沟槽最小宽度W1(等同于导电图案150的最小线宽W2)可以小于或等于40微米，且毋须通过光刻蚀刻的方式来图案化导电层，故可提高制作工艺合格率并降低制作成本。

请参照图2I，在本实施例中，可选择性地移除抗镀介电层112。

综上所述，由于本发明是通过将具有抗化学镀特性的抗镀介电层配置于可镀介电层上，并在由抗镀介电层与可镀介电层所构成的复合介电层上形成沟槽图案，以通过沟槽图案暴露出可镀介电层。如此一来，可使之后进行的化学镀制作工艺仅会在沟槽图案所暴露出的可镀介电层上形成导电图案，故导电图案只会填满于沟槽图案中。因此，本发明可通过沟槽图案来定义出导电图案，进而可通过控制沟槽图案的最小沟槽宽度来调整形成在沟槽图案中的导电图案的最小线宽。再者，由于本发明的沟槽图案可以是以激光烧蚀的方式形成，因此，本发明可降低导电图案的线宽，且毋须通过光刻蚀刻的方式来图案化导电层，故可提高制作工艺合格率并降低制作成本。

虽然结合以上实施例揭露本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (13)

1.一种线路结构的制作方法，包括：

提供一复合介电层、一绝缘层与一线路板，其中该绝缘层位于该复合介电层与该线路板之间，该复合介电层包括一抗镀介电层与一可镀介电层，该可镀介电层位于该抗镀介电层与该绝缘层之间，该抗镀介电层的材质包括一抗化学镀的材料，该可镀介电层的材质包括一可被化学镀的材料；

压合该复合介电层、该绝缘层与该线路板；

形成一贯穿该复合介电层与该绝缘层的贯孔，该贯孔暴露出该线路板的部分线路层；

在该贯孔中形成一导电通道，该导电通道连接该线路层；

在该复合介电层上形成一贯穿该抗镀介电层的沟槽图案，其中图案化该复合介电层的方法包括激光烧蚀该复合介电层；以及

进行一第一化学镀制作工艺，以在该沟槽图案内形成一导电图案，且该导电图案连接该导电通道。

2.如权利要求1所述的线路结构的制作方法，其中形成该贯孔的方法包括激光烧蚀该复合介电层以及该绝缘层。

3.一种线路结构的制作方法，包括：

提供一复合层、一绝缘层与一线路板，其中该绝缘层位于该复合层与该线路板之间，该复合层包括一导电层与一可镀介电层，该可镀介电层位于该导电层与该绝缘层之间；

压合该复合层、该绝缘层与该线路板；

形成一贯穿该复合层与该绝缘层的贯孔，该贯孔暴露出该线路板的部分线路层；

在该贯孔中形成一导电通道，该导电通道连接该线路板的线路层；

移除该导电层；

在该可镀介电层上形成一抗镀介电层，以使该可镀介电层与该抗镀介电层形成一复合介电层；

在该复合介电层上形成一贯穿该抗镀介电层的沟槽图案，其中图案化该复合介电层的方法包括激光烧蚀该复合介电层；以及

进行一第一化学镀制作工艺，以在该沟槽图案内形成一导电图案，且该导电图案连接该导电通道。

4.如权利要求3所述的线路结构的制作方法，其中形成该导电通道以及移除该导电层的方法包括：

在形成该贯孔之后，在该复合层与该绝缘层上全面形成一导电材料，其中部分该导电材料填满该贯孔；以及

移除该导电材料的位于该贯孔外的部分以及该导电层。

5.如权利要求3所述的线路结构的制作方法，其中形成该导电通道以及移除该导电层的方法包括：

在形成该贯孔之前，移除该导电层；

在形成该贯孔之后，在该可镀介电层与该绝缘层上全面形成一导电材料，其中部分该导电材料填满该贯孔；以及

移除该导电材料的位于该贯孔外的部分。

6.如权利要求1、3、4或5所述的线路结构的制作方法，还包括：

在形成该导电图案之后，移除该抗镀介电层。

7.如权利要求1、3、4或5所述的线路结构的制作方法，其中该第一化学镀制作工艺包括一化学铜沉积制作工艺。

8.如权利要求3、4或5所述的线路结构的制作方法，其中形成该贯孔的方法包括激光烧蚀该复合层以及该绝缘层。

9.如权利要求1、3、4或5所述的线路结构的制作方法，其中形成该导电通道的方法包括进行一第二化学镀制作工艺。

10.如权利要求1、3、4或5所述的线路结构的制作方法，其中该沟槽图案具有一底部，且该底部是由部分该可镀介电层所构成。

11.如权利要求1、3、4或5所述的线路结构的制作方法，其中该第一化学镀制作工艺中的催化剂不会吸附在该抗镀介电层的表面上。

12.如权利要求1、3、4或5所述的线路结构的制作方法，其中该抗镀介电层的材质包括不含羟基官能基团或羧基官能基团的高分子材料。

13.如权利要求1、3、4或5所述的线路结构的制作方法，其中该导电图案与该导电通道之间存在一交界面，且该交界面突出于该绝缘层的一远离该线路板的表面。

Images