CN113973432A - 内埋式线路板及其制作方法 - Google Patents
内埋式线路板及其制作方法 Download PDFInfo
- Publication number
- CN113973432A CN113973432A CN202010727881.2A CN202010727881A CN113973432A CN 113973432 A CN113973432 A CN 113973432A CN 202010727881 A CN202010727881 A CN 202010727881A CN 113973432 A CN113973432 A CN 113973432A
- Authority
- CN
- China
- Prior art keywords
- embedded
- mask
- conductive
- groove
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000463 material Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 13
- 238000007747 plating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供一种内埋式线路板的制作方法，包括如下步骤：提供一第一基材，所述第一基材包括一第一表面，在所述第一表面形成一孔槽，所述孔槽暴露的表面为第二表面；在所述第一基材形成有所述孔槽一侧形成一电阻材料层，保留位于所述第二表面的所述电阻材料层形成一内埋电阻，去除未设置于所述第二表面的电阻材料层；在所述第一基材形成有所述孔槽一侧形成一掩膜，所述掩膜包括第一子掩膜，所述第一子掩膜设置于所述孔槽内并将所述孔槽分割为间隔的第一子槽及第二子槽；在所述第一子槽及所述第二子槽内分别形成一个导电接脚。本发明还提供一种内埋式线路板。
Description
技术领域
本发明涉及内埋式线路板技术领域，尤其涉及内埋式线路板及其制作方法。
背景技术
近年来，电子产品被广泛应用在日常工作和生活中，轻、薄、小的电子产品越来越受到欢迎。线路板作为电子产品的主要部件，其占据了电子产品的较大空间，因此线路板的体积在很大程度上影响了电子产品的体积，大体积的线路板势必难以符合电子产品轻、薄、短、小之趋势。其中，内埋式线路板主要是将电子组件嵌埋至线路板内部，从而使线路板模块实现小型化，缩短组件之间的连接路径，降低传输损失，内埋式线路板是可以实现便携式电子设备更小更轻便，多功能化和高性能化的一种技术途径。
其中，业内通常采用预先设置覆盖整个基材的电阻材料层，然后开设内埋凹槽，随后对电阻材料层进行蚀刻的方式制作内埋电阻。该方法中设置于基材表面的金属层往往为一整面，但最后形成电阻的电阻材料层只占其中一小部分，使得原材料损耗较大。且，该制程中，电阻材料层在预制过程中与制作走线的导电材料层堆叠设置，由于材料及工艺问题使得其会对走线的传输损耗造成负面影响；且，电阻的制作公差往往由蚀刻制程的精度决定。
如何解决上述问题，是本领域技术人员需要考虑的。
发明内容
有鉴于此，本发明提供一种内埋式线路板的制作方法，包括如下步骤：
提供一第一基材，所述第一基材包括一第一表面，在所述第一表面形成一孔槽，所述孔槽暴露的表面为第二表面；
在所述第一基材形成有所述孔槽一侧形成一电阻材料层，保留位于所述第二表面的所述电阻材料层形成一内埋电阻，去除未设置于所述第二表面的电阻材料层；
在所述第一基材形成有所述孔槽一侧形成一掩膜，所述掩膜包括第一子掩膜，所述第一子掩膜设置于所述孔槽内并将所述孔槽分割为间隔的第一子槽及第二子槽；以及
在所述第一子槽及所述第二子槽内分别形成一个导电接脚。
于一实施例中，形成所述孔槽的步骤包括：
在所述第一基材表面设置一干膜；
对所述干膜进行曝光、显影、蚀刻使所述第一表面的至少部分裸露；以及
使用等离子体蚀刻工艺对所述第一表面裸露的部分进行蚀刻得到所述孔槽。
于一实施例中，使用物理镀膜或化学镀膜的方式在所述第一基材形成有所述孔槽一侧形成所述电阻材料层；
使所述电阻材料覆盖所述第二表面以及所述干膜远离所述第一表面一侧；以及
去除所述干膜以去除附着于所述干膜表面的所述电阻材料。
于一实施例中，所述掩膜还包括一第二子掩膜，所述第二子掩膜设置于所述第一表面；
所述第二子掩膜上形成有一贯穿所述第二子掩膜的线路开口；
使用等离子体蚀刻工艺对由所述线路开口暴露的所述第一表面进行蚀刻得到一线路槽；以及
使用物理镀膜或化学镀膜的方式在所述孔槽及所述线路槽中设置导电单元。
于一实施例中，还包括如下步骤：
去除所述掩膜；
对所述导电单元进行图案化处理形成设置于所述线路槽中的导电线路及设置于所述孔槽中的所述导电接脚；以及
在所述第一基材设置有所述导电线路一侧形成一覆盖层。
于一实施例中，所述电阻材料完全覆盖所述第二表面，所述电阻材料包括元素镍、元素铬或元素钛中的至少一种。
本发明还提供一种内埋式线路板，包括：
第一基材，所述第一基材上开设有至少一个孔槽；
内埋电阻，所述内埋电阻设置于所述孔槽内；以及
导电接脚，两个所述导电接脚间隔设置于所述孔槽内，所述导电接脚设置于所述内埋电阻远离所述第一基材的表面。
于一实施例中，所述第一基材上开设有线路槽，所述线路槽中设置有导电线路，所述导电线路与所述导电接脚电性连接，两个所述导电接脚之间的间距范围为1μm至25μm。
于一实施例中，所述内埋电阻覆盖所述孔槽的表面，所述内埋电阻的材料包括元素镍、元素铬或元素钛中的至少一种，所述内埋电阻的厚度范围为0.03μm至1μm。
于一实施例中，还包括覆盖层，所述覆盖层覆盖所述内埋电阻未被所述导电接脚覆盖的表面。
相比于现有技术，本发明的内埋式线路板及其制作方法，相较于传统电阻材料均一放置于导体铜层下，本发明的内埋式线路板不仅能实现对大功率的承受，且不会影响同层射频讯号走线的损耗，易于实现元器件小型化的优点。
附图说明
图1为本发明一实施例的内埋式线路板的局部俯视示意图。
图2为本发明一实施例的内埋式线路板的局部截面示意图。
图3为本发明一实施例的内埋式线路板的制作流程示意图。
图4为本发明一实施例的内埋式线路板的制作流程示意图。
图5为本发明一实施例的内埋式线路板的制作流程示意图。
图6为本发明一实施例的内埋式线路板的制作流程示意图。
图7为本发明一实施例的内埋式线路板的制作流程示意图。
图8为本发明一实施例的内埋式线路板的制作流程示意图。
图9为本发明一实施例的内埋式线路板的制作流程示意图。
图10为本发明一实施例的内埋式线路板的制作流程示意图。
图11为本发明一实施例的内埋式线路板的制作流程示意图。
图12为本发明一实施例的内埋式线路板的制作流程示意图。
图13为本发明一实施例的内埋式线路板的制作流程示意图。
主要元件符号说明
内埋式线路板 1
第一基材 11
第一表面 111
孔槽 12
第一子槽 121
第二子槽 122
第二表面 120
内埋电阻 13
导电接脚 14
线路槽 15
导电线路 16
干膜 21
电阻材料 22
掩膜 23
第一子掩膜 231
第二子掩膜 232
线路开口 24
导电单元 25
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
以下描述将参考附图以更全面地描述本发明内容。附图中所示为本发明的示例性实施例。然而，本发明可以以许多不同的形式来实施，并且不应该被解释为限于在此阐述的示例性实施例。提供这些示例性实施例是为了使本发明透彻和完整，并且将本发明的范围充分地传达给本领域技术人员。类似的附图标记表示相同或类似的组件。
本文使用的术语仅用于描述特定示例性实施例的目的，而不意图限制本发明。如本文所使用的，除非上下文另外清楚地指出，否则单数形式“一”，“一个”和“该”旨在也包括复数形式。此外，当在本文中使用时，“包括”和/或“包含”或“包括”和/或“包括”或“具有”和/或“具有”，整数，步骤，操作，组件和/或组件，但不排除存在或添加一个或多个其它特征，区域，整数，步骤，操作，组件，组件和/或其群组。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。此外，除非文中明确定义，诸如在通用字典中定义的那些术语应该被解释为具有与其在相关技术和本发明内容中的含义一致的含义，并且将不被解释为理想化或过于正式的含义。
以下内容将结合附图对示例性实施例进行描述。须注意的是，参考附图中所描绘的组件不一定按比例显示；而相同或类似的组件将被赋予相同或相似的附图标记表示或类似的技术用语。
下面参照附图，对本发明的具体实施方式作进一步的详细描述。
如图1及图2所示，本发明实施例提供一种内埋式线路板1，内埋式线路板1包括第一基材11、内埋电阻13、导电接脚14以及导电线路16，第一基材11上形成有至少一个孔槽12以及至少一个线路槽15，内埋电阻13及导电接脚14设置于孔槽12内，内埋电阻13设置于第一基材11与导电接脚14之间，导电线路16设置于线路槽15中，导电线路16与导电接脚14电性连接。
第一基材11包括第一表面111，孔槽12及线路槽15开设于第一表面111,孔槽12及线路槽15由第一表面111向内凹陷形成。于一实施例中，孔槽12及线路槽15的深度范围可以为5μm至25μm，具体可以为20μm。
于一实施例中，第一基材11可以为绝缘材料，例如聚酰亚胺或聚丙烯等。于一实施例中，第一基材11可以为透明材料或不透明材料。于一实施例中，第一基材11可以为柔性材料或非柔性材料。
孔槽12包括第二表面120，第二表面120为孔槽12的内壁，例如可以包括孔槽12的底壁和侧壁。于一实施例中，内埋电阻13设置于孔槽12内，具体的，内埋电阻13可以完全覆盖第二表面120。
于一实施例中，内埋电阻13的材料可以包括元素镍、元素铬或元素钛中的至少一种，例如可以为金属镍、金属铬或金属钛的单质、合金或者盐类。于一实施例中，内埋电阻的厚度范围可以为0.03μm至1μm。
于一实施例中，两个导电接脚14间隔设置于孔槽12内，导电接脚14设置于内埋电阻13远离第一基材11的表面，两个导电接脚之间的间距范围为1μm至25μm。
于一实施例中，每个导电接脚14均可分别与导电线路16电性连接，导电线路16及导电接脚14内埋于第一基材11内，通过内埋设置可以降低同层导电线路16或导电线路16与其他同层电子元件之间的讯号干扰。
于一实施例中，导电接脚14设置于整面的内埋电阻13远离第一基材11一侧，即，内埋电阻13设置于导电接脚14与第一基材11之间，使得导电接脚14与第一基材11间隔设置。
内埋电阻13不仅可以实现对大功率的承受，且不会影响同层射频讯号走线的损耗，易于实现元器件小型化的优点。
内埋式线路板1还包括覆盖层18，覆盖层18覆盖内埋电阻13未被导电接脚14覆盖的第二表面120，以及导电接脚14裸露的表面，以及第一表面111，以及导电线路16裸露的表面。于一实施例中，覆盖层18可以为阻焊层或防焊层，覆盖层18的材质可以为油墨。
覆盖层18可以通过印刷、喷涂、镀膜等多种形式制作，覆盖层18一方面可保护内埋式线路板1不因物理接触而破坏，另一方面还能为内埋式线路板1提供电磁屏蔽或绝缘屏蔽等电磁防护。
于一实施例中，覆盖层18覆盖上述表面前，还可在第一基材11上设置其他电子元件，例如电容单元或电感单元，或可以在第一基材11上增层。在其他实施例中，可以在覆盖层18远离第一基材11的表面进行增层或设置电性元件或进行蚀刻开设其他结构。
如图3至图13所示，本发明实施例还提供一种内埋式线路板1的制作方法，包括如下步骤：
步骤S1：提供一第一基材11，第一基材11包括一第一表面111，在第一表面111形成一孔槽12，孔槽12暴露的表面为第二表面120。
具体可包括如下步骤：
步骤S11：如图4所示，在第一基材11表面设置一干膜21。
在其他实施例中，干膜21可替换为可重复使用的掩膜。
步骤S12：如图5所示，对干膜21进行曝光、显影、蚀刻使第一表面111的至少部分裸露。
于一实施例中，可使用黄光显影支撑对干膜21进行蚀刻，可有效控制蚀刻精度。
步骤S13：如图6所示，使用等离子体蚀刻工艺对第一表面111裸露的部分进行蚀刻得到孔槽12。
于一实施例中，孔槽12的深度范围可以为5μm至25μm，具体可以为20μm，使用等离子体蚀刻可有效控制蚀刻精度，孔槽12的可控深度小于1μm。
步骤S2：在第一基材11形成有孔槽12一侧形成一电阻材料层22，保留位于第二表面120的电阻材料层22形成一内埋电阻13，去除未设置于第二表面120的电阻材料22。
步骤S21：如图7所示，使用物理镀膜或化学镀膜的方式在第一基材11形成有孔槽12一侧形成电阻材料22。
于一实施例中，电阻材料22覆盖第二表面120以及干膜21远离第一基材11一侧。
于一实施例中，电阻材料22完全覆盖第二表面120，电阻材料22包括元素镍、元素铬或元素钛中的至少一种。
步骤S22：如图7及图8所示，去除干膜21以去除附着于干膜21表面的电阻材料22，设置于孔槽12内部的电阻材料22被保留形成内埋电阻13。
步骤S3：在第一基材11形成有孔槽12一侧形成一掩膜23，掩膜23包括第一子掩膜231，第一子掩膜231设置于孔槽12内并将孔槽12分割为间隔的第一子槽121及第二子槽122。
步骤S31：如图9所示，掩膜23包括第一子掩膜231及第二子掩膜232，第二子掩膜232设置于第一表面111，第二子掩膜232上形成有一贯穿第二子掩膜232的线路开口24。
于一实施例中，掩膜23可以为可重复使用的掩膜。
于一实施例中，第一子掩膜231可设置于孔槽12中间区域，第一子掩膜231的宽度可大于20μm。
步骤S32：如图10所示，使用等离子体蚀刻工艺对由线路开口24暴露的第一表面111进行蚀刻得到一线路槽15。
步骤S33：如图11所示，使用物理镀膜或化学镀膜的方式在孔槽12及线路槽15中设置导电单元25。
于一实施例中，导电单元25的材料可以为铜，在其他实施例中，导电单元25的材料还可以为金属银或金，或具备导电能力的合金或金属复合物。
于一实施例中，在第一子槽121及第二子槽122内分别设置导电单元25。
步骤S4：如图12所示，去除掩膜23，并对导电单元25进行图案化处理形成设置于线路槽15中的导电线路16及设置于孔槽12中的导电接脚14。
步骤S5：如图13所示，在第一基材11设置有导电线路16一侧形成一覆盖层18。
于一实施例中，覆盖层18覆盖内埋电阻13未被导电接脚14覆盖的表面，以及导电接脚14裸露的表面，以及第一表面111，以及导电线路16裸露的表面。于一实施例中，覆盖层18可以为阻焊层或防焊层，覆盖层18的材质可以为油墨，可通过印刷的方式形成覆盖层18。
于一实施例中，可在第一基材11表面形成一种子层，该种子层可用于作为物理镀膜或化学镀膜等制成中薄膜的生长基础，该种子层在蚀刻或物理镀膜或化学镀膜的过程中可被去除。
上文中，参照附图描述了本发明的具体实施方式。但是，本领域中的普通技术人员能够理解，在不偏离本发明的精神和范围的情况下，还可以对本发明的具体实施方式作各种变更和替换。这些变更和替换都落在本发明所限定的范围内。
Claims (10)
1.一种内埋式线路板的制作方法，其特征在于，包括如下步骤：
提供一第一基材，所述第一基材包括一第一表面，在所述第一表面形成一孔槽，所述孔槽暴露的表面为第二表面；
在所述第一基材形成有所述孔槽一侧形成一电阻材料层，保留位于所述第二表面的所述电阻材料层形成一内埋电阻，去除未设置于所述第二表面的电阻材料层；
在所述第一基材形成有所述孔槽一侧形成一掩膜，所述掩膜包括第一子掩膜，所述第一子掩膜设置于所述孔槽内并将所述孔槽分割为间隔的第一子槽及第二子槽；以及
在所述第一子槽及所述第二子槽内分别形成一个导电接脚。
2.如权利要求1所述的内埋式线路板的制作方法，其特征在于，形成所述孔槽的步骤包括：
在所述第一基材表面设置一干膜；
对所述干膜进行曝光、显影、蚀刻使所述第一表面的至少部分裸露；以及
使用等离子体蚀刻工艺对所述第一表面裸露的部分进行蚀刻得到所述孔槽。
3.如权利要求2所述的内埋式线路板的制作方法，其特征在于：
使用物理镀膜或化学镀膜的方式在所述第一基材形成有所述孔槽一侧形成所述电阻材料层；
使所述电阻材料覆盖所述第二表面以及所述干膜远离所述第一表面一侧；以及
去除所述干膜以去除附着于所述干膜表面的所述电阻材料。
4.如权利要求1所述的内埋式线路板的制作方法，其特征在于：
所述掩膜还包括一第二子掩膜，所述第二子掩膜设置于所述第一表面；
所述第二子掩膜上形成有一贯穿所述第二子掩膜的线路开口；
使用等离子体蚀刻工艺对由所述线路开口暴露的所述第一表面进行蚀刻得到一线路槽；以及
使用物理镀膜或化学镀膜的方式在所述孔槽及所述线路槽中设置导电单元。
5.如权利要求4所述的内埋式线路板的制作方法，其特征在于，还包括如下步骤：
去除所述掩膜；
对所述导电单元进行图案化处理形成设置于所述线路槽中的导电线路及设置于所述孔槽中的所述导电接脚；以及
在所述第一基材设置有所述导电线路一侧形成一覆盖层。
6.如权利要求1所述的内埋式线路板的制作方法，其特征在于，所述电阻材料完全覆盖所述第二表面，所述电阻材料包括元素镍、元素铬或元素钛中的至少一种。
7.一种内埋式线路板，其特征在于，包括：
第一基材，所述第一基材上开设有至少一个孔槽；
内埋电阻，所述内埋电阻设置于所述孔槽内；以及
导电接脚，两个所述导电接脚间隔设置于所述孔槽内，所述导电接脚设置于所述内埋电阻远离所述第一基材的表面。
8.如权利要求7所述的内埋式线路板，其特征在于，所述第一基材上开设有线路槽，所述线路槽中设置有导电线路，所述导电线路与所述导电接脚电性连接，两个所述导电接脚之间的间距范围为1μm至25μm。
9.如权利要求7所述的内埋式线路板，其特征在于，所述内埋电阻覆盖所述孔槽的表面，所述内埋电阻的材料包括元素镍、元素铬或元素钛中的至少一种，所述内埋电阻的厚度范围为0.03μm至1μm。
10.如权利要求7所述的内埋式线路板，其特征在于，还包括覆盖层，所述覆盖层覆盖所述内埋电阻未被所述导电接脚覆盖的表面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010727881.2A CN113973432A (zh) | 2020-07-23 | 2020-07-23 | 内埋式线路板及其制作方法 |
| TW109125688A TWI737425B (zh) | 2020-07-23 | 2020-07-29 | 內埋式線路板及其製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010727881.2A CN113973432A (zh) | 2020-07-23 | 2020-07-23 | 内埋式线路板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113973432A true CN113973432A (zh) | 2022-01-25 |
Family
ID=78283375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010727881.2A Pending CN113973432A (zh) | 2020-07-23 | 2020-07-23 | 内埋式线路板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113973432A (zh) |
| TW (1) | TWI737425B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150845A (en) * | 1980-04-24 | 1981-11-21 | Sanyo Electric Co Ltd | Structure of resistor for compound integrated circuit |
| US6229098B1 (en) * | 1998-06-05 | 2001-05-08 | Motorola, Inc. | Method for forming a thick-film resistor and thick-film resistor formed thereby |
| CN102196673A (zh) * | 2010-03-05 | 2011-09-21 | 欣兴电子股份有限公司 | 线路结构的制作方法 |
| CN106998629A (zh) * | 2016-01-25 | 2017-08-01 | 深南电路股份有限公司 | 一种电路板制作方法及电路板 |
| CN108990270A (zh) * | 2018-08-07 | 2018-12-11 | 江苏普诺威电子股份有限公司 | 平面内埋薄膜电阻pcb板及其加工工艺 |
| CN109963406A (zh) * | 2017-12-25 | 2019-07-02 | 宏启胜精密电子(秦皇岛)有限公司 | 具内埋电阻的柔性电路板及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI405514B (zh) * | 2009-12-22 | 2013-08-11 | Unimicron Technology Corp | 線路板的線路結構的製造方法 |
| JP6092572B2 (ja) * | 2012-10-30 | 2017-03-08 | 株式会社日本マイクロニクス | 多層配線基板及びこれを用いたプローブカード |
-
2020
- 2020-07-23 CN CN202010727881.2A patent/CN113973432A/zh active Pending
- 2020-07-29 TW TW109125688A patent/TWI737425B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150845A (en) * | 1980-04-24 | 1981-11-21 | Sanyo Electric Co Ltd | Structure of resistor for compound integrated circuit |
| US6229098B1 (en) * | 1998-06-05 | 2001-05-08 | Motorola, Inc. | Method for forming a thick-film resistor and thick-film resistor formed thereby |
| CN102196673A (zh) * | 2010-03-05 | 2011-09-21 | 欣兴电子股份有限公司 | 线路结构的制作方法 |
| CN106998629A (zh) * | 2016-01-25 | 2017-08-01 | 深南电路股份有限公司 | 一种电路板制作方法及电路板 |
| CN109963406A (zh) * | 2017-12-25 | 2019-07-02 | 宏启胜精密电子(秦皇岛)有限公司 | 具内埋电阻的柔性电路板及其制作方法 |
| CN108990270A (zh) * | 2018-08-07 | 2018-12-11 | 江苏普诺威电子股份有限公司 | 平面内埋薄膜电阻pcb板及其加工工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI737425B (zh) | 2021-08-21 |
| TW202205925A (zh) | 2022-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101170875B (zh) | 电路板及其制造方法 | |
| CN107920415B (zh) | 具厚铜线路的电路板及其制作方法 | |
| EP1909544A2 (en) | Wired circuit board | |
| WO2007146580A1 (en) | Printed circuit board with coextensive electrical connectors and contact pad areas | |
| US20090288873A1 (en) | Wiring board and method of manufacturing the same | |
| US9901016B1 (en) | Electromagnetic-interference shielding device | |
| US20130170154A1 (en) | Printed circuit board having embedded capacitor and method of manufacturing the same | |
| US9198296B1 (en) | Double sided board with buried element and method for manufacturing the same | |
| JP5075568B2 (ja) | シールド付回路配線基板及びその製造方法 | |
| CN102858092A (zh) | 电路板及其制作方法 | |
| US6218628B1 (en) | Foil circuit boards and semifinished products and method for the manufacture thereof | |
| CN113973432A (zh) | 内埋式线路板及其制作方法 | |
| CN112020229A (zh) | 电路板的制作方法 | |
| US20060096780A1 (en) | Thin film circuit integrating thick film resistors thereon | |
| KR20040023773A (ko) | 도체 배선 패턴의 형성 방법 | |
| CN113170578A (zh) | 布线电路基板及其制造方法 | |
| US8268537B2 (en) | Method for manufacturing printed circuit board | |
| US6360434B1 (en) | Circuit fabrication | |
| KR20060066971A (ko) | 양면 연성회로기판 제조방법 | |
| JP4311157B2 (ja) | 半導体装置用基板の製造方法 | |
| TWI849515B (zh) | 電路板及其製造方法 | |
| CN112312671B (zh) | 电路板以及电路板的制备方法 | |
| KR20140053564A (ko) | 배선 기판 및 그 제조 방법 | |
| CN112654129B (zh) | 抗电磁干扰电路板及其制作方法 | |
| KR20050121840A (ko) | 전자파 차폐 플렉시블 인쇄회로기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |