CN101170875B - 电路板及其制造方法 - Google Patents

Abstract

一种制造电路板的方法，包括：在堆叠于载体的晶种层上形成与第一电路图案相一致的包括依次堆叠的第一镀覆层、第一金属层和第二镀覆层的导电凸版图案；将载体和绝缘体堆叠并压在一起，使得载体的具有导电凸版图案的表面面向绝缘体；通过去除载体将导电凸版图案转录进绝缘体；在绝缘体的具有转录的导电凸版图案的表面上，形成与第二电路图案相一致的包括依次堆叠的第三镀覆层和第二金属层的导电图案；去除第一镀覆层和晶种层；以及去除第一和第二金属层，可以提供在不增加绝缘体数量的情况下具有高密度电路图案的电路板。

Description

电路板及其制造方法

相关申请交叉参考

本申请要求于2006年10月25日在韩国知识产权局提交的第10-2006-0104203号韩国专利申请的权益，其公开的内容全部结合于此以供参考。

技术领域

本发明涉及一种电路板及一种制造电路板的方法。

背景技术

随着电子产品朝向日趋微型化、轻薄化、高密度化、以及封装化发展的趋势，从而电路板同样经历着图案微细化以及产品微型化和封装化的趋势。因此，随着为了在多层印刷电路板上形成微细图案以及提高可靠性和设计密度的需要而发生的原材料的变化，出现了朝向集成电路的组成层的变化。组件也经历从DIP(插装型封装)型到SMT(表面贴装)型的改变，从而安装密度也正在提高。

适应电路日益复杂化以及高密度和微细导线电路的需要，不断提出不同样式的多层电路板。但是，用于制造多层电路板的传统工艺可包括复杂的过程，以及例如因为离子移动等原因，要求相邻电路之间有最小节距，从而局限了微细导线电路图案的形成。

并且，多层电路板可能具有高厚度，这使得很困难制造出薄板，同时在电路和板之间的连接部分可能出现下陷，造成电路从板上剥落。

发明内容

本发明的一方面是提供一种电路板和一种制造该电路板的方法，其中，在不增加绝缘体数量的情况下，形成双层电路图案(一个电路图案埋在绝缘体中而一个电路图案形成在外层上)，以提供高密度的电路图案。

并且，本发明的另一方面是提供一种电路板和一种制造该电路板的方法，其中，在埋在绝缘体中的电路图案和形成在外层上的电路图案之间形成高度差，以减小相邻电路间的节距并因此形成高密度的微细导线电路图案。

本发明的一个方面提供了一种制造电路板的方法，该方法包括：在堆叠于载体上的晶种层上形成导电凸版图案(conductiverelievo pattern)，其中与第一电路图案相一致的导电凸版图案包括依次堆叠的第一镀覆层、第一金属层和第二镀覆层；将载体和绝缘体堆叠并压在一起，使得载体的其上形成有导电凸版图案的表面面向绝缘体；通过去除载体将导电凸版图案转录入绝缘体中；在绝缘体的其上转录有导电凸版图案的表面上形成导电图案，其中与第二电路图案相一致的导电图案包括依次堆叠的第三镀覆层和第二金属层；去除第一镀覆层和晶种层；以及去除第一金属层和第二金属层。

第一镀覆层、第二镀覆层和第三镀覆层可以由与晶种层一样的金属材料形成，而第一金属层和第二金属层可以由与晶种层不同的金属材料形成。在这种情况下，晶种层可以包含铜(Cu)，并且第一金属层和第二金属层可以包含锡(Sn)和镍(Ni)中的至少一种或多种。

形成导电凸版图案可包括：通过在晶种层上选择性地形成镀覆抗蚀层(plating resist)形成与第一电路图案相对应的凹版图案(intaglio pattem)；通过分别实施电镀，在凹版图案中依次堆叠第一镀覆层、第一金属层和第二镀覆层；以及去除镀覆抗蚀层。

载体可以是金属板，在种情况下，可以通过蚀刻金属板的方式来完成转录。

形成导电图案可包括：通过在绝缘体表面上选择性地形成镀覆抗蚀层形成与第二电路图案相对应的凹版图案；通过分别实施电镀在凹版图案中依次堆叠第三镀覆层和第二金属层；以及去除镀覆抗蚀层。

在一些实施例中，形成导电凸版图案可包括在两个载体的每个晶种层上形成导电凸版图案，堆叠和压紧可包括将两个载体堆叠和压紧在绝缘体的任一表面上，使得每个载体的其上形成有导电凸版图案的表面面向绝缘体，转录可包括去除两个载体，以及形成导电图案可包括在绝缘体的任一表面上形成导电图案。

制造电路板的方法，在绝缘体任一表面上形成导电图案之前，然后可进一步包括，在绝缘体中形成导孔(via hole)并且在该导孔中形成晶种层，以及在形成导电图案之后还可进一步包括，在绝缘体上选择性地施加阻焊层。

本发明的另一个方面提供一种电路板，该电路板包括：绝缘体，包括沟槽；第一电路图案，被形成为掩埋沟槽的一部分；以及第二电路图案，形成在绝缘体的其中形成有沟槽的表面上。

第一电路图案和第二电路图案可以形成在绝缘体的两个表面上。

电路板可包括用于电连接形成在绝缘体的任一表面上的第一电路图案的过孔(via)。

在某些情况下，第二电路图案的一部分可以形成得与第一电路图案的一部分重叠。

本发明的其它方面和优点将在以下描述中部分地阐述，并且部分地将从该描述中变得显而易见，或者可以通过实施本发明来理解。

附图说明

图1是根据本发明实施例的电路板的剖切示意图。

图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J、和图2K显示了示出根据本发明实施例的制造电路板的方法的流程图。

图3A、图3B、图3C、图3D、图3E、图3F、图3G、和图3H显示了示出根据本发明另一实施例的制造电路板的方法的流程图。

图4是示出了根据本发明实施例的制造电路板的方法的流程图。

具体实施方式

下面将结合附图详细描述根据本发明一些实施例的电路板及其制造方法，附图中，不管图号如何，那些相同或相应的部件被编以相同的参考标号，并将省略重复性描述。

图1是根据本发明实施例的电路板的剖切示意图。图1中示出了绝缘体24、第一电路图案30、第二电路图案32和过孔36。

由于电子产品变得日趋微型化、轻薄化、高密度化，从而电路板也经历图案微细化和产品微型化的趋势。电路板的电路图案中的高密度和微细图案使电线之间的距离变得较窄(电线中心和相邻电线中心之间的距离称作“节距”)，由此由于离子移动等原因，可发生短路或者不良绝缘。因此，在制造微细电路图案时，为防止电路中的这些短路或不良绝缘，相邻电线之间需要保持最小节距，这将限制微细导线电路的形成。

这个实施例通过形成由埋在绝缘体24内的第一电路图案30和形成在绝缘体24的外层上的第二电路图案32构成的双层电路图案，提供在不增加绝缘体24的数量的情况下具有高密度电路图案的电路板。即，呈现电路板，通过在第一电路图案30(埋在绝缘体24内)和第二电路图案32(形成在绝缘体24的外层上)之间产生高度差以降低相邻电线之间间距的方式，可以在该电路板中形成高密度的微细导线电路图案。这里，在第一电路图案30(埋在绝缘体24中)和第二电路图案32(形成在绝缘体24的外层上)之间可形成大于特定的距离的高度差，以防止发生电路短路。

根据本实施例的电路板可包括：绝缘体24，其中形成与第一电路图案30对应的沟槽；第一电路图案30，被形成为掩埋沟槽的一部分；以及第二电路图案32，形成于绝缘体24的其中形成有沟槽的表面上，第一电路图案30和第二电路图案32之间形成超过一定距离的高度差。

虽然形成在相同平面中的电线之间可能需要特定量值的节距，根据此实施例的电路板可以使第一电路图案30和第二电路图案32形成在形成有特定高度差的两个平面上，以起到形成大于一定间距的节距的效果。这种构造使提供具有高密度电路图案的电路板成为可能。

应该注意的是，如图1中所示，可在绝缘体24的两个表面上均形成第一电路图案30和第二电路图案32，从而对于一个绝缘体24而言可以形成四层电路图案。在这种情况下，通过过孔36可以连接形成在绝缘体24任一表面上的第一电路图案30以能够实现电传导。

同样，可以使得第一电路图案30的一部分与第二电路图案32的一部分重叠(见图1中形成过孔36的部分)，以便形成在绝缘体24的一个表面上的第一电路图案30和第二电路图案32之间电连接。

图2A至2K显示了示出根据本发明实施例的制造电路板的方法的流程图。图2A至2K中示出了载体12、晶种层14、镀覆抗蚀层16、第一镀覆层18、第一金属层20、第二镀覆层22、导电凸版图案21、绝缘体24、第三镀覆层26、第二金属层28、导电图案27、第一电路图案30和第二电路图案32。

这个实施例可以提供通过形成由埋在绝缘体24中的第一电路图案30和形成在绝缘体24的外层上的第二电路图案32构成的双层电路图案而制造电路板的方法，所述电路板在不增加绝缘体24数量的情况下具有高密度电路图案。

即，通过依次堆叠第一镀覆层18、第一金属层20和第二镀覆层22而形成的导电凸版图案21，可以与第一电路图案30相一致而形成在堆叠于载体12上的晶种层14上。可以使得载体12的具有导电凸版图案21的表面面向绝缘体24，并且载体12和绝缘体24可以被堆叠并压在一起，之后去除载体12可以使导电凸版图案21被转录入绝缘体24的表面内。

接下来，通过依次堆叠第三镀覆层26和第二金属层28形成的导电图案27，可以与第二电路图案32相一致而形成在绝缘体24的转录有导电凸版图案21的表面上，之后可以去除第一镀覆层18和晶种层14。

通过后来去除第一金属层20和第二金属层28，可以制造出具有在绝缘体24的表面内埋至一定深度的第一电路图案30和形成在绝缘体24的表面上的第二电路图案32的电路板。

参考图2A、2B和2C，在堆叠于载体12上的晶种层14上形成具有依次堆叠的第一镀覆层18、第一金属层20和第二镀覆层22的导电凸版图案21，从而导电凸版图案21与第一电路图案30相一致，可如下所述实施。镀覆抗蚀层16可以选择性地形成在晶种层14上以形成与第一电路图案30相对应的凹版图案(图2A)，通过使用晶种层14作为电极对第一镀覆层18、第一金属层20和第二镀覆层22中的每个实施电镀，第一镀覆层18、第一金属层20和第二镀覆层22可以依次堆叠在凹版图案中(图2B)，然后可以去除镀覆抗蚀层16以形成与第一电路图案30相一致的导电凸版图案21(图2C)。

在载体12的晶种层14上形成与第一电路图案30相一致的导电凸版图案21的方法可包括：在载体12的晶种层14上涂覆感光材料；构造与第一电路图案30相对应的光掩膜；之后将光掩膜安置在涂覆有感光材料的晶种层14上并且在紫外线下曝光。曝光后，可以使用例如显影液对感光材料的未固化部分显影，以在晶种层14上形成与第一电路图案30匹配的凹版图案(图2A)。

通过选择性地显影和曝光堆叠在载体12的晶种层14上的感光薄膜层，感光薄膜层的由于光掩膜而还没有曝光的未固化部分从载体12的晶种层14被去除，而感光薄膜的由于曝光已经被固化的部分被保留，从而可以形成与第一电路图案30相对应的凹版图案。

感光薄膜层(例如，感光薄膜层可以是干膜)可以用作堆叠在载体12的晶种层14上的感光材料，通过使用底片(artwork film)的光掩膜等选择性地曝光和显影，然后感光薄膜层可以形成为与想要的第一电路图案30相对应的凹版图案。同样可以通过在载体12的晶种层14上应用感光液而形成感光薄膜层。

当与第一电路图案30相对应的凹版图案在载体12的晶种层14上形成时，通过使用晶种层14作为电极而实施电镀，第一镀覆层18可以首先形成在凹版图案中。当堆叠第一镀覆层18后，可以通过电镀堆叠第一金属层20。

第一金属层20可包含锡和镍中的至少一种或多种。这里，第一镀覆层和第一金属层20可以只形成在凹版图案的一部分中。因为当在随后的步骤中去除第一镀覆层18和第一金属层20时，第一镀覆层18和第一金属层20在凹版图案中堆叠所至的高度形成第一电路图案30和第二电路图案32之间的特定的高度差，所以第一镀覆层18和第一金属层20可被堆叠至不会引起电路短路的高度。

当特定深度的第一镀覆层18和第一金属层20堆叠在凹版图案中时，第二镀覆层22可堆叠在顶部。当去除第一镀覆层18和第一金属层20后，第二镀覆层22后续可成为第一电路图案30(图2B)。

本领域技术人员熟知的导电材料，诸如铝(Al)、银(Ag)、铜(Cu)、铬(Cr)等，可以用作第一镀覆层18和第二镀覆层22。例如，铜可用作晶种层14，在实施电镀以在凹版图案中堆叠第一镀覆层18和第二镀覆层22时，该晶种层可用作电极。

第一金属层20和第二金属层28可以由不同于用于第一至第三镀覆层18、22、26的材料的金属形成，从而如后所述，当去除第一镀覆层18和晶种层14时，所述第一金属层和第二金属层可以用作抗蚀层。

第一金属层20和第二金属层28可包含锡(Sn)和镍(Ni)中的至少一种或多种。即，金属层可以由锡(Sn)或者镍(Ni)制成，锡(Sn)可以与额外形成于其上的镍(Ni)一起形成，或者镍(Ni)可以与额外形成于其上的锡(Sn)一起形成。当然，第一金属层20和第二金属层28也可由不同金属形成。

在第一镀覆层18、第一金属层20和第二镀覆层22依次堆叠在凹版图案中之后，可以去除镀覆抗蚀层16以在载体12的晶种层14上形成与第一电路图案30相一致的导电凸版图案21(图2C)。

当导电凸版图案21形成在载体12的晶种层14上时，载体12和绝缘体24可以被堆叠并压紧，同时载体12的具有导电凸版图案21的表面面向绝缘体24，从而导电凸版图案21压入绝缘体24中(图2D和2E)，之后去除载体12可使得导电凸版图案21被掩埋并转录入绝缘体24的表面内。这里，堆叠在载体12的表面上的晶种层14同样也可以被转印(图2F)。

绝缘体24可以包含热塑树脂和玻璃环氧树脂中的至少一种，并且当导电凸版图案21埋入绝缘体24中时，绝缘体24可处于软化状态。即，通过提高温度至热塑树脂和/或玻璃环氧树脂的软化温度对绝缘体24进行软化之后，凸版一般形成在载体12的晶种层14中的导电凸版图案21可以被压入软化的绝缘体24中。也可以使用半固化片作为绝缘体24，在该半固化片中，热固树脂被注入到玻璃纤维中以提供半固化状态。

关于去除载体12的方法，如果载体12由金属板制成，该去除可包括蚀刻金属板，或者如果载体12由薄膜(诸如树脂等)制成，并且通过热塑性粘合剂附着至绝缘层上，可以通过施加特定的温度从而降低粘合剂的粘性以分离载体12。

当导电凸版图案21转录入绝缘体24的表面内时，通过依次堆叠第三镀覆层26和第二金属层28而制成的导电图案27，可以与第二电路图案32相一致形成在绝缘体24的表面上。

即，通过选择性地形成镀覆抗蚀层可以在绝缘体24的表面中形成与第二电路图案32相对应的凹版图案(图2G)，第三镀覆层26和第二金属层28通过实施电镀可以依次堆叠(图2H)，然后可以去除镀覆抗蚀层16以在绝缘体24的表面上形成与第二电路图案32相一致的导电图案27(图2I)。

形成与第二电路图案32相对应的凹版图案的方法可与在晶种层14中形成与第一电路图案30相对应的凹版图案的方法相同，因此不再作进一步详细的阐述。

当形成与第二电路图案32相对应的凹版图案时，第三镀覆层26和第二金属层28可依次堆叠在凹版图案中。如上所述，当从绝缘体24去除载体12时，用在载体12表面上的晶种层14也可以转印至绝缘体24。这个晶种层14可以用作电极以实施电镀来堆叠第三镀覆层26然后堆叠第二金属层28。

本领域技术人员熟知的导电材料，诸如铝(Al)、银(Ag)、铜(Cu)、铬(Cr)等，可以用作第三镀覆层26。举例来说，铜可用作晶种层14，其在实施电镀中可被用作电极以在凹版图案中堆叠第三镀覆层26。当在后续过程中去除第一金属层20和第二金属层28时，第三镀覆层26可变成形成在绝缘体24的表面上的第二电路图案32。

第二金属层28可以由与第一金属层20相同的材料制成，从而当去除第一和第二金属层20、28时，通过单一蚀刻工艺可以同时去除第一金属层20和第二金属层28。

导电图案27可以形成为具有与从绝缘体24的表面压入的导电凸版图案21重叠的部分。从而通过使得一部分与导电凸版图案重叠，在后续过程中将要形成的第一电路图案30和第二电路图案32能够选择性地电连接。即，为了使导电图案27的一部分与从绝缘体24的表面压入的导电凸版图案21的一部分重叠，与第二电路图案32相对应的凹版图案的一部分可以形成在导电凸版图案21的上面，在所述的凹版图案的一部分处，在该凹版图案中堆叠第三镀覆层26和第二金属层28可导致导电凸版图案21的一部分与导电图案27的一部分重叠，从而它们电连接。

通过依次堆叠第三镀覆层26和第二金属层28，在绝缘体24的表面上形成与第二电路图案32相一致的导电图案27之后，可以去除第一镀覆层18和晶种层14。第一镀覆层18可以通过使用晶种层14作为电极电镀形成，并且第一镀覆层18和晶种层14可以由同样的材料制成，从而通过单一蚀刻步骤可以将它们同时去除。这里，第一金属层20和第二金属层28可以由不同于晶种层14的金属材料制成，以起到蚀刻第一镀覆层18和晶种层14的抗蚀剂的作用，使得形成第一金属层20或者第二金属层28的区域不被蚀刻(图2J)。

在去除第一镀覆层18和晶种层14后，可以去除第一金属层20和第二金属层28。如果第一金属层20和第二金属层28由不同的金属材料制成，可以对每种金属分别施加抗蚀剂以单独地去除第一和第二金属层20、28，并且如果第一金属层20和第二金属层28由相同金属制成，可以通过单一蚀刻步骤将它们同时去除。就减少蚀刻工序的时间而言，理想的是，第一和第二金属层20、28由相同的金属形成(图2K)。

当去除第一镀覆层18、晶种层14和第一金属层20后，可以形成与第一镀覆层18和第一金属层20高度相称的高度差，并且第二镀覆层22以特定的深度埋在绝缘体24内以形成第一电路图案30。并且，当去除第二金属层28后，第三镀覆层26可以形成在绝缘体24的表面上以形成第二电路图案32。

当第一电路图案30和第二电路图案32以特定的距离差形成时，即使第一电路图案30形成得与第二电路图案32直接相邻，也能够避免电路短路，由此可以制造具有高密度的电路图案的电路板。

图3A至3H描述了示出根据本发明另一实施例的制造电路板的方法的流程图。在图3A至3H中示出了载体12、晶种层14、镀覆抗蚀层16、导电凸版图案21、绝缘体24、第三镀覆层26、第二金属层28、导电图案27、第一电路图案30、第二电路图案32、导孔34和过孔36。

这个实施例提供通过使用两个载体12在绝缘体24的任一表面上分别形成一个双层电路图案而制造四层结构的电路板的方法。

根据上述方法，导电凸版图案21可以与第一电路图案30相一致形成在两个载体12的每个晶种层14上，在该导电凸版图案中第一镀覆层、第一金属层和第二镀覆层依次堆叠。在两个载体12中的每个载体的具有导电凸版图案21的表面面向绝缘体24的任一表面的情况下，当载体12堆叠并压在绝缘体24的两个表面上，并随后去除两个载体12时，每个导电凸版图案21埋在绝缘体24的任一表面内(图3A、3B和3C)。

当导电凸版图案21转录入绝缘体24的任一表面中时，导电凸版图案27可以与第二电路图案32相一致形成在绝缘体24的任一表面上，在该导电凸版图案中第三镀覆层26和第二金属层28依次堆叠。

即，通过在绝缘体24的两个表面上选择性地形成镀覆抗蚀层16，可以形成与第二电路图案32相对应的凹版图案(图3D)，并且通过实施电镀可以依次堆叠第三镀覆层26和第二金属层28(图3E)，之后可以去除镀覆抗蚀层16以在绝缘体24的表面上形成与第二电路图案32相一致的导电图案27(图3F)。

随后，通过去除第一镀覆层18和晶种层14(图3G)，并去除第一金属层20和第二金属层28，可以制造出具有第一电路图案30(在绝缘体24的两个表面中被埋至特定的深度)和第二电路图案32(形成在绝缘体24的两个表面上)的电路板(图3H)。

在去除载体12以将导电凸版图案21埋进绝缘体24的两个表面内之后，并且在绝缘体24的两个表面上形成导电图案27之前，可以包括在绝缘体24中加工导孔34然后在导孔34中形成晶种层14以便在导孔34内实施镀覆的操作。在这种情况下，为了更容易地处理导孔34，可以对埋在绝缘体24的两个表面中的导电凸版图案21进行设计以使得它们的终端相互面对。

在处理其中形成有晶种层14的导孔34之后，可以形成包括形成过孔36的区域的与第二电路图案32相对应的凹版图案。通过形成包括过孔36形成区域的凹版图案然后在该凹版图案中堆叠第三镀覆层26和第二金属层28，可以容易地实现所有层的层之间的导电。

随后，可以应用阻焊层以保护板的表面和在外层露出的电路。同样，可以对半导体芯片等将要连接至的焊盘部实施镀金工艺。

图4是示出根据本发明实施例的制造电路板的方法的流程图。参照图4，在操作S100中，通过依次堆叠第一镀覆层、第一金属层和第二镀覆层，可以在堆叠于载体上的晶种层上形成与第一电路图案相一致的导电凸版图案。

在堆叠于载体上的晶种层上形成具有依次堆叠的第一镀覆层、第一金属层和第二镀覆层的导电凸版图案，从而导电凸版图案与第一电路图案相一致，可按如下所述实施上述操作。在晶种层上选择性地形成镀覆抗蚀层，以形成与第一电路图案相对应的凹版图案；并且通过使用晶种层作为电极对第一镀覆层、第一金属层和第二镀覆层中的每个实施电镀，可在凹版图案中依次堆叠第一镀覆层、第一金属层和第二镀覆层；之后可以去除镀覆抗蚀层以形成与第一电路图案相一致的导电凸版图案。

在载体的晶种层上形成与第一电路图案相一致的导电凸版图案的方法可以包括：在载体的晶种层上涂覆感光材料；构造与第一电路图案相对应的光掩膜；随后在涂覆有感光材料的晶种层上安置光掩膜并且紫外线下曝光。曝光后，可以使用例如显影液对感光材料的未固化部分进行显影，以在晶种层上形成与第一电路图案相匹配的凹版图案(S110)。

通过对堆叠在载体的晶种层上的感光薄膜层进行选择性地曝光和显影，由于光掩膜作用而没有曝光的感光薄膜层的部分从载体的晶种层上被去除，而感光薄膜层的由于曝光已经被固化的部分被保留，由此可以形成与第一电路图案相对应的凹版图案。

当与第一电路图案相对应的凹版图案在载体的晶种层上形成时，第一镀覆层通过使用晶种层作为电极实施电镀可以首先形成在凹版图案中。当堆叠第一镀覆层后，可以通过电镀的方式堆叠第一金属层。第一金属层可包括锡和镍中的至少一种或多种。这里，第一镀覆层和第一金属层可以只形成在凹版图案的一部分中。当特定深度的第一镀覆层和第一金属层堆叠在凹版图案中时，第二镀覆层可堆叠在顶部上。当第一镀覆层和第一金属层被去除时，随后第二镀覆层可变成第一电路图案(S120)。

在将第一镀覆层、第一金属层和第二镀覆层依次堆叠在凹版图案中后，可以去除镀覆抗蚀层以在载体的晶种层上形成与第一电路图案相一致的导电凸版图案(S130)。

在操作S200中，载体的其上形成有导电凸版图案的表面可被堆叠以面向绝缘体并且被压到一起，从而导电凸版图案压入绝缘体24中。

在操作S300中，可去除载体从而压入绝缘体24的导电凸版图案被转录进绝缘体的表面内。这里，被用来堆叠在载体的表面上的晶种层也可以被转印。

在操作S400中，通过依次堆叠第三镀覆层和第二金属层而制成的导电图案，可以与第二电路图案相一致形成在绝缘体的表面上，导电凸版图案已经转录至该绝缘体的表面上。

通过在绝缘体的表面上选择性地形成镀覆抗蚀层形成与第二电路图案相对应的凹版图案之后(S410)，并且实施电镀以依次堆叠第三镀覆层和第二金属层(S420)，可以去除镀覆抗蚀层以在绝缘体的表面上形成与第二电路图案相一致的导电图案(S430)。导电图案可以形成为使得一部分与压入绝缘体表面中的导电凸版图案重叠。从而通过使得一部分与导电凸版图案重叠，在后续过程中形成的第一电路图案和第二电路图案可以选择性地电连接。即，为了使导电图案的一部分与压入绝缘体的表面内的导电凸版图案的一部分重叠，对应于第二电路图案的凹版图案的一部分可以形成在导电凸版图案的上方，并且第三镀覆层和第二金属层可堆叠在凹版图案中，从而导电凸版图案的一部分与导电图案的一部分重叠并变得电连接。

在操作S500中，可去除第一镀覆层和晶种层。第一镀覆层可以通过使用晶种层作为电极电镀形成，第一镀覆层和晶种层可以由同样的金属制成，以便可通过单一蚀刻步骤去除它们。这里，第一金属层和第二金属层可以由与晶种层不同的金属材料制成，以起到蚀刻第一镀覆层和晶种层的抗蚀剂的作用，从而形成有第一金属层或者第二金属层的区域可不被蚀刻。

在操作S600中，可以去除第一金属层和第二金属层。如果第一金属层和第二金属层由不同金属材料制成，可以对每种金属分别应用蚀刻剂以单独地去除金属层，但是如果第一金属层和第二金属层是相同的金属，可以通过一个蚀刻步骤同时去除它们。为了减少用于蚀刻工序的时间，理想的是，第一和第二金属层可由相同的金属形成。

当去除第一镀覆层、晶种层和第一金属层时，可以形成与第一镀覆层和第一金属层的高度相称的高度差，并且第二镀覆层可以特定的深度埋在绝缘体中，以形成第一电路图案。并且，当去除第二金属层时，第三镀覆层可以形成在绝缘体的表面上以形成第二电路图案。

当第一电路图案和第二电路图案以特定的距离差形成时，即使第一电路图案形成得与第二电路图案直接相邻，也可以避免电路短路，从而能够制造出具有高密度的电路图案的电路板。

根据上述本发明的一些实施例，通过形成由埋在绝缘体内的第一电路图案和形成在绝缘体的外层上的第二电路图案构成的双层电路图案，可以制造在不增加绝缘体数量的情况下具有高密度电路图案的电路板。

此外，在不增加绝缘体数量的情况下，可以形成具有多层结构的电路板，以便不但可以降低电路板的总厚度而且可以节省原材料。

另外，由于电路可以形成在板的内部，电路和板之间能够有高粘结性使得电路剥落的可能性很小，并且热量可以容易的从板散发。

尽管已经结合具体实施例详细描述了本发明的精神，但是，这些实施例仅用于示例性目的而不限制本发明。应该理解，在不背离本发明的精神和范围的情况下，本领域的技术人员可以对实施例进行修改和变化。

Claims (8)

1.一种制造电路板的方法，所述方法包括：

在堆叠于载体的晶种层上形成导电凸版图案，与第一电路图案相一致的所述导电凸版图案包括依次堆叠的第一镀覆层、第一金属层和第二镀覆层；

将所述载体和绝缘体的表面堆叠并压紧在一起，安置所述载体使得所述载体的其上形成有所述导电凸版图案的表面面向所述绝缘体；

通过去除所述载体将所述导电凸版图案和所述晶种层转录到所述绝缘体上；

在所述绝缘体的其上转录有所述导电凸版图案的表面上形成了被转录的所述晶种层上的导电图案，与第二电路图案相一致的所述导电图案包括依次堆叠的第三镀覆层和第二金属层；

去除所述第一镀覆层和所述晶种层；以及

去除所述第一金属层和所述第二金属层。

2.根据权利要求1所述的方法，其中，所述第一镀覆层、所述第二镀覆层和所述第三镀覆层由与所述晶种层的金属材料相同的金属材料形成，并且

所述第一金属层和所述第二金属层由与所述晶种层的金属材料不同的金属材料形成。

3.根据权利要求2所述的方法，其中，所述晶种层包含铜(Cu)，并且所述第一金属层和所述第二金属层包含锡(Sn)和镍(Ni)中的至少一种或多种。

4.根据权利要求1所述的方法，其中，形成所述导电凸版图案包括：

通过在所述晶种层上选择性地形成镀覆抗蚀层，形成与所述第一电路图案相对应的凹版图案；

通过分别实施电镀，在所述凹版图案中依次堆叠所述第一镀覆层、所述第一金属层和所述第二镀覆层；以及

去除所述镀覆抗蚀层。

5.根据权利要求1所述的方法，其中，所述载体是金属板，并且通过蚀刻所述金属板实施所述转录。

6.根据权利要求1所述的方法，其中，形成所述导电图案包括：

通过在所述绝缘体的表面上的所述晶种层上选择性地形成镀覆抗蚀层，形成与所述第二电路图案相对应的凹版图案；

通过分别实施电镀，在所述凹版图案中依次堆叠所述第三镀覆层和所述第二金属层；以及

去除所述镀覆抗蚀层。

7.根据权利要求1所述的方法，其中，形成所述导电凸版图案包括：

在两个载体的每个所述晶种层上形成导电凸版图案，所述堆叠和压紧包括：

将所述两个载体堆叠和压紧在所述绝缘体的任一表面上，安置每个所述载体使得每个所述载体的其上形成有所述导电凸版图案的表面面向所述绝缘体，

所述转录包括：

去除所述两个载体，

以及形成所述导电图案包括：

在所述绝缘体的任一表面上形成导电图案。

8.根据权利要求7所述的方法，在所述绝缘体的任一表面上形成所述导电图案之前，进一步包括：

在所述绝缘体中形成导孔；以及

在所述导孔中形成晶种层，

并且在所述绝缘体的任一表面上形成所述导电图案之后，进一步包括：

在所述绝缘体上选择性地施加阻焊层。

Images