JPH04314382A - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JPH04314382A
JPH04314382A JP7990691A JP7990691A JPH04314382A JP H04314382 A JPH04314382 A JP H04314382A JP 7990691 A JP7990691 A JP 7990691A JP 7990691 A JP7990691 A JP 7990691A JP H04314382 A JPH04314382 A JP H04314382A
Authority
JP
Japan
Prior art keywords
layer
wiring pattern
resist mask
bump
copper plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7990691A
Other languages
English (en)
Inventor
Kazumasa Abe
阿部 一雅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7990691A priority Critical patent/JPH04314382A/ja
Publication of JPH04314382A publication Critical patent/JPH04314382A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、配線基板の製造方法に
関し、特に、半導体チップ等が所謂フェースダウン接合
方式で実装される配線基板の製造方法に関する。
【0002】
【従来の技術】これまでの半導体チップの接合方式とし
ては、半導体チップを樹脂パッケージ内に封止して構成
したICをプリント配線基板に接続するという方法が一
般的であった。しかし、プリント配線基板の配線パター
ンがファインピッチ化してくると、上記方法では、実装
密度が上がらないという問題がある。そこで、現在では
、直接半導体チップをプリント配線基板に接続すること
により、実装密度を向上させるようにしている。
【0003】半導体チップを直接配線基板に接合させる
方式としては、金線を使用したワイヤボンディング法や
配線基板あるいは半導体チップにバンプを形成してこの
バンプを介して半導体チップを接続する方法(バンプ法
)がある。前者のワイヤボンディング法は、後者のバン
プ法に比べて作業性及び実装密度が劣ることから、今日
では、後者のバンプ法が実装密度を上げる技術として注
目されている。
【0004】このバンプ法は、具体的には、半導体チッ
プのアクティブ面(表面)を下向きにして配線基板と向
い合わせ、更に双方の接続点をバンプを介して電気的に
接続させるというものである(フェースダウン接合方式
)。このバンプ法は、配線基板側にバンプを形成する方
法と半導体チップ自体にバンプを形成する方法とがある
が、前者の方法の場合、特別な半導体チップを形成する
必要がなく、従来の半導体チップが何の加工なしにその
まま使えるという利点がある。
【0005】従来、配線基板にバンプを形成する方法と
しては、図5Aに示すように、導体板21上に薄めっき
層22を形成したのち、該薄めっき層22上にめっきレ
ジスト23を形成する。その後、図5Bに示すように、
めっきレジスト23の開口23aを通して露出する薄め
っき層22をエッチング除去する。次に、図5Cに示す
ように、めっきレジスト23の開口23a内にバンプ層
24及び配線層25を埋め込む。その後、図6Aに示す
ように、めっきレジスト23を剥離したのち、配線層2
5を含む全面に樹脂層26を形成する。そして、図6B
に示すように、導体板21及び薄めっき層22を剥離し
て、配線層25が樹脂層26内に埋め込まれ、かつ該配
線層25上にバンプ層24が形成された配線基板を得る
(特開昭64−84691号公報参照)。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来の形成方法は、めっきレジスト23の開口23aを通
して露出する薄めっき層22を除去し、その後、上記開
口23a内にバンプ層24及び配線層25を形成するよ
うにしているため、通常では、配線層25全面にバンプ
層24が形成された形となる。バンプ層24は、半導体
チップがマウントされる部分のみに形成されれば良いた
め、上記従来の方法の場合、配線層25のみが形成され
る部分(以下、単に回路部と記す)と、バンプ層24が
形成される部分とを区別して形成しなければならない。
【0007】この場合、例えば、上記めっきレジスト2
3の開口23a中、回路部となる部分に別のめっきレジ
ストを形成したのち、バンプ層24を埋め込み、その後
、別のめっきレジストを除去して配線層25を形成する
という工程が必要になる。しかし、最初のめっきレジス
ト23に形成されている微細な開口23aから後工程で
形成された別のめっきレジストを完全に除去するには困
難性が伴う。
【0008】また、別の方法として、全体にめっきを施
し、後工程で該めっきをエッチング除去するという方法
が考えられるが、このめっき用の金属として、エッチン
グが困難な金属を使うことができず、金めっきなどの使
用はできないことになる。また、バンプ層24は、薄め
っき層22の厚みに依存し、バンプ層24を厚くするた
めに、薄めっき層22を厚くすると、薄めっき層22の
形成むらの発生や精度の劣化の原因となる。
【0009】従って、従来の形成方法では、製造工程が
複雑になると共に、バンプの形状、厚みに制約が生じ、
配線基板へのバンプの形成が非常に面倒になるという不
都合がある。
【0010】本発明は、このような課題に鑑み成された
もので、その目的とするところは、配線基板へのバンプ
の形成が容易で、しかも、バンプの形状、厚みを自由に
選択でき、信頼性のある半導体チップの接合を行わしめ
ることができると共に、製造工程の簡略化をも図ること
ができる配線基板の製造方法を提供することにある。
【0011】
【課題を解決するための手段】本発明は、導体板1上に
配線パターン6を形成したのち、配線パターン6を含む
全面に樹脂層7を被覆し、その後、導体板1を剥離して
、樹脂層7表面に配線パターン6を埋め込むようにした
配線基板の製造方法において、上記導体板1を剥離した
のち、レジストマスク9を形成し、その後、めっき層(
金めっき層10及び薄膜銅めっき層2)によるバンプ1
1をレジストマスク9の開口9aを通して選択的に形成
したのち、レジストマスク9を除去して配線パターン6
上にバンプ11を残すようにする。
【0012】
【作用】上述の本発明の製造方法によれば、導体板1上
に配線パターン6を形成したのち、配線パターン6を含
む全面に樹脂層7を被覆して、樹脂層7表面に配線パタ
ーン6を埋め込み、その後、導体板1を剥離した後、レ
ジストマスク9を形成し、その後、めっき層10及び2
によるバンプ11をレジストマスク9の開口9aを通し
て選択的に形成したのち、レジストマスク9を除去して
配線パターン6上にバンプ11を残すようにしたので、
従来のように、配線パターン形成用のめっきレジストの
開口内に別のめっきレジストを形成してバンプを形成し
なければならないという手間がなくなり、配線パターン
6上の所要位置にバンプ11を容易に形成することがで
き、製造工程の簡略化を図ることができる。
【0013】また、バンプ11はレジストマスク9を介
して形成するため、バンプ11の形状や厚みを自由に選
べ、立体形状についての自由度を得ることができ、しか
も、バンプ11の形成をエッチングによらずにめっき転
写法によって形成することができるため、バンプ11と
して金めっき層10を用いることができ、半導体チップ
との接続特性を高めることができる。このことは、配線
基板の信頼性及び特性の向上につながる。
【0014】
【実施例】以下、図1〜図4を参照しながら本発明の実
施例を説明する。図1は、本実施例に係るプリント配線
基板の製造方法を示す工程ブロック図、図2〜図4はそ
の製造工程図である。以下、その工程を図1〜図4に基
いて順次説明する。
【0015】まず、図1のステップS1及び図2Aに示
すように、所定の厚みを有するステンレス等の導体板1
を用意し、該導体板1の表面を研磨・洗浄する。
【0016】次に、図1のステップS2及び図2Bに示
すように、上記導体板1に銅めっき処理を施して、導体
板1の一主面上に厚み数μm程度の薄膜の銅めっき層2
を形成する。
【0017】次に、図1のステップS3及び図2Cに示
すように、上記薄膜銅めっき層2上に所定の厚みを有す
るドライフィルム3をラミネートする。
【0018】次に、図1のステップS4及び図2Dに示
すように、上記ドライフィルム3に対し、露光・現像処
理を行って、配線パターンの逆パターンを有するドライ
フィルムによるレジストマスク4を形成する。
【0019】次に、図1のステップS5及び図2Eに示
すように、レジストマスク4の開口4aを通して露出す
る薄膜銅めっき層2を電極として高速の銅めっき処理を
施し、上記レジストマスク4の開口4a内に銅めっき層
5を選択的に形成する。
【0020】次に、図1のステップS6及び図3Aに示
すように、アルカリ溶液にて上記レジストマスク4を除
去することにより、導体板1上の薄膜銅めっき層2上に
、銅めっき層5による配線パターン6を形成する。
【0021】次に、図1のステップS7に示すように、
配線パターン6の表面処理を行う。この表面処理は、後
工程で形成される樹脂層7との密着性を向上させるため
に、配線パターン6の表面を粗化する処理であり、例え
ば、粗面めっき処理が行われる。
【0022】次に、図1のステップS8及び図3Bに示
すように、ホットプレス(加熱圧着)による例えばガラ
ス・エポキシ樹脂等の加熱硬化により、上記配線パター
ン6を含む全面に樹脂層7を形成・被覆し、更に加熱等
の方法で樹脂層を固化して配線パターンと一体化させる
【0023】次に、図1のステップS9及び図3Cに示
すように、導体板1を剥離して下層の薄膜銅めっき層2
の全面を露出させる。
【0024】次に、図1のステップS10及び図3Dに
示すように、上記薄膜銅めっき層2上に所定の厚みを有
するドライフィルム8をラミネートする。
【0025】次に、図1のステップS11及び図4Aに
示すように、上記ドライフィルム8に対し、露光・現像
処理を行って、バンプパターンの逆パターンを有するド
ライフィルムによるレジストマスク9を形成する。この
とき、上記ドライフィルム8の代わりにめっきレジスト
を形成した場合は、レーザあるいは機械的方法でパター
ニングを行う。
【0026】次に、図1のステップS12及び図4Bに
示すように、レジストマスク9の開口9aを通して露出
する薄膜銅めっき層2を電極として金めっき処理を施し
、上記レジストマスク9の開口9a内に金めっき層10
を選択的に形成する。
【0027】次に、図1のステップS13及び図4Cに
示すように、アルカリ溶液にて上記レジストマスク9を
除去したのち、露出する薄膜銅めっき層2を、上記金め
っき層10をマスクとして選択的にエッチング除去する
ことにより、配線パターン6の所要位置に金めっき層1
0及び薄膜銅めっき層2によるバンプ11を形成する。 これにより、樹脂層7表面に埋め込まれた配線パターン
6上の所要位置にバンプ11が形成された本例に係るプ
リント配線基板を得る。
【0028】上述のように、本例によれば、導体板1上
にレジストマスク4を介して配線パターン6を形成した
のち、配線パターン6を含む全面に樹脂層7を形成して
、樹脂層7表面に配線パターン6を埋め込み、その後、
導体板1を剥離した後、レジストマスク9を形成し、そ
の後、金めっき層10及び薄膜銅めっき層2によるバン
プ11をレジストマスク9の開口9aを通して選択的に
形成したのち、レジストマスク9を除去して配線パター
ン6上にバンプ11を残すようにしたので、従来のよう
に、配線パターン形成用のめっきレジストの開口内に別
のめっきレジストを形成してバンプを形成しなければな
らないという手間がなくなり、配線パターン6上の所要
位置にバンプ11を容易に形成することができる。
【0029】また、バンプ11はレジストマスク9を介
して形成するため、バンプ11の形状や厚みを自由に選
べ、立体形状についての自由度を得ることができ、しか
も、バンプ11の形成をエッチングによらずにめっき転
写法によって形成することができるため、バンプ11と
して金めっき層10を用いることができ、半導体チップ
との接続特性を高めることができる。
【0030】従って、本例の配線基板の製造方法によれ
ば、配線基板の信頼性の向上及び特性の向上を図ること
ができると共に、製造工程の簡略化をも図ることができ
る。
【0031】また、配線パターン6は、通常のめっき転
写法によるプリント配線基板の製造方法と同様の工程に
て形成されるため、配線パターン6の形成時にサイドエ
ッチング的な現象は生じず、配線パターン6のファイン
ピッチ化を達成させることができ、しかも、平滑基板が
形成できるため、実装が非常に容易になる。また、それ
に加えて、配線パターン6が樹脂層7表面に埋め込まれ
るため、バンプ11の形成時における配線パターン6へ
の影響はほとんどない。
【0032】また、両面基板、多層基板の場合も、バン
プ形成面の裏面は原則として平滑面であり、フィルムに
しろ、塗膜によるマスキングにしろ、処理はきわめて容
易である。
【0033】
【発明の効果】本発明に係る配線基板の製造方法によれ
ば、配線基板へのバンプの形成が容易で、しかも、バン
プの形状、厚みを自由に選択でき、信頼性のある半導体
チップの接合を行わしめることができると共に、製造工
程の簡略化をも図ることができる。
【図面の簡単な説明】
【図1】本実施例に係るプリント配線基板の製造方法を
示す工程ブロック図。
【図2】本実施例に係るプリント配線基板の製造方法を
示す製造工程図(その1)。
【図3】本実施例に係るプリント配線基板の製造方法を
示す製造工程図(その2)。
【図4】本実施例に係るプリント配線基板の製造方法を
示す製造工程図(その3)。
【図5】従来例に係るプリント配線基板の製造方法を示
す製造工程図(その1)。
【図6】従来例に係るプリント配線基板の製造方法を示
す製造工程図(その2)。
【符号の説明】
1  導体板 2  薄膜銅めっき層 4及び9  レジストマスク 6  配線パターン 7  樹脂層 11  バンプ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  導体板上に配線パターンを形成したの
    ち、該配線パターンを含む全面に樹脂層を被覆し、その
    後、上記導体板を剥離して、上記樹脂層表面に上記配線
    パターンを埋め込むようにした配線基板の製造方法にお
    いて、上記導体板を剥離したのち、レジストマスクを形
    成し、その後、めっき層によるバンプを該レジストマス
    クの開口を通して選択的に形成したのち、上記レジスト
    マスクを除去して上記配線パターン上に上記バンプを残
    すことを特徴とする配線基板の製造方法。
JP7990691A 1991-04-12 1991-04-12 配線基板の製造方法 Pending JPH04314382A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7990691A JPH04314382A (ja) 1991-04-12 1991-04-12 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7990691A JPH04314382A (ja) 1991-04-12 1991-04-12 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JPH04314382A true JPH04314382A (ja) 1992-11-05

Family

ID=13703328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7990691A Pending JPH04314382A (ja) 1991-04-12 1991-04-12 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH04314382A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282098A (ja) * 1994-03-18 2004-10-07 Hitachi Chem Co Ltd 半導体パッケージの製造方法
JP2008109140A (ja) * 2006-10-25 2008-05-08 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282098A (ja) * 1994-03-18 2004-10-07 Hitachi Chem Co Ltd 半導体パッケージの製造方法
JP2008109140A (ja) * 2006-10-25 2008-05-08 Samsung Electro-Mechanics Co Ltd 回路基板及びその製造方法
JP4558776B2 (ja) * 2006-10-25 2010-10-06 サムソン エレクトロ−メカニックス カンパニーリミテッド. 回路基板の製造方法

Similar Documents

Publication Publication Date Title
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US20080099911A1 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
TWI307142B (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP2003516621A (ja) プリント回路基板内にチップを集積化する方法及び集積回路
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
JP2004119726A (ja) 回路装置の製造方法
JP3971500B2 (ja) 半導体素子実装用配線基板の製造方法
JP2005064470A (ja) 半導体ic内蔵モジュール及びその製造方法
JP2001156203A (ja) 半導体チップ実装用プリント配線板
JP2004119729A (ja) 回路装置の製造方法
US20020137256A1 (en) Method and structure for an organic package with improved BGA life
JP2005353837A (ja) 半導体装置及びその製造方法
US7045393B2 (en) Method for manufacturing circuit devices
JP2004031710A (ja) 配線基板の製造方法
JP3523815B2 (ja) 半導体装置
JPH04314382A (ja) 配線基板の製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
EP1122988A2 (en) Mounting board, method of manufacturing the same and method of mounting electronic-circuit element
JP2000340708A (ja) 多層配線基板及びその製造方法並びに半導体装置
JP2002343925A (ja) マルチチップモジュールの製造方法
JPH08222828A (ja) プリント配線板及びその製造方法
JPH10126056A (ja) プリント配線基板の製造方法
US20220246810A1 (en) Package structure and manufacturing method thereof
JP2727539B2 (ja) 集積回路チップ搭載用基板及びその製造方法