KR101022873B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101022873B1
KR101022873B1 KR1020090086445A KR20090086445A KR101022873B1 KR 101022873 B1 KR101022873 B1 KR 101022873B1 KR 1020090086445 A KR1020090086445 A KR 1020090086445A KR 20090086445 A KR20090086445 A KR 20090086445A KR 101022873 B1 KR101022873 B1 KR 101022873B1
Authority
KR
South Korea
Prior art keywords
layer
forming
solder resist
pattern
printed circuit
Prior art date
Application number
KR1020090086445A
Other languages
English (en)
Inventor
황미선
강명삼
김옥태
강선하
신길용
윤길용
조민정
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090086445A priority Critical patent/KR101022873B1/ko
Priority to JP2009274579A priority patent/JP4848451B2/ja
Priority to US12/631,594 priority patent/US8881381B2/en
Application granted granted Critical
Publication of KR101022873B1 publication Critical patent/KR101022873B1/ko
Priority to US14/099,714 priority patent/US20140090245A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, (A) 일면에 제1 패턴부가 형성된 제1 캐리어부를 제조하는 단계; (B) 일면에 제1 솔더레지스트층 및 제2 패턴부가 순차적으로 형성된 제2 캐리어부를 제조하는 단계; (C) 절연층의 일면에 상기 제1 패턴부가 함침되고, 상기 절연층의 타면에 상기 제2 패턴부가 함침되도록 상기 제1 캐리어부와 상기 제2 캐리어부를 상기 절연층에 가압한 후, 상기 제1 캐리어부와 상기 제2 캐리어부를 제거하여 베이스 기판을 제조하는 단계; (D) 접착층을 이용하여 상기 제1 솔더레지스트층이 마주보도록 2개의 상기 베이스 기판을 부착하는 단계; 및 (E) 상기 절연층에 상기 제1 패턴부와 상기 제2 패턴부를 연결하는 비아를 형성하고, 상기 제1 패턴부가 형성된 상기 절연층에 제2 솔더레지스트층을 형성한 후, 상기 접착층을 제거하는 단계를 포함하는 것을 특징으로 하며, 베이스 기판을 적층한 상태에서 추가공정이 진행되기 때문에 제조과정 중에 파손 문제를 방지할 수 있는 박형의 인쇄회로기판의 제조방법을 제공한다.
캐리어부, 패턴부, 함침, 접착층, 절연층, 함침, 솔더레지스트층

Description

인쇄회로기판의 제조방법{A fabricating method of a printed circuit board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
최근, 전자산업의 발달에 따라 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다.
이러한 요구에 대응하기 위한 하나의 방법으로서 회로전사방식이 제안되고 있으며, 도 1 내지 도 7에는 종래기술에 따른 회로전사법을 이용한 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도가 도시되어 있다. 이하, 이를 참조하여 종래기술에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.
먼저, 도 1에 도시한 바와 같이, 테이프(12)의 일면에 제1 동박층(14a)을 부 착하고, 그 위로 제1 메탈 베리어층(16a)을 형성하며, 타면에 제2 동박층(14b)이 부착하고 그 위로 제2 메탈 베리어층(16b)을 형성하여 캐리어(10)를 준비한다.
다음, 도 2에 도시한 바와 같이, 어디티브 공법(additive process)을 이용하여 제1 메탈 베리어층(16a)에 제1 패턴부(18a)를 형성하고, 제2 메탈 베리어층(16b)에 제2 패턴부(18b)를 형성한다. 이하에서는, 설명의 편의를 위해 제1 동박층(14a), 제1 메탈 베리어층(16a), 및 제1 패턴부(18a)를 제1 캐리어부로 지칭하고, 제2 동박층(14b), 제2 메탈 베리어층(16b), 및 제2 패턴부(18b)를 제2 캐리어부로 지칭하기로 한다.
다음, 도 3에 도시한 바와 같이, 테이프(12)로부터 제1 캐리어부와 제2 캐리어부를 분리한다.
다음, 도 4에 도시한 바와 같이, 절연층(20)의 양면에 각각 제1 캐리어부와 제2 캐리어부를 가압하여 제1 패턴부(18a)와 제2 패턴부(18b)를 절연층(20)에 함침시킨다.
다음, 도 5에 도시한 바와 같이, 제1 동박층(14a)과 제2 동박층(14b)을 제거하고, 절연층(20)에 층간연결을 위한 비아홀(22)을 가공한다.
다음, 도 6에 도시한 바와 같이, 비아홀(22)의 내부에 도금공정을 수행하고, 절연층(20)의 상부에 형성되는 도금층과 제1 및 제2 베리어층(16a, 16b)을 제거한다.
마지막으로, 도 7에 도시한 바와 같이, 제1 및 제2 메탈 베리어층(16a, 16b)을 제거하고, 절연층(20)의 양면에 제1 및 제2 솔더레지스트층(26a, 26b)을 형성하 고, 패드영역을 노출시키는 제1 및 제2 오픈부(28a, 28b)를 가공하여 2층 구조의 인쇄회로기판을 제조하였다.
그러나, 박형의 인쇄회로기판을 종래기술과 같은 방법으로 제조하는 경우, 제조과정에서 파손(깨짐, 말림)되거나, 이로 인해 공정구동이 지연되는 문제점이 있었다. 예를 들어, 2층 구조를 갖는 박형의 인쇄회로기판은 약 80㎛ 이하의 얇은 두께를 갖는데, 비아홀(22)을 가공하는 공정(도 5 참조), 솔더레지스트층(26a, 26b)을 적층하는 공정(도 7 참조)에서 인쇄회로기판이 파손되는 문제점이 있었다. 점점, 인쇄회로기판이 박형화되어 감에 따라 종래기술과 같은 제조방법을 전면적용하는데에는 한계가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 제조과정 중에 파손 문제를 방지할 수 있는 박형의 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법은, (A) 일면에 제1 패턴부가 형성된 제1 캐리어부를 제조하는 단계; (B) 일면에 제1 솔더레지스트층 및 제2 패턴부가 순차적으로 형성된 제2 캐리어부를 제조하는 단계; (C) 절연층의 일면에 상기 제1 패턴부가 함침되고, 상기 절연층의 타면에 상기 제2 패턴부가 함침되도록 상기 제1 캐리어부와 상기 제2 캐리어부를 상기 절연층에 가압한 후, 상기 제1 캐리어부와 상기 제2 캐리어부를 제거하여 베이스 기판을 제조하는 단계; (D) 접착층을 이용하여 상기 제1 솔더레지스트층이 마주보도록 2개의 상기 베이스 기판을 부착하는 단계; 및 (E) 상기 절연층에 상기 제1 패턴부와 상기 제2 패턴부를 연결하는 비아를 형성하고, 상기 제1 패턴부가 형성된 상기 절연층에 제2 솔더레지스트층을 형성한 후, 상기 접착층을 제거하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 테이프의 일면 또는 양면에 동박층 및 메탈 베리어층을 순차적으로 형성하는 단계; (A2) 상기 메탈 베리어층에 제1 패턴부를 형성하는 단계; 및 (A3) 상기 테이프를 제거하여, 상기 제1 패턴부가 일면에 형성된, 상기 메탈 베리어층 및 상기 동박층으로된 제1 캐리어부를 제조하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 테이프의 일면 또는 양면에 동박층 및 제1 솔더레지스트층을 순차적으로 형성하는 단계; (B2) 상기 제1 솔더레지스트층에 시드층을 형성하는 단계; (B3) 상기 시드층에 도금층을 형성하고, 상기 시드층 및 상기 도금층을 패터닝하여 제2 패턴부를 형성하는 단계; 및 (B4) 상기 테이프를 제거하여, 상기 제1 솔더레지스트층과 상기 제2 패턴부가 일면에 형성된 동박층으로된 제2 캐리어부를 제조하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (E) 단계에서, 상기 접착층을 제거하기 전에, 상기 제2 솔더레지스트층에 오픈부를 형성하고, 상기 오픈부에 의해 노출된 상기 제1 패턴부에 표면처리층을 형성하는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에, (F1) 상기 제1 솔더레지스트층에 오픈부를 형성하는 단계; 및 (F2) 상기 오픈부에 의해 노출된 상기 제2 패턴부에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 접착층은 열처리시 비접착성을 나타내는 열접착제인 것을 특징으로 한다.
본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법은, (A) 일면에 제1 패턴부가 형성된 캐리어부를 제조하는 단계; (B) 접착층의 양면에 제1 솔더레지스트층 및 제2 패턴부를 순차적으로 형성하여 매개기판을 제조하는 단계; (C) 상기 매개기판의 양측에 절연층과 상기 제1 패턴부가 서로 마주보도록 상기 캐리어부를 배치한 후, 열 압착하는 단계; (D) 상기 캐리어부를 제거하고, 상기 절연층에 상기 제1 패턴부와 상기 제2 패턴부를 연결하는 비아를 형성한 후, 상기 제2 패턴부가 형성된 상기 절연층에 제2 솔더레지스트층을 형성하는 단계; 및 (E) 상기 접착층을 제거하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 테이프의 일면 또는 양면에 동박층 및 메탈 베리어층을 순차적으로 형성하는 단계; (A2) 상기 메탈 베리어층에 제1 패턴부를 형성하는 단계; 및 (A3) 상기 테이프를 제거하여, 상기 제1 패턴부가 일면에 형성된, 상기 메탈 베리어층 및 상기 동박층으로된 캐리어부를 제조하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 접착층에 제1 솔더레지스트층을 형성하는 단계; (B2) 상기 제1 솔더레지스트층에 시드층을 형성하는 단계; 및 (B3) 상기 시드층에 도금층을 형성하고, 상기 시드층 및 상기 도금층을 패터닝하여 제2 패턴부를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, (D1) 상기 제2 솔더레지스트층에 오픈부를 형성하는 단계; 및 (D2) 상기 오픈부에 의해 노출된 상기 제1 패턴부에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (E) 단계 이후에, (F1) 상기 제1 솔더레지스트층에 오픈부를 형성하는 단계; 및 (F2) 상기 오픈부에 의해 노출된 상기 제2 패턴부에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 접착층은 열처리시 비접착성을 나타내는 열접착제인 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 2층 구조를 갖는 베이스 기판을 접착층을 이용하여 부착한 듀얼 구조를 부착한 상태에서 추가공정이 진행되기 때문에, 제조과정에서 인쇄회로기판이 파손되는 문제를 최소화할 수 있게 된다. 구체적으로, 듀얼 구조의 베이스 기판을 형성한 이후에 수행되는 비아 가공공정 및 제2 솔더레지스트층의 형성공정에서 기판이 파손되는 문제를 최소화할 수 있게 된다. 이에 따라 박판 구조를 갖는 인쇄회로기판의 제조가 가능하게 될 수 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요 소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 8 내지 도 21은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.
먼저, 도 8에 도시한 바와 같이, 테이프(110)의 양면에 동박층(120)을 부착하고, 그 위로 메탈 베리어층(130)이 형성된 캐리어(100)를 준비한다. 여기서, 테이프(110)는 접착성을 가짐으로써 동박층(120)이 부착될 수 있는 재료를 의미한다.
다음, 도 9에 도시한 바와 같이, 메탈 베리어층(130)에 제1 패턴부(140)를 형성하고, 테이프(110)로부터 분리한다. 여기서, 메탈 베리어층(130)과 동박층(120)을 제1 캐리어부로 지칭하기로 한다.
이때, 제1 패턴부(140)는, 예를 들어 메탈 베리어층(130)에 드라이 필름(dry film)과 같은 감광성 레지스트를 도포하고, 패턴 형성영역을 노출시키는 오픈부를 가공한 후, 오픈부에 도금공정을 수행하고 감광성 레지스트를 제거함으로써 형성된 다.
다음, 도 10에 도시한 바와 같이, 테이프(210)의 양면에 동박층(120)이 부착된 캐리어(200)를 준비한다.
다음, 도 11에 도시한 바와 같이, 동박층(220)에 제1 솔더레지스트층(230)을 형성한다.
다음, 도 12에 도시한 바와 같이, 제1 솔더레지스트층(230)에 시드층(seed layer; 240)을 형성한다.
이때, 시드층(240)은 비도전성재료의 표면에 화학환원 반응으로 금속을 석출시켜 도전성을 부여하는 표면처리방법으로서, 제1 솔더레지스트층(230)의 표면상에 전기 분해에 의한 전해 도금을 바로 실시할 수 없기 때문에 먼저 도전성을 부여하기 위해 실시된다. 예를 들어, 시드층(240)은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst)과정, 촉매 처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정, 및 산화방지 처리과정을 포함하는 일반적인 촉매 석출 방식을 이용한 무전해 도금공정에 의해 형성된다.
다음, 도 13에 도시한 바와 같이, 시드층(240)에 감광성 레지스트(250)를 도포하고, 패턴 형성영역에 해당하는 감광성 레지스트(250)를 제거하여 개구부(252)를 형성한다. 여기서, 패턴 형성영역은 제2 패턴부가 형성되는 영역을 의미한다.
구체적으로, 본 단계는 소정의 마스크 패턴(도시되지 않음)을 사용하여 드라이 필름(dry film) 또는 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)와 같은 감광성 레지스트(250)를 노광한 후, 부분적으로 노광된 감광 성 레지스트(250)를 현상액 등을 이용하여 제거함으로써 수행된다.
다음, 도 14에 도시한 바와 같이, 개구부(252)에 전해 도금공정을 수행하여 도금층(260)을 형성하고, 남아있는 감광성 레지스트(250)를 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거한다. 여기서, 시드층(240)과 도금층(260)을 제2 패턴부로 지칭하기로 한다.
다음, 도 15에 도시한 바와 같이, 테이프(210)의 양면에 형성된 제2 캐리어부를 분리한다. 여기서, 동박층(220)을 제2 캐리어부로 지칭하기로 한다.
다음, 도 16에 도시한 바와 같이, 절연층(300)의 양면에 각각 제1 캐리어부와 제2 캐리어부를 가압하여 제1 패턴부(140)와 제2 패턴부(240, 260)를 절연층(300)에 함침시킨다.
다음, 도 17에 도시한 바와 같이, 동박층(120, 220)을 에칭 등을 이용하여 제거하여 베이스 기판을 제조한다.
다음, 도 18에 도시한 바와 같이, 접착층(400)을 이용하여 제1 솔더레지스트층(230)이 마주보도록 2개의 베이스 기판을 부착한다.
본 단계에서, 2개의 베이스 기판이 부착된 듀얼(dual) 구조를 갖기 때문에, 지지기능이 증대되어 추가공정이 진행되더라도 인쇄회로기판이 파손되는 문제가 방지될 수 있다. 또한, 제2 패턴부(240, 260)가 형성된 절연층(300)에는 미리 제1 솔더레지스트층(230)이 형성된 상태로 접착층(400)에 의해 부착되기 때문에, 이후 접착층(400)을 제거하고 난 후 추가적으로 솔더레지스트층을 형성할 필요가 없게 되어 박판의 인쇄회로기판이 파손되는 문제를 최소화할 수 있게 된다.
여기서, 접착층(400)은, 예를 들어 열처리시 비접착성을 나타내는 열접착제로서, 상온에서는 접착된 상태 그대로의 접착성을 유지하다가 열처리에 의해 접착성을 잃어 피접착물과의 박리가 가능한 것이라면 특별히 한정되지 않고 당업계에서 공지된 모든 열접착제를 사용할 수 있다. 예를 들어, 약 100~150℃의 온도에서의 열처리시 비접착성을 나타내는 아크릴과 발포제로 이루어진 열접착제 등이 사용가능하나, 특별히 이에 한정되는 것은 아니다.
다음, 도 19에 도시한 바와 같이, 절연층(300)에 층간연결을 위하 비아(500)를 형성하고, 메탈 베리어층(130)을 제거한다.
본 단계는, CNC 드릴(Computer Numerial Control drill), CO2 또는 Yag 레이저 드릴과 같은 드릴링 작업에 의해 절연층(300)에 비아홀을 가공한 후, 드릴링 작업에 의해 발생하는 동박의 버(burr) 및 스미어(smear)를 제거하기 위해 디버링(deburring) 및 디스미어(desmear)를 먼저 수행한다. 다음, 비아홀의 내부를 포함하도록 도금공정을 수행한 후, 절연층(300)의 상부에 형성된 도금층을 제거한 후, 메탈 베리어층(130)을 제거함으로써 수행된다.
다음, 도 20에 도시한 바와 같이, 제1 패턴부(140)가 함침된 절연층(300)에 제2 솔더레지스트층(600)을 형성하고, 제1 패턴부(140) 중에서 패드영역을 노출시키는 오픈부를 가공한 후, 노출된 제1 패턴부(140)를 외부환경으로부터 보호하기 위한 표면처리층(610)을 형성한다.
마지막으로, 도 21에 도시한 바와 같이, 접착층(400)을 제거하여 2층 구조의 인쇄회로기판을 제조한다. 이때, 열접착제가 사용된 경우, 일정한 열을 가함으로써 2개의 인쇄회로기판이 분리된다. 이후, 제1 솔더레지스트층(230)에 제2 패턴부(240, 260) 중에서 패드영역을 노출시키는 오픈부를 가공한 후, 노출된 제2 패턴부(240, 260)를 외부환경으로부터 보호하기 위한 표면처리층(232)을 형성한다.
도 22 내지 도 25는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 본 실시예를 설명함에 있어 이전 실시예와 동일 또는 대응되는 구성요소에 대해서는 동일한 참조번호를 부여하고 중복되는 부분에 대한 설명은 생략하기로 한다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.
먼저, 도 22에 도시한 바와 같이, 일면에 제1 패턴부(140)가 형성된 캐리어부와 접착층(400)의 양면에 제1 솔더레지스트층(230) 및 제2 패턴부(240, 260)를 순차적으로 형성하여 매개기판을 제조한 후, 매개기판의 양측에 절연층(300)과 제1 패턴부(140)가 서로 마주보도록 캐리어부를 배치한다.
이때, 일면에 제1 패턴부(140)가 형성된 캐리어부는 도 8 및 도 9에 도시된 제조방법에 의해 제조되며, 동일한 구조를 가지므로 상세한 설명은 생략하기로 한다.
또한, 매개기판은 접착층(400)에 제1 솔더레지스트층(230)과 시드층(240)을 순차적으로 형성하고, 시드층(240)에 도금층(260)을 형성한 후, 시드층(240) 및 도 금층(260)을 패터닝함으로써 형성된다. 여기서, 제2 패턴부(240, 260)는 시드층(240)과 도금층(260)을 지칭한다.
다음, 도 23에 도시한 바와 같이, 열압착 공정을 수행하여 매개기판의 양측에 각각 절연층(300)과 캐리어부를 적층한다. 한번의 열압착 공정에 의해 듀얼 구조의 베이스 기판이 제조된다.
다음, 도 24에 도시한 바와 같이, 캐리어부인 동박층(120)을 제거하고, 절연층(300)에 제1 패턴부(140)와 제2 패턴부(240, 260)를 연결하는 비아(500)를 형성한 후, 제2 패턴부(240, 260)가 형성된 절연층(300)에 제2 솔더레지스트층(600)을 형성한다.
여기서, 비아(500)를 형성하는 과정에서 캐리어부의 메탈 베리어층(130)은 제거된다.
이때, 제1 패턴부(140) 중에서 패드영역을 노출시키는 오픈부를 가공한 후, 노출된 제1 패턴부(140)를 외부환경으로부터 보호하기 위한 표면처리층(610)을 형성한다.
마지막으로, 도 25에 도시한 바와 같이, 접착층(400)을 제거하여 2층 구조의 인쇄회로기판을 제조한다. 이후, 제1 솔더레지스트층(230)에 제2 패턴부(240, 260) 중에서 패드영역을 노출시키는 오픈부를 가공한 후, 노출된 제2 패턴부(240, 260)를 외부환경으로부터 보호하기 위한 표면처리층(232)을 형성한다.
상술한 바와 같은 제1 실시예 및 제2 실시예에 의한 제조된 인쇄회로기판 도 21 및 25와 같은 구조를 갖는다. 즉, 인쇄회로기판은 절연층(300)의 일면에 전해 도금공정에 의해 형성된 도금층으로된 제1 패턴부(140)가 함침되고, 타면에 시드층(240)과 전해 도금공정에 의해 형성된 도금층(260)으로된 제2 패턴부(240, 260)이 함침된 구조를 갖는다. 이때, 절연층(300)의 일면에는 제2 솔더레지스트층(600)이 형성되고, 타면에는 제1 솔더레지스트층(230)이 형성된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다. .
도 1 내지 도 7은 종래기술에 따른 회로전사법을 이용한 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 8 내지 도 21은 본 발명의 바람직한 제1 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
도 22 내지 도 25는 본 발명의 바람직한 제2 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110, 210 : 테이프 120, 220 : 동박층
230 : 메탈 베리어층 140 : 제1 패턴부
230 : 제1 솔더레지스트층 240 : 시드층
260 : 도금층 300 : 절연층
400 : 접착층 500 : 비아
600 : 제2 솔더레지스트층

Claims (12)

  1. (A) 일면에 제1 패턴부가 형성된 제1 캐리어부를 제조하는 단계;
    (B) 일면에 제1 솔더레지스트층 및 제2 패턴부가 순차적으로 형성된 제2 캐리어부를 제조하는 단계;
    (C) 절연층의 일면에 상기 제1 패턴부가 함침되고, 상기 절연층의 타면에 상기 제2 패턴부가 함침되도록 상기 제1 캐리어부와 상기 제2 캐리어부를 상기 절연층에 가압한 후, 상기 제1 캐리어부와 상기 제2 캐리어부를 제거하여 베이스 기판을 제조하는 단계;
    (D) 접착층을 이용하여 상기 제1 솔더레지스트층이 마주보도록 2개의 상기 베이스 기판을 부착하는 단계; 및
    (E) 상기 절연층에 상기 제1 패턴부와 상기 제2 패턴부를 연결하는 비아를 형성하고, 상기 제1 패턴부가 형성된 상기 절연층에 제2 솔더레지스트층을 형성한 후, 상기 접착층을 제거하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 (A) 단계는,
    (A1) 테이프의 일면 또는 양면에 동박층 및 메탈 베리어층을 순차적으로 형성하는 단계;
    (A2) 상기 메탈 베리어층에 제1 패턴부를 형성하는 단계; 및
    (A3) 상기 테이프를 제거하여, 상기 제1 패턴부가 일면에 형성된, 상기 메탈 베리어층 및 상기 동박층으로된 제1 캐리어부를 제조하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 (B) 단계는,
    (B1) 테이프의 일면 또는 양면에 동박층 및 제1 솔더레지스트층을 순차적으로 형성하는 단계;
    (B2) 상기 제1 솔더레지스트층에 시드층을 형성하는 단계;
    (B3) 상기 시드층에 도금층을 형성하고, 상기 시드층 및 상기 도금층을 패터닝하여 제2 패턴부를 형성하는 단계; 및
    (B4) 상기 테이프를 제거하여, 상기 제1 솔더레지스트층과 상기 제2 패턴부가 일면에 형성된 동박층으로된 제2 캐리어부를 제조하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 (E) 단계에서,
    상기 접착층을 제거하기 전에, 상기 제2 솔더레지스트층에 오픈부를 형성하고, 상기 오픈부에 의해 노출된 상기 제1 패턴부에 표면처리층을 형성하는 것을 특 징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 (E) 단계 이후에,
    (F1) 상기 제1 솔더레지스트층에 오픈부를 형성하는 단계; 및
    (F2) 상기 오픈부에 의해 노출된 상기 제2 패턴부에 표면처리층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 1에 있어서,
    상기 접착층은 열처리시 비접착성을 나타내는 열접착제인 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. (A) 일면에 제1 패턴부가 형성된 캐리어부를 제조하는 단계;
    (B) 접착층의 양면에 제1 솔더레지스트층 및 제2 패턴부를 순차적으로 형성하여 매개기판을 제조하는 단계;
    (C) 상기 매개기판의 양측에 절연층과 상기 제1 패턴부가 서로 마주보도록 상기 캐리어부를 배치한 후, 열 압착하는 단계;
    (D) 상기 캐리어부를 제거하고, 상기 절연층에 상기 제1 패턴부와 상기 제2 패턴부를 연결하는 비아를 형성한 후, 상기 제2 패턴부가 형성된 상기 절연층에 제 2 솔더레지스트층을 형성하는 단계; 및
    (E) 상기 접착층을 제거하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 (A) 단계는,
    (A1) 테이프의 일면 또는 양면에 동박층 및 메탈 베리어층을 순차적으로 형성하는 단계;
    (A2) 상기 메탈 베리어층에 제1 패턴부를 형성하는 단계; 및
    (A3) 상기 테이프를 제거하여, 상기 제1 패턴부가 일면에 형성된, 상기 메탈 베리어층 및 상기 동박층으로된 캐리어부를 제조하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  9. 청구항 7에 있어서,
    상기 (B) 단계는,
    (B1) 접착층에 제1 솔더레지스트층을 형성하는 단계;
    (B2) 상기 제1 솔더레지스트층에 시드층을 형성하는 단계; 및
    (B3) 상기 시드층에 도금층을 형성하고, 상기 시드층 및 상기 도금층을 패터닝하여 제2 패턴부를 형성하는 단계
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 (D) 단계 이후에,
    (D1) 상기 제2 솔더레지스트층에 오픈부를 형성하는 단계; 및
    (D2) 상기 오픈부에 의해 노출된 상기 제1 패턴부에 표면처리층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 (E) 단계 이후에,
    (F1) 상기 제1 솔더레지스트층에 오픈부를 형성하는 단계; 및
    (F2) 상기 오픈부에 의해 노출된 상기 제2 패턴부에 표면처리층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 청구항 7에 있어서,
    상기 접착층은 열처리시 비접착성을 나타내는 열접착제인 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090086445A 2009-09-14 2009-09-14 인쇄회로기판의 제조방법 KR101022873B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090086445A KR101022873B1 (ko) 2009-09-14 2009-09-14 인쇄회로기판의 제조방법
JP2009274579A JP4848451B2 (ja) 2009-09-14 2009-12-02 プリント基板の製造方法
US12/631,594 US8881381B2 (en) 2009-09-14 2009-12-04 Method of manufacturing printed circuit board
US14/099,714 US20140090245A1 (en) 2009-09-14 2013-12-06 Method of manufacturing printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090086445A KR101022873B1 (ko) 2009-09-14 2009-09-14 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR101022873B1 true KR101022873B1 (ko) 2011-03-16

Family

ID=43729051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090086445A KR101022873B1 (ko) 2009-09-14 2009-09-14 인쇄회로기판의 제조방법

Country Status (3)

Country Link
US (2) US8881381B2 (ko)
JP (1) JP4848451B2 (ko)
KR (1) KR101022873B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014073876A1 (ko) * 2012-11-07 2014-05-15 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
KR101489159B1 (ko) * 2011-12-23 2015-02-05 주식회사 잉크테크 금속 인쇄회로기판의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012021197A2 (en) * 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
US8502391B2 (en) 2011-12-08 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of making single layer substrate with asymmetrical fibers and reduced warpage
JP2013157366A (ja) * 2012-01-27 2013-08-15 Kyocer Slc Technologies Corp 配線基板およびそれを用いた実装構造体
KR20140118161A (ko) * 2013-03-28 2014-10-08 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2015231003A (ja) * 2014-06-06 2015-12-21 イビデン株式会社 回路基板および回路基板の製造方法
CN105451430A (zh) * 2014-09-02 2016-03-30 富葵精密组件(深圳)有限公司 部分内埋式线路结构及其制造方法
KR102021772B1 (ko) * 2017-12-11 2019-09-17 주식회사 심텍 양면 임베디드 회로를 갖는 인쇄회로기판 및 그 제조 방법
CN112165773B (zh) * 2020-10-07 2022-10-11 广州添利电子科技有限公司 一种埋线路的方式制作图形的工艺
JP2022119655A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板
CN113597118B (zh) * 2021-09-28 2021-12-31 深圳和美精艺半导体科技股份有限公司 一种无电镀导线镀金工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297548A (ja) * 1994-04-21 1995-11-10 Hitachi Chem Co Ltd 多層プリント配線板の製造法
KR100779061B1 (ko) 2006-10-24 2007-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20090002718A (ko) * 2007-07-04 2009-01-09 삼성전기주식회사 캐리어 및 인쇄회로기판 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159789A (ja) * 1988-12-14 1990-06-19 Meiko Denshi Kogyo Kk プリント配線板の製造方法
JPH1126938A (ja) * 1997-06-30 1999-01-29 Matsushita Electric Works Ltd 内層回路入り積層板の製造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4565861B2 (ja) * 2004-02-27 2010-10-20 日本特殊陶業株式会社 配線基板の製造方法
WO2006115754A2 (en) * 2005-04-26 2006-11-02 Exxonmobil Upstream Research Company Apparatus and methods of improving riser weld fatigue
US7232755B1 (en) * 2005-08-02 2007-06-19 Asat Ltd. Process for fabricating pad frame and integrated circuit package
JP2007103840A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路装置の製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2007173371A (ja) * 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法
JP4811015B2 (ja) * 2005-12-21 2011-11-09 イビデン株式会社 プリント配線板の製造方法
KR100836653B1 (ko) * 2006-10-25 2008-06-10 삼성전기주식회사 회로기판 및 그 제조방법
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
JPWO2008120547A1 (ja) * 2007-04-03 2010-07-15 株式会社アドバンテスト コンタクタ及びコンタクタの製造方法
JP2009060076A (ja) * 2007-08-31 2009-03-19 Samsung Electro Mech Co Ltd 多層プリント基板の製造方法
KR100979818B1 (ko) * 2007-12-13 2010-09-06 삼성전기주식회사 인쇄회로기판 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297548A (ja) * 1994-04-21 1995-11-10 Hitachi Chem Co Ltd 多層プリント配線板の製造法
KR100779061B1 (ko) 2006-10-24 2007-11-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20090002718A (ko) * 2007-07-04 2009-01-09 삼성전기주식회사 캐리어 및 인쇄회로기판 제조방법
JP2009016802A (ja) 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd キャリア及び印刷回路基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489159B1 (ko) * 2011-12-23 2015-02-05 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
US10178773B2 (en) 2011-12-23 2019-01-08 Inktec Co., Ltd. Method for manufacturing a metal printed circuit board
WO2014073876A1 (ko) * 2012-11-07 2014-05-15 주식회사 잉크테크 금속 인쇄회로기판의 제조방법
KR101466759B1 (ko) * 2012-11-07 2014-11-28 주식회사 잉크테크 금속 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
JP2011061176A (ja) 2011-03-24
US8881381B2 (en) 2014-11-11
US20110061231A1 (en) 2011-03-17
JP4848451B2 (ja) 2011-12-28
US20140090245A1 (en) 2014-04-03

Similar Documents

Publication Publication Date Title
KR101022873B1 (ko) 인쇄회로기판의 제조방법
JP2006173554A (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
KR20070052965A (ko) 고밀도 인쇄회로기판 및 그 제조방법
JP5254775B2 (ja) 配線基板の製造方法
KR101422262B1 (ko) 동박층이 형성된 기판과 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
JP5379281B2 (ja) プリント基板の製造方法
KR101058695B1 (ko) 구리 다이렉트 레이저 가공에 의하여 제조되는 인쇄회로기판에 사용되는 동박 코팅 적층판 및 이를 이용한인쇄회로기판의 제조방법
JPS61176194A (ja) プリント回路基板の製造方法
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
JP3001485B2 (ja) 多層プリント配線板の製造方法
JP2006310689A (ja) ダブルアクセス型可撓性回路基板の製造方法
JPH1187931A (ja) プリント配線板の製造方法
KR101077430B1 (ko) 리지드-플렉시블 기판의 제조방법
CN110876239B (zh) 电路板及其制作方法
KR20120028566A (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101055455B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2015037184A (ja) コア基板及びコア基板の製造方法
KR101156776B1 (ko) 인쇄회로기판의 제조방법
JP2013008945A (ja) コアレス基板の製造方法
KR20140039921A (ko) 인쇄회로기판의 제조 방법
JP3750603B2 (ja) 半導体装置用基板の製造方法
KR101055505B1 (ko) 인쇄회로기판 및 그 제조방법
JP4359990B2 (ja) フィルムキャリアの製造方法
TWI386144B (zh) 雙面電路板之製作方法
JP4359991B2 (ja) フィルムキャリアの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9