JP3817463B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP3817463B2 JP3817463B2 JP2001346130A JP2001346130A JP3817463B2 JP 3817463 B2 JP3817463 B2 JP 3817463B2 JP 2001346130 A JP2001346130 A JP 2001346130A JP 2001346130 A JP2001346130 A JP 2001346130A JP 3817463 B2 JP3817463 B2 JP 3817463B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor pattern
- film
- metal
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims description 108
- 239000010408 film Substances 0.000 claims description 101
- 239000004020 conductor Substances 0.000 claims description 91
- 229910052751 metal Inorganic materials 0.000 claims description 78
- 239000002184 metal Substances 0.000 claims description 78
- 239000010409 thin film Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 38
- 239000011247 coating layer Substances 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000007747 plating Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 26
- 239000010407 anodic oxide Substances 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 15
- 229920005989 resin Polymers 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 11
- 229910052715 tantalum Inorganic materials 0.000 claims description 11
- 238000004544 sputter deposition Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 5
- 239000000654 additive Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 239000010949 copper Substances 0.000 description 20
- 239000010936 titanium Substances 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 18
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 238000002048 anodisation reaction Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000008151 electrolyte solution Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 3
- 238000007743 anodising Methods 0.000 description 3
- 229910001431 copper ion Inorganic materials 0.000 description 3
- 150000002736 metal compounds Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- NLJMYIDDQXHKNR-UHFFFAOYSA-K sodium citrate Chemical compound O.O.[Na+].[Na+].[Na+].[O-]C(=O)CC(O)(CC([O-])=O)C([O-])=O NLJMYIDDQXHKNR-UHFFFAOYSA-K 0.000 description 1
- 239000001509 sodium citrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
- H05K3/046—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
- H05K3/048—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する利用分野】
本発明は導体パターンが絶縁層を介して多層に形成された基板に薄膜コンデンサ素子が組込まれて成る多層配線基板の製造方法に関する。
【０００２】
【従来の技術】
半導体素子や半導体パッケージなどの多数の電子部品が実装される配線基板には、これらの部品や回路の電気特性を向上させるため、ビルドアップ法やサブトラクティブ法などのシートの積層による基板製造技術を用いて多層配線基板に薄膜コンデンサを形成する技術が提案されている（特開２００１−１１０６７５号公報）。この薄膜コンデンサは、銅の基板上若しくは配線層（下部電極）上に、例えばＴｉ（チタン）系の薄膜、Ｔａ（タンタル）系の薄膜を順次被着させて金属被膜層を形成し、この金属被膜層を適当な電解液中で陽極酸化して誘電体層を形成し、該誘電体層に真空蒸着法やスパッタリング法によりＡｕ（金）薄膜やＣｕ（銅）薄膜など（上部電極）を成膜して形成されている。銅の基板上若しくは配線層上にＴｉ系薄膜を被着させるのは、陽極酸化の過程で銅イオンがＴａ系薄膜中へ拡散して電解液に溶解しようとするのを抑えるバリア層を形成すること、及び基板に対するＴａ系の薄膜の密着強度を高めるためである。
【０００３】
【発明が解決しようとする課題】
薄膜コンデンサは、多層配線基板の製造過程で、銅の基板上若しくは配線層の上に組み込まれるため、パターニングを行わないと、ある配線層上に基板全域にわたって金属薄膜層及び陽極酸化膜が形成されてしまい、多層配線基板の配線設計の自由度が失われるうえに、ビアホールめっきを通じた層間接続において配線間でショートを起こすおそれがある。
また、銅配線層上で陽極酸化を行う場合、陽極酸化膜の一部にピンホールやクラックが生じている場合には、銅イオンが金属薄膜層中に拡散し、酸化膜の絶縁性が失われて所望の膜厚の酸化膜を形成できない。この陽極酸化膜に生ずる欠陥はコンデンサの極板面積が広いほど発生率が高く、薄膜コンデンサの不良発生率が高くなって、歩留まりを低下させるおそれがある。
【０００４】
本発明の目的は、上記従来技術の課題を解決し、導体パターンのうち限られたエリアに選択的に陽極酸化を行って薄膜コンデンサを複数同時に形成でき、不良発生率も低減させた多層配線基板の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
即ち、導体パターンが絶縁層を介して多層に形成された基板に薄膜コンデンサ素子が組込まれて成る多層配線基板の製造方法において、絶縁層上に形成された導体パターンの表面を、薄膜コンデンサ素子の下部電極形成領域を除いて、第１のレジスト膜で覆う工程と、第１のレジスト膜で覆われた前記導体パターンの全面に、バリア層とタンタル系金属被膜とをこの順に被着させ金属被膜層を形成する工程と、前記第１のレジスト膜を剥離し、導体パターンの表面から下部電極形成領域を除いて金属被膜層を除去する工程と、前記導体パターンの下部電極となる部位に被着した金属被膜層上を除いて、導体パターンの表面を第２のレジスト膜で覆う工程と、第２のレジスト膜から露出する金属被膜層上に陽極酸化膜を形成する工程と、前記第２のレジスト膜を剥離し、陽極酸化膜及び導体パターンの表面に密着層及びめっきシード層をこの順で被着させる工程と、前記陽極酸化膜上に上部電極となる導体パターンを形成する工程とを含むことを特徴とする。
【０００６】
また、他の方法としては、導体パターンが絶縁層を介して多層に形成された基板の一部に薄膜コンデンサ素子が組込まれている多層配線基板の製造方法において、絶縁層上に形成された導体パターンの表面に、バリア層とタンタル系金属被膜とをこの順に被着させ金属被膜層を形成する工程と、導体パターンに被着した金属被膜層のうち薄膜コンデンサ素子の下部電極形成領域を第１のレジスト膜で覆う工程と、第１のレジスト膜で覆われていない部位の金属被膜層をエッチングにより除去する工程と、第１のレジスト膜を剥離し、金属被膜層上を除いて導体パターンの表面を第２のレジスト膜で覆う工程と、導体パターンの表面で露出する金属被膜層上に陽極酸化膜を形成する工程と、第２のレジスト膜を剥離し、陽極酸化膜及び導体パターンの表面に密着層及びめっきシード層をこの順で被着させる工程と、前記陽極酸化膜上に上部電極となる導体パターンを形成する工程とを含むことを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面と共に詳述する。
本実施例では、薄膜コンデンサが導体パターンの一部に形成された多層配線基板の製造方法について説明する。図１（ａ）〜（ｇ）は多層配線基板の製造工程の一例を示す断面説明図、図２（ａ）〜（ｄ）は多層配線基板の製造工程の他例を示す断面説明図である。
【０００８】
先ず、多層配線基板の概略構成について説明する。図１（ｇ）において、１はコア基板となる配線基板である。この配線基板１は導体パターン（信号層や電源／グランド層）が絶縁層を介して積層されており、公知のビルドアップ法やサブトラクティブ法などを用いてシート材の積層により形成されている。導体パターンどうしの層間接続はスルーホールめっき2により導通が図られている。
【０００９】
配線基板１の導体パターン３の一部は下部電極４として用いられる。この下部電極４上の一部にはバリア層（本実施例ではＴｉ（チタン）系金属薄膜）とＴａ（タンタル）系の金属薄膜がこの順に被着してなる金属被膜層５が形成され、該金属被膜層５には陽極酸化膜６が被着形成されている。金属被膜層５上には導体パターン７が形成されている。また陽極酸化膜６には上部電極となる導体パターン８が形成されている。導体パターン３、７や上部電極８には絶縁樹脂層９を介して表面導体パターン１０が形成されている。表面導体パターン１０と導体パターン３、７、８とはビアホールめっき１１により電気的に導通が図られている。このように、導体パターン３、７、８が絶縁層を介して多層に形成された多層配線基板１６に、上部電極（導体パターン８）、陽極酸化膜６、金属被膜層５及び下部電極４（導体パターン３の一部）からなる薄膜コンデンサ素子１２が組込まれている。
【００１０】
次に、多層配線基板の製造方法について図１（ａ）〜（ｇ）を参照して具体的に説明する。図１（ａ）において、コア基板となる配線基板１には、導体パターン３やスルーホールめっき２が形成されている。この配線基板１において、導体パターン３の表面を、薄膜コンデンサ素子１２の下部電極形成領域１７を除いて第１のレジスト膜１３で覆う。具体的には、第１のレジスト膜１３は導体パターン３の表面に感光性レジストを塗布するか、メタルマスクを重ね合わせて形成する。尚、感光性レジストを使用する替わりにドライフィルムや粘着性のポリイミドテープなどを使用しても良い。
【００１１】
そして、第１のレジスト膜１３で覆われた導体パターン３の全面に、バリア層（例えばＴｉ（チタン）系金属被膜）とＴａ（タンタル）系金属被膜とを、スパッタ法、化学的気相成長法（ＣＶＤ法）、蒸着法の何れかの方法を用いてこの順に被着させ、金属被膜層５を形成する。尚、Ｔｉ（チタン）系金属、Ｔａ（タンタル）系金属は、チタンやタンタルの単独の金属か、チタンやタンタルを主成分とした合金である。導体パターン３上にバリア層（Ｔｉ（チタン）系金属被膜）を被着させるのは、陽極酸化の過程で導体パターンを形成する銅層が銅イオンとしてＴａ（タンタル）系金属被膜中へ拡散して電解液に溶解しようとするのを抑えること、及び基板に対するＴａ系の薄膜の密着強度を高めるためである。
【００１２】
上記バリア層としては、様々な金属材料から構成することができる。具体的には、高温での熱処理を必要としないバルブ金属（弁作用を有する金属）、例えば、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）などが好適に用いられる。
これらのバルブ金属は、単独で使用しても良いが、２種類若しくはそれ以上を組み合わせて使用しても良い。また、バルブ金属は化合物（例えばＴｉＮ、ＴａＮ）として使用しても良く、バルブ金属の化合物どうしの混合物、バルブ金属の化合物とバルブ金属の混合物、バルブ金属の化合物とその他の化合物の混合物、バルブ金属の合金などを使用しても良い。バルブ金属の合金としては、例えばＴｉ（チタン）系金属合金（ＴｉＷなど）が用いられる。
【００１３】
以上のようにして、図１（ｂ）において、配線基板１の下部電極形成領域１７を含む導体パターン３を金属被膜層５で覆う。金属被膜層５のうち、バリア層の膜厚は例えば５０ｎｍ〜１μｍ好ましくは１００ｎｍ、Ｔａ系金属被膜層の膜厚は、例えば１００ｎｍ〜２μｍ好ましくは５００ｎｍ程度に成膜する。
【００１４】
次に、図１（ｃ）において、第１のレジスト膜１３を剥離し、導体パターン３の表面から下部電極形成領域１７を除いて、金属被膜層５を除去する（リフトオフ法）。具体的には、第１のレジスト膜１３が感光性レジストの場合には剥離させ、メタルマスクの場合には、配線基板１上に重ね合わせたメタルマスクを除去する。
【００１５】
次に、図１（ｄ）において、導体パターン３のうち下部電極４となる部位に被着した金属被膜層５を除いて、導体パターン３を第２のレジスト膜１４で覆う。具体的には、配線基板１上に感光性レジストを塗布してパターニングを行い、金属被膜層５の下部電極４の上面側を除去することにより行う。尚、感光性レジストを使用する替わりにドライフィルムや粘着性のポリイミドテープなどを使用しても良い。
【００１６】
次いで、配線基板１に陽極酸化を行って、第２のレジスト膜１４から露出する金属被膜層５の表面に陽極酸化膜（Ｔａ2Ｏ 5 ）６を形成する。即ち、Ｔａ層の陽極酸化により誘電体層を形成する。陽極酸化工程は、例えば定電流−定電圧法によって行われる。具体的には、０．１％のクエン酸ナトリウム溶液を電解液として用い、金属被膜層５を形成した配線基板１を陽極に接続して通電することにより行われる。電流量は１０ｍＡ／ｃｍ2の定電流で化成電圧として２００Ｖまで酸化する。この陽極酸化工程で、Ｔｉ系金属層がバリア層として働き、Ｔａ系金属層の陽極酸化を行う際に下地の導体パターンの銅がＴａ系金属層に拡散するのを防止している。
【００１７】
次に、図１（ｅ）において、第２のレジスト膜１４を剥離し、陽極酸化膜６及び金属被膜層５の表面に密着層及びめっきシード層（以下『密着／シード層』という）１５をこの順に被着させる。具体的には、陽極酸化膜６上にスパッタ法により密着層（例えばクロム（Ｃｒ）層）を被着させ、めっきシード層（銅（Ｃｕ）層）を順次被着する。密着層は、その上部に形成される導体パターン７、８との密着強度を高めるために形成される。
【００１８】
そして、図１（ｆ）において、サブトラクティブ法又はセミアディティブ法によって密着／シード層１５上に電解銅めっきを行って、銅めっきを厚付けし、不要な密着／シード層１５をエッチングにより除去して上部電極となる導体パターン８や導体パターン７を形成する。これにより、配線基板１上に薄膜コンデンサ素子１２を一体に形成することできる。尚、図１（ｆ）（ｇ）において密着シード層１５は導体パターン７、８と一体に形成されるため図示を省略した。
【００１９】
次に、薄膜コンデンサ素子１２が形成された配線基板１上に絶縁樹脂層（樹脂フィルム）９を積層する。次に、絶縁樹脂層９に炭酸ガス（ＣＯ2）レーザー、ＹＡＧレーザーなどによりビア孔加工を行い、導体パターン３、７、８を底部とするビアホールを形成する。そして、無電解銅めっき、電解銅めっきを行ってビアホール内壁から絶縁樹脂層９表面に導体層（ビアホールめっき１１）を形成する。次いで、この導体層にパターニングを行い、不要な銅層をエッチングにより除去する。これにより、図１（ｇ）に示すように上部電極としての導体パターン８や導体パターン３、７に電気的に接続した表面導体パターン１０が形成できる。これにより、薄膜コンデンサ素子１２を内蔵した多層配線基板１６が製造できる。
【００２０】
上述した多層配線基板の製造方法によれば、配線基板１の必要な箇所にのみ選択的に薄膜コンデンサ素子１２を形成できるので、層間接続を形成する配線設計の自由度が確保できる。また、配線基板１のある特定の導体パターン上に部分的に陽極酸化を行って、誘電体膜を形成するので、様々な容量の薄膜コンデンサ素子１２が同時形成でき、しかも部分的に陽極酸化を行えるので、誘電体膜の欠陥率を低減させて薄膜コンデンサ素子１２の歩留まりを向上させることができる。
【００２１】
次に、多層配線基板の製造方法の他例について、図２（ａ）〜（ｄ）を参照して説明する。尚、図１と同一部材には同一の番号を付して説明を援用し、製造工程中図１（ｄ）〜（ｇ）までは共通であるので説明を援用する。
図２（ａ）において、コア基板となる配線基板１には、導体パターン３やスルーホールめっき２が形成されている。配線基板１の導体パターン３の表面に、薄膜コンデンサ素子１２の下部電極形成領域１７を含んで、バリア層とタンタル系金属被膜とをこの順に被着させ金属被膜層５を形成する。具体的には、導体パターン３の全面に、バリア層（例えばＴｉ（チタン）系金属被膜）とＴａ（タンタル）系金属被膜とを、スパッタ法、化学的気相成長法（ＣＶＤ法）、蒸着法の何れかの方法を用いてこの順に被着させ、金属被膜層５を形成する。これにより、図２（ｂ）において、配線基板１の下部電極形成領域１７を含む導体パターン３を金属被膜層５で覆う。金属被膜層５のうち、バリア層の膜厚は例えば５０ｎｍ〜１μｍ好ましくは１００ｎｍ、Ｔａ系金属被膜層の膜厚は、例えば１００ｎｍ〜２μｍ好ましくは５００ｎｍ程度に成膜する。
【００２２】
次に、図２（ｃ）において、導体パターン３に被着した金属被膜層５のうち下部電極形成領域１７を第１のレジスト膜１３で覆う。具体的には、第１のレジスト膜１３は配線基板１上に感光性レジストを塗布して、パターニングして形成する。そして、第１のレジスト膜１３で覆われていない部位の金属被膜層５をエッチングにより除去する。エッチングは、周知のエッチング液かドライエッチング法で金属被膜層５を除去する。その後、第１のレジスト膜１３を剥離させる。
この結果、図２（ｄ）において、配線基板１の導体パターン３には、下部電極４に対応する部位を含む下部電極形成領域１７に金属被膜層５を被着させた導体パターンが形成される。
【００２３】
この後、図１（ｄ）〜（ｇ）と同様の製造工程を経て多層配線基板１６が形成される。即ち、金属被膜層５を除いて導体パターン３の表面を第２のレジスト膜１４で覆う。次いで、配線基板１に陽極酸化を行って、第２のレジスト膜１４から露出する金属被膜層５の表面に陽極酸化膜（Ｔａ2Ｏ 5 ）６を形成する（図１（ｄ）参照）。また、第２のレジスト膜１４を剥離し、陽極酸化膜６及び金属被膜層５の表面に密着／シード層１５を被着させる（図１（ｅ）参照）。そして、サブトラクティブ法又はセミアディティブ法によって密着シード層１５上に電解銅めっきを行って、銅めっきを厚付けし、不要な密着シード層１５をエッチングにより除去して上部電極となる導体パターン８や導体パターン７を形成する。これにより、配線基板１上に薄膜コンデンサ素子１２を一体に形成する（図１（ｆ）参照）。
最後に、配線基板１上に絶縁樹脂層（樹脂フィルム）９を積層し、ビア孔加工を行い、無電解銅めっき、電解銅めっきを行ってビアホール内壁から絶縁樹脂層９表面に導体層（ビアホールめっき１１）を形成する。次いで、この導体層にパターニングを行い、不要な銅層をエッチングにより除去して上部電極としての導体パターン８や導体パターン３、７に電気的に接続した表面導体パターン１０を形成する（図１（ｇ）参照）。
【００２４】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述した各実施例に限定されるのものではなく、例えばコア基板となる配線基板１は、通常のプリント配線板でもビルドアップ配線基板の何れでも良く、薄膜コンデンサ素子１２を接続端子として用いても良い等、発明の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【００２５】
【発明の効果】
本発明に係る多層配線基板の製造方法によれば、配線基板の必要な箇所にのみ選択的に薄膜コンデンサ素子を形成できるので、層間接続を形成する配線設計の自由度が確保できる。また、配線基板のある特定の導体パターン上に部分的に陽極酸化を行って誘電体膜を形成するので、様々な容量の薄膜コンデンサ素子が同時形成でき、しかも部分的に陽極酸化を行えるので、誘電体膜の欠陥率を低減させて薄膜コンデンサ素子の歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】多層配線基板の製造工程の一例を示す断面説明図である。
【図２】多層配線基板の製造工程の他例を示す断面説明図である。
【符号の説明】
１ 配線基板
２ スルーホールめっき
３、７、８ 導体パターン
４ 下部電極
５ 金属被膜層
６ 陽極酸化膜
９ 絶縁樹脂層
１０ 表面導体パターン
１１ ビアホールめっき
１２ 薄膜コンデンサ素子
１３ 第１のレジスト膜
１４ 第２のレジスト膜
１５ 密着／シード層
１６ 多層配線基板
１７ 下部電極形成領域
【発明の属する利用分野】
本発明は導体パターンが絶縁層を介して多層に形成された基板に薄膜コンデンサ素子が組込まれて成る多層配線基板の製造方法に関する。
【０００２】
【従来の技術】
半導体素子や半導体パッケージなどの多数の電子部品が実装される配線基板には、これらの部品や回路の電気特性を向上させるため、ビルドアップ法やサブトラクティブ法などのシートの積層による基板製造技術を用いて多層配線基板に薄膜コンデンサを形成する技術が提案されている（特開２００１−１１０６７５号公報）。この薄膜コンデンサは、銅の基板上若しくは配線層（下部電極）上に、例えばＴｉ（チタン）系の薄膜、Ｔａ（タンタル）系の薄膜を順次被着させて金属被膜層を形成し、この金属被膜層を適当な電解液中で陽極酸化して誘電体層を形成し、該誘電体層に真空蒸着法やスパッタリング法によりＡｕ（金）薄膜やＣｕ（銅）薄膜など（上部電極）を成膜して形成されている。銅の基板上若しくは配線層上にＴｉ系薄膜を被着させるのは、陽極酸化の過程で銅イオンがＴａ系薄膜中へ拡散して電解液に溶解しようとするのを抑えるバリア層を形成すること、及び基板に対するＴａ系の薄膜の密着強度を高めるためである。
【０００３】
【発明が解決しようとする課題】
薄膜コンデンサは、多層配線基板の製造過程で、銅の基板上若しくは配線層の上に組み込まれるため、パターニングを行わないと、ある配線層上に基板全域にわたって金属薄膜層及び陽極酸化膜が形成されてしまい、多層配線基板の配線設計の自由度が失われるうえに、ビアホールめっきを通じた層間接続において配線間でショートを起こすおそれがある。
また、銅配線層上で陽極酸化を行う場合、陽極酸化膜の一部にピンホールやクラックが生じている場合には、銅イオンが金属薄膜層中に拡散し、酸化膜の絶縁性が失われて所望の膜厚の酸化膜を形成できない。この陽極酸化膜に生ずる欠陥はコンデンサの極板面積が広いほど発生率が高く、薄膜コンデンサの不良発生率が高くなって、歩留まりを低下させるおそれがある。
【０００４】
本発明の目的は、上記従来技術の課題を解決し、導体パターンのうち限られたエリアに選択的に陽極酸化を行って薄膜コンデンサを複数同時に形成でき、不良発生率も低減させた多層配線基板の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、本発明は次の構成を備える。
即ち、導体パターンが絶縁層を介して多層に形成された基板に薄膜コンデンサ素子が組込まれて成る多層配線基板の製造方法において、絶縁層上に形成された導体パターンの表面を、薄膜コンデンサ素子の下部電極形成領域を除いて、第１のレジスト膜で覆う工程と、第１のレジスト膜で覆われた前記導体パターンの全面に、バリア層とタンタル系金属被膜とをこの順に被着させ金属被膜層を形成する工程と、前記第１のレジスト膜を剥離し、導体パターンの表面から下部電極形成領域を除いて金属被膜層を除去する工程と、前記導体パターンの下部電極となる部位に被着した金属被膜層上を除いて、導体パターンの表面を第２のレジスト膜で覆う工程と、第２のレジスト膜から露出する金属被膜層上に陽極酸化膜を形成する工程と、前記第２のレジスト膜を剥離し、陽極酸化膜及び導体パターンの表面に密着層及びめっきシード層をこの順で被着させる工程と、前記陽極酸化膜上に上部電極となる導体パターンを形成する工程とを含むことを特徴とする。
【０００６】
また、他の方法としては、導体パターンが絶縁層を介して多層に形成された基板の一部に薄膜コンデンサ素子が組込まれている多層配線基板の製造方法において、絶縁層上に形成された導体パターンの表面に、バリア層とタンタル系金属被膜とをこの順に被着させ金属被膜層を形成する工程と、導体パターンに被着した金属被膜層のうち薄膜コンデンサ素子の下部電極形成領域を第１のレジスト膜で覆う工程と、第１のレジスト膜で覆われていない部位の金属被膜層をエッチングにより除去する工程と、第１のレジスト膜を剥離し、金属被膜層上を除いて導体パターンの表面を第２のレジスト膜で覆う工程と、導体パターンの表面で露出する金属被膜層上に陽極酸化膜を形成する工程と、第２のレジスト膜を剥離し、陽極酸化膜及び導体パターンの表面に密着層及びめっきシード層をこの順で被着させる工程と、前記陽極酸化膜上に上部電極となる導体パターンを形成する工程とを含むことを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の好適な実施の形態について添付図面と共に詳述する。
本実施例では、薄膜コンデンサが導体パターンの一部に形成された多層配線基板の製造方法について説明する。図１（ａ）〜（ｇ）は多層配線基板の製造工程の一例を示す断面説明図、図２（ａ）〜（ｄ）は多層配線基板の製造工程の他例を示す断面説明図である。
【０００８】
先ず、多層配線基板の概略構成について説明する。図１（ｇ）において、１はコア基板となる配線基板である。この配線基板１は導体パターン（信号層や電源／グランド層）が絶縁層を介して積層されており、公知のビルドアップ法やサブトラクティブ法などを用いてシート材の積層により形成されている。導体パターンどうしの層間接続はスルーホールめっき2により導通が図られている。
【０００９】
配線基板１の導体パターン３の一部は下部電極４として用いられる。この下部電極４上の一部にはバリア層（本実施例ではＴｉ（チタン）系金属薄膜）とＴａ（タンタル）系の金属薄膜がこの順に被着してなる金属被膜層５が形成され、該金属被膜層５には陽極酸化膜６が被着形成されている。金属被膜層５上には導体パターン７が形成されている。また陽極酸化膜６には上部電極となる導体パターン８が形成されている。導体パターン３、７や上部電極８には絶縁樹脂層９を介して表面導体パターン１０が形成されている。表面導体パターン１０と導体パターン３、７、８とはビアホールめっき１１により電気的に導通が図られている。このように、導体パターン３、７、８が絶縁層を介して多層に形成された多層配線基板１６に、上部電極（導体パターン８）、陽極酸化膜６、金属被膜層５及び下部電極４（導体パターン３の一部）からなる薄膜コンデンサ素子１２が組込まれている。
【００１０】
次に、多層配線基板の製造方法について図１（ａ）〜（ｇ）を参照して具体的に説明する。図１（ａ）において、コア基板となる配線基板１には、導体パターン３やスルーホールめっき２が形成されている。この配線基板１において、導体パターン３の表面を、薄膜コンデンサ素子１２の下部電極形成領域１７を除いて第１のレジスト膜１３で覆う。具体的には、第１のレジスト膜１３は導体パターン３の表面に感光性レジストを塗布するか、メタルマスクを重ね合わせて形成する。尚、感光性レジストを使用する替わりにドライフィルムや粘着性のポリイミドテープなどを使用しても良い。
【００１１】
そして、第１のレジスト膜１３で覆われた導体パターン３の全面に、バリア層（例えばＴｉ（チタン）系金属被膜）とＴａ（タンタル）系金属被膜とを、スパッタ法、化学的気相成長法（ＣＶＤ法）、蒸着法の何れかの方法を用いてこの順に被着させ、金属被膜層５を形成する。尚、Ｔｉ（チタン）系金属、Ｔａ（タンタル）系金属は、チタンやタンタルの単独の金属か、チタンやタンタルを主成分とした合金である。導体パターン３上にバリア層（Ｔｉ（チタン）系金属被膜）を被着させるのは、陽極酸化の過程で導体パターンを形成する銅層が銅イオンとしてＴａ（タンタル）系金属被膜中へ拡散して電解液に溶解しようとするのを抑えること、及び基板に対するＴａ系の薄膜の密着強度を高めるためである。
【００１２】
上記バリア層としては、様々な金属材料から構成することができる。具体的には、高温での熱処理を必要としないバルブ金属（弁作用を有する金属）、例えば、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、ビスマス（Ｂｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、シリコン（Ｓｉ）などが好適に用いられる。
これらのバルブ金属は、単独で使用しても良いが、２種類若しくはそれ以上を組み合わせて使用しても良い。また、バルブ金属は化合物（例えばＴｉＮ、ＴａＮ）として使用しても良く、バルブ金属の化合物どうしの混合物、バルブ金属の化合物とバルブ金属の混合物、バルブ金属の化合物とその他の化合物の混合物、バルブ金属の合金などを使用しても良い。バルブ金属の合金としては、例えばＴｉ（チタン）系金属合金（ＴｉＷなど）が用いられる。
【００１３】
以上のようにして、図１（ｂ）において、配線基板１の下部電極形成領域１７を含む導体パターン３を金属被膜層５で覆う。金属被膜層５のうち、バリア層の膜厚は例えば５０ｎｍ〜１μｍ好ましくは１００ｎｍ、Ｔａ系金属被膜層の膜厚は、例えば１００ｎｍ〜２μｍ好ましくは５００ｎｍ程度に成膜する。
【００１４】
次に、図１（ｃ）において、第１のレジスト膜１３を剥離し、導体パターン３の表面から下部電極形成領域１７を除いて、金属被膜層５を除去する（リフトオフ法）。具体的には、第１のレジスト膜１３が感光性レジストの場合には剥離させ、メタルマスクの場合には、配線基板１上に重ね合わせたメタルマスクを除去する。
【００１５】
次に、図１（ｄ）において、導体パターン３のうち下部電極４となる部位に被着した金属被膜層５を除いて、導体パターン３を第２のレジスト膜１４で覆う。具体的には、配線基板１上に感光性レジストを塗布してパターニングを行い、金属被膜層５の下部電極４の上面側を除去することにより行う。尚、感光性レジストを使用する替わりにドライフィルムや粘着性のポリイミドテープなどを使用しても良い。
【００１６】
次いで、配線基板１に陽極酸化を行って、第２のレジスト膜１４から露出する金属被膜層５の表面に陽極酸化膜（Ｔａ2Ｏ 5 ）６を形成する。即ち、Ｔａ層の陽極酸化により誘電体層を形成する。陽極酸化工程は、例えば定電流−定電圧法によって行われる。具体的には、０．１％のクエン酸ナトリウム溶液を電解液として用い、金属被膜層５を形成した配線基板１を陽極に接続して通電することにより行われる。電流量は１０ｍＡ／ｃｍ2の定電流で化成電圧として２００Ｖまで酸化する。この陽極酸化工程で、Ｔｉ系金属層がバリア層として働き、Ｔａ系金属層の陽極酸化を行う際に下地の導体パターンの銅がＴａ系金属層に拡散するのを防止している。
【００１７】
次に、図１（ｅ）において、第２のレジスト膜１４を剥離し、陽極酸化膜６及び金属被膜層５の表面に密着層及びめっきシード層（以下『密着／シード層』という）１５をこの順に被着させる。具体的には、陽極酸化膜６上にスパッタ法により密着層（例えばクロム（Ｃｒ）層）を被着させ、めっきシード層（銅（Ｃｕ）層）を順次被着する。密着層は、その上部に形成される導体パターン７、８との密着強度を高めるために形成される。
【００１８】
そして、図１（ｆ）において、サブトラクティブ法又はセミアディティブ法によって密着／シード層１５上に電解銅めっきを行って、銅めっきを厚付けし、不要な密着／シード層１５をエッチングにより除去して上部電極となる導体パターン８や導体パターン７を形成する。これにより、配線基板１上に薄膜コンデンサ素子１２を一体に形成することできる。尚、図１（ｆ）（ｇ）において密着シード層１５は導体パターン７、８と一体に形成されるため図示を省略した。
【００１９】
次に、薄膜コンデンサ素子１２が形成された配線基板１上に絶縁樹脂層（樹脂フィルム）９を積層する。次に、絶縁樹脂層９に炭酸ガス（ＣＯ2）レーザー、ＹＡＧレーザーなどによりビア孔加工を行い、導体パターン３、７、８を底部とするビアホールを形成する。そして、無電解銅めっき、電解銅めっきを行ってビアホール内壁から絶縁樹脂層９表面に導体層（ビアホールめっき１１）を形成する。次いで、この導体層にパターニングを行い、不要な銅層をエッチングにより除去する。これにより、図１（ｇ）に示すように上部電極としての導体パターン８や導体パターン３、７に電気的に接続した表面導体パターン１０が形成できる。これにより、薄膜コンデンサ素子１２を内蔵した多層配線基板１６が製造できる。
【００２０】
上述した多層配線基板の製造方法によれば、配線基板１の必要な箇所にのみ選択的に薄膜コンデンサ素子１２を形成できるので、層間接続を形成する配線設計の自由度が確保できる。また、配線基板１のある特定の導体パターン上に部分的に陽極酸化を行って、誘電体膜を形成するので、様々な容量の薄膜コンデンサ素子１２が同時形成でき、しかも部分的に陽極酸化を行えるので、誘電体膜の欠陥率を低減させて薄膜コンデンサ素子１２の歩留まりを向上させることができる。
【００２１】
次に、多層配線基板の製造方法の他例について、図２（ａ）〜（ｄ）を参照して説明する。尚、図１と同一部材には同一の番号を付して説明を援用し、製造工程中図１（ｄ）〜（ｇ）までは共通であるので説明を援用する。
図２（ａ）において、コア基板となる配線基板１には、導体パターン３やスルーホールめっき２が形成されている。配線基板１の導体パターン３の表面に、薄膜コンデンサ素子１２の下部電極形成領域１７を含んで、バリア層とタンタル系金属被膜とをこの順に被着させ金属被膜層５を形成する。具体的には、導体パターン３の全面に、バリア層（例えばＴｉ（チタン）系金属被膜）とＴａ（タンタル）系金属被膜とを、スパッタ法、化学的気相成長法（ＣＶＤ法）、蒸着法の何れかの方法を用いてこの順に被着させ、金属被膜層５を形成する。これにより、図２（ｂ）において、配線基板１の下部電極形成領域１７を含む導体パターン３を金属被膜層５で覆う。金属被膜層５のうち、バリア層の膜厚は例えば５０ｎｍ〜１μｍ好ましくは１００ｎｍ、Ｔａ系金属被膜層の膜厚は、例えば１００ｎｍ〜２μｍ好ましくは５００ｎｍ程度に成膜する。
【００２２】
次に、図２（ｃ）において、導体パターン３に被着した金属被膜層５のうち下部電極形成領域１７を第１のレジスト膜１３で覆う。具体的には、第１のレジスト膜１３は配線基板１上に感光性レジストを塗布して、パターニングして形成する。そして、第１のレジスト膜１３で覆われていない部位の金属被膜層５をエッチングにより除去する。エッチングは、周知のエッチング液かドライエッチング法で金属被膜層５を除去する。その後、第１のレジスト膜１３を剥離させる。
この結果、図２（ｄ）において、配線基板１の導体パターン３には、下部電極４に対応する部位を含む下部電極形成領域１７に金属被膜層５を被着させた導体パターンが形成される。
【００２３】
この後、図１（ｄ）〜（ｇ）と同様の製造工程を経て多層配線基板１６が形成される。即ち、金属被膜層５を除いて導体パターン３の表面を第２のレジスト膜１４で覆う。次いで、配線基板１に陽極酸化を行って、第２のレジスト膜１４から露出する金属被膜層５の表面に陽極酸化膜（Ｔａ2Ｏ 5 ）６を形成する（図１（ｄ）参照）。また、第２のレジスト膜１４を剥離し、陽極酸化膜６及び金属被膜層５の表面に密着／シード層１５を被着させる（図１（ｅ）参照）。そして、サブトラクティブ法又はセミアディティブ法によって密着シード層１５上に電解銅めっきを行って、銅めっきを厚付けし、不要な密着シード層１５をエッチングにより除去して上部電極となる導体パターン８や導体パターン７を形成する。これにより、配線基板１上に薄膜コンデンサ素子１２を一体に形成する（図１（ｆ）参照）。
最後に、配線基板１上に絶縁樹脂層（樹脂フィルム）９を積層し、ビア孔加工を行い、無電解銅めっき、電解銅めっきを行ってビアホール内壁から絶縁樹脂層９表面に導体層（ビアホールめっき１１）を形成する。次いで、この導体層にパターニングを行い、不要な銅層をエッチングにより除去して上部電極としての導体パターン８や導体パターン３、７に電気的に接続した表面導体パターン１０を形成する（図１（ｇ）参照）。
【００２４】
以上、本発明の好適な実施例について種々述べてきたが、本発明は上述した各実施例に限定されるのものではなく、例えばコア基板となる配線基板１は、通常のプリント配線板でもビルドアップ配線基板の何れでも良く、薄膜コンデンサ素子１２を接続端子として用いても良い等、発明の精神を逸脱しない範囲で多くの改変を施し得るのはもちろんである。
【００２５】
【発明の効果】
本発明に係る多層配線基板の製造方法によれば、配線基板の必要な箇所にのみ選択的に薄膜コンデンサ素子を形成できるので、層間接続を形成する配線設計の自由度が確保できる。また、配線基板のある特定の導体パターン上に部分的に陽極酸化を行って誘電体膜を形成するので、様々な容量の薄膜コンデンサ素子が同時形成でき、しかも部分的に陽極酸化を行えるので、誘電体膜の欠陥率を低減させて薄膜コンデンサ素子の歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】多層配線基板の製造工程の一例を示す断面説明図である。
【図２】多層配線基板の製造工程の他例を示す断面説明図である。
【符号の説明】
１ 配線基板
２ スルーホールめっき
３、７、８ 導体パターン
４ 下部電極
５ 金属被膜層
６ 陽極酸化膜
９ 絶縁樹脂層
１０ 表面導体パターン
１１ ビアホールめっき
１２ 薄膜コンデンサ素子
１３ 第１のレジスト膜
１４ 第２のレジスト膜
１５ 密着／シード層
１６ 多層配線基板
１７ 下部電極形成領域
Claims (8)
- 導体パターンが絶縁層を介して多層に形成された基板に薄膜コンデンサ素子が組込まれて成る多層配線基板の製造方法において、
絶縁層上に形成された導体パターンの表面を、薄膜コンデンサ素子の下部電極形成領域を除いて、第１のレジスト膜で覆う工程と、
第１のレジスト膜で覆われた前記導体パターンの全面に、バリア層とタンタル系金属被膜とをこの順に被着させ金属被膜層を形成する工程と、
前記第１のレジスト膜を剥離し、導体パターンの表面から下部電極形成領域を除いて金属被膜層を除去する工程と、
前記導体パターンの下部電極となる部位に被着した金属被膜層上を除いて、導体パターンの表面を第２のレジスト膜で覆う工程と、
第２のレジスト膜から露出する金属被膜層上に陽極酸化膜を形成する工程と、前記第２のレジスト膜を剥離し、陽極酸化膜及び導体パターンの表面に密着層及びめっきシード層をこの順で被着させる工程と、
前記陽極酸化膜上に上部電極となる導体パターンを形成する工程とを含むことを特徴とする多層配線基板の製造方法。 - 上部電極は、陽極酸化膜上にスパッタ法により密着層及び金属シード層を被着させ、サブトラクティブ法又はセミアディティブ法によって金属シード層にめっきを厚付けしてから導体パターンに形成することを特徴とする請求項１記載の多層配線基板の製造方法。
- 上部電極を含む導体パターン上に絶縁樹脂層を積層する工程と、
絶縁樹脂層に孔あけ加工して上部電極を底部とするビアホールを形成する工程と、
ビアホールめっきを行って、ビア内壁から絶縁樹脂層表面に導体層を形成する工程と、
導体層をエッチングによりパターニングして上部電極に電気的に接続した導体パターンを形成する工程とを含むことを特徴とする請求項１又は２記載の多層配線基板の製造方法。 - 金属被膜層は、スパッタ法、化学的気相成長法（ＣＶＤ法）、蒸着法の何れかの方法により形成することを特徴とする請求項１、２又は３記載の多層配線基板の製造方法。
- 導体パターンが絶縁層を介して多層に形成された基板の一部に薄膜コンデンサ素子が組込まれている多層配線基板の製造方法において、
絶縁層上に形成された導体パターンの表面に、バリア層とタンタル系金属被膜とをこの順に被着させ金属被膜層を形成する工程と、
導体パターンに被着した金属被膜層のうち薄膜コンデンサ素子の下部電極形成領域を第１のレジスト膜で覆う工程と、
第１のレジスト膜で覆われていない部位の金属被膜層をエッチングにより除去する工程と、
第１のレジスト膜を剥離し、金属被膜層上を除いて導体パターンの表面を第２のレジスト膜で覆う工程と、
導体パターンの表面で露出する金属被膜層上に陽極酸化膜を形成する工程と、第２のレジスト膜を剥離し、陽極酸化膜及び導体パターンの表面に密着層及びめっきシード層をこの順で被着させる工程と、
前記陽極酸化膜上に上部電極となる導体パターンを形成する工程とを含むことを特徴とする多層配線基板の製造方法。 - 上部電極は、陽極酸化膜上にスパッタ法により密着層及び金属シード層を形成し、サブトラクティブ法又はセミアディティブ法によって金属シード層にめっきを厚付けしてから導体パターンに形成することを特徴とする請求項５記載の多層配線基板の製造方法。
- 上部電極を含む導体パターン上に絶縁樹脂層を積層する工程と、
絶縁樹脂層に孔あけ加工して上部電極を底部とするビアホールを形成する工程と、
ビアホールめっきを行って、ビア内壁から絶縁樹脂層表面に導体層を形成する工程と、
導体層をエッチングによりパターニングして上部電極に電気的に接続した導体パターンを形成する工程とを含むことを特徴とする請求項５又は６記載の多層配線基板の製造方法。 - 金属被膜層は、スパッタ法、化学的気相成長法（ＣＶＤ法）、蒸着法の何れかの方法により形成することを特徴とする請求項５、６又は７記載の多層配線基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346130A JP3817463B2 (ja) | 2001-11-12 | 2001-11-12 | 多層配線基板の製造方法 |
| KR1020020069525A KR20030040083A (ko) | 2001-11-12 | 2002-11-11 | 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법 |
| TW091133075A TWI256723B (en) | 2001-11-12 | 2002-11-11 | Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated |
| CNB021492824A CN1278399C (zh) | 2001-11-12 | 2002-11-12 | 其上结合有薄膜电容器的多层布线基板的制造工艺 |
| US10/291,468 US6754952B2 (en) | 2001-11-12 | 2002-11-12 | Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001346130A JP3817463B2 (ja) | 2001-11-12 | 2001-11-12 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152340A JP2003152340A (ja) | 2003-05-23 |
| JP3817463B2 true JP3817463B2 (ja) | 2006-09-06 |
Family
ID=19159356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001346130A Expired - Fee Related JP3817463B2 (ja) | 2001-11-12 | 2001-11-12 | 多層配線基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6754952B2 (ja) |
| JP (1) | JP3817463B2 (ja) |
| KR (1) | KR20030040083A (ja) |
| CN (1) | CN1278399C (ja) |
| TW (1) | TWI256723B (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW563142B (en) * | 2001-07-12 | 2003-11-21 | Hitachi Ltd | Thin film capacitor, and electronic circuit component |
| AT500259B1 (de) * | 2003-09-09 | 2007-08-15 | Austria Tech & System Tech | Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung |
| DE10344389A1 (de) * | 2003-09-25 | 2005-05-19 | Infineon Technologies Ag | Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat |
| TWI253161B (en) * | 2004-09-10 | 2006-04-11 | Via Tech Inc | Chip carrier and chip package structure thereof |
| US9572258B2 (en) * | 2004-12-30 | 2017-02-14 | Intel Corporation | Method of forming a substrate core with embedded capacitor and structures formed thereby |
| US7372126B2 (en) * | 2005-03-31 | 2008-05-13 | Intel Corporation | Organic substrates with embedded thin-film capacitors, methods of making same, and systems containing same |
| US7288459B2 (en) * | 2005-03-31 | 2007-10-30 | Intel Corporation | Organic substrates with integral thin-film capacitors, methods of making same, and systems containing same |
| KR100714571B1 (ko) * | 2005-11-17 | 2007-05-07 | 삼성전기주식회사 | 박막 커패시터 내장된 인쇄회로기판 및 그 제조방법 |
| US7670919B2 (en) * | 2005-12-30 | 2010-03-02 | Intel Corporation | Integrated capacitors in package-level structures, processes of making same, and systems containing same |
| JP5194393B2 (ja) * | 2006-06-23 | 2013-05-08 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| JP4783692B2 (ja) * | 2006-08-10 | 2011-09-28 | 新光電気工業株式会社 | キャパシタ内蔵基板及びその製造方法と電子部品装置 |
| JP5109321B2 (ja) * | 2006-09-28 | 2012-12-26 | 富士通株式会社 | キャパシタ内蔵インタポーザ、それを備えた半導体装置及びキャパシタ内蔵インタポーザの製造方法 |
| KR100836653B1 (ko) * | 2006-10-25 | 2008-06-10 | 삼성전기주식회사 | 회로기판 및 그 제조방법 |
| US7738257B2 (en) | 2006-12-13 | 2010-06-15 | Intel Corporation | Microelectronic device including bridging interconnect to top conductive layer of passive embedded structure and method of making same |
| KR100860533B1 (ko) * | 2007-03-23 | 2008-09-26 | (주)웨이브닉스이에스피 | 금속 인쇄회로기판 제조방법 |
| KR101073486B1 (ko) * | 2009-06-19 | 2011-10-17 | 성균관대학교산학협력단 | 양극산화를 이용한 금속배선의 형성방법 |
| TWI656815B (zh) * | 2016-06-21 | 2019-04-11 | 中華精測科技股份有限公司 | 具有過孔電容結構的電路板及其製造方法 |
| WO2018117111A1 (ja) | 2016-12-21 | 2018-06-28 | 大日本印刷株式会社 | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 |
| US11367626B2 (en) | 2017-03-31 | 2022-06-21 | Tdk Corporation | Electronic component-incorporating substrate |
| KR102029535B1 (ko) | 2017-08-28 | 2019-10-07 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
| KR102361397B1 (ko) * | 2019-01-21 | 2022-02-10 | (주)포인트엔지니어링 | 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법 |
| CN112582333A (zh) * | 2019-09-27 | 2021-03-30 | 中芯长电半导体（江阴）有限公司 | 一种重新布线层及其制备方法 |
| CN111146155B (zh) * | 2020-01-02 | 2022-02-18 | 上海航天电子通讯设备研究所 | 一种微波功放芯片载体及其制备方法 |
| JP7424218B2 (ja) * | 2020-06-12 | 2024-01-30 | トヨタ自動車株式会社 | 配線基板の製造方法 |
| JP7306337B2 (ja) * | 2020-06-25 | 2023-07-11 | トヨタ自動車株式会社 | 配線基板の製造方法 |
| CN114585157A (zh) * | 2020-12-01 | 2022-06-03 | 深南电路股份有限公司 | 埋容线路板的制作方法及埋容线路板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027253A (en) * | 1990-04-09 | 1991-06-25 | Ibm Corporation | Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards |
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| US5323520A (en) * | 1993-04-29 | 1994-06-28 | Fujitsu Limited | Process for fabricating a substrate with thin film capacitor |
| US5455064A (en) * | 1993-11-12 | 1995-10-03 | Fujitsu Limited | Process for fabricating a substrate with thin film capacitor and insulating plug |
| JP3105409B2 (ja) * | 1994-10-24 | 2000-10-30 | シャープ株式会社 | 金属配線基板および半導体装置およびそれらの製造方法 |
| US5912044A (en) * | 1997-01-10 | 1999-06-15 | International Business Machines Corporation | Method for forming thin film capacitors |
| JP3838827B2 (ja) | 1999-10-05 | 2006-10-25 | 新光電気工業株式会社 | 薄膜コンデンサ素子及びプリント回路基板の製造方法 |
-
2001
- 2001-11-12 JP JP2001346130A patent/JP3817463B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-11 KR KR1020020069525A patent/KR20030040083A/ko not_active Application Discontinuation
- 2002-11-11 TW TW091133075A patent/TWI256723B/zh not_active IP Right Cessation
- 2002-11-12 US US10/291,468 patent/US6754952B2/en not_active Expired - Fee Related
- 2002-11-12 CN CNB021492824A patent/CN1278399C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1419273A (zh) | 2003-05-21 |
| US20030088978A1 (en) | 2003-05-15 |
| KR20030040083A (ko) | 2003-05-22 |
| TWI256723B (en) | 2006-06-11 |
| JP2003152340A (ja) | 2003-05-23 |
| US6754952B2 (en) | 2004-06-29 |
| CN1278399C (zh) | 2006-10-04 |
| TW200300288A (en) | 2003-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3817463B2 (ja) | 多層配線基板の製造方法 | |
| JP3838827B2 (ja) | 薄膜コンデンサ素子及びプリント回路基板の製造方法 | |
| JP3792129B2 (ja) | キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法 | |
| JP3635219B2 (ja) | 半導体装置用多層基板及びその製造方法 | |
| JP3098509B2 (ja) | 電子コンポーネント構造体およびその製造方法 | |
| TWI765941B (zh) | 電子零件及電子零件製造方法 | |
| JPH11126976A (ja) | プリント回路基板の積層構造体 | |
| US20070145584A1 (en) | Printed wiring board, method for manufacturing same, and circuit device | |
| WO2004054340A1 (ja) | 多層配線基板およびその製造方法 | |
| JP2007208263A (ja) | 薄膜キャパシタ内蔵型印刷回路基板の製造方法 | |
| JP4649198B2 (ja) | 配線基板の製造方法 | |
| JP2002100533A (ja) | キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板 | |
| JP3362776B2 (ja) | 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法 | |
| JP4537753B2 (ja) | 多層配線基板およびその製造方法 | |
| JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
| JP2005093597A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP4089520B2 (ja) | 印刷配線板、多層配線板及び半導体装置 | |
| JP2003069185A (ja) | キャパシタを内蔵した回路基板 | |
| JP4228270B2 (ja) | 導電体パターンの形成方法及び実装回路基板 | |
| JP4328134B2 (ja) | プリント配線基板の製造方法 | |
| JP3954984B2 (ja) | 配線回路基板とその製造方法 | |
| JP2007150059A (ja) | 回路基板の製造方法 | |
| JP2002171066A (ja) | 多層配線基板の製造方法 | |
| JPH06310866A (ja) | 多層配線基板及びその製造方法 | |
| JPH0582970A (ja) | 混成回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |