JPH11126976A - プリント回路基板の積層構造体 - Google Patents

プリント回路基板の積層構造体

Info

Publication number
JPH11126976A
JPH11126976A JP10235966A JP23596698A JPH11126976A JP H11126976 A JPH11126976 A JP H11126976A JP 10235966 A JP10235966 A JP 10235966A JP 23596698 A JP23596698 A JP 23596698A JP H11126976 A JPH11126976 A JP H11126976A
Authority
JP
Japan
Prior art keywords
layer
circuit board
printed circuit
capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10235966A
Other languages
English (en)
Inventor
Ratnaji Rao Kola
ラオ コーラ ラトナジ
Louis T Manzione
トーマス マンジオン ルイス
Roderick K Watts
ケント ワッツ ロデリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH11126976A publication Critical patent/JPH11126976A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

(57)【要約】 【課題】 光リソグラフ技術および薄膜処理技術を用い
て埋設型のキャパシタ構造体を製造する技術を提供す
る。 【解決手段】 本発明のプロセスの特徴は、キャパシタ
の上側電極１８の構造にあり、キャパシタの上側電極１
８は、そのキャパシタの他側上の下側電極１２を越えて
延びる部分１９を有し、かくして、貫通孔２４，２４が
キャパシタの埋め込まれた電極にアクセスするよう貫通
孔による相互接続２６，２７が可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層構造のプリン
ト回路基板（マルチレベルプリンティッドサーキットボ
ード（ＭＰＣＢ）に関し、特にこのＭＰＣＢ内の層間に
埋め込まれた受動型素子を有する多層構造のプリント回
路基板に関する。
【０００２】
【従来の技術】プリント回路基板技術における相互接続
の密度および複雑性は、多層構造を採用することによ
り、増加していることが長年にわたって認識されてい
る。プリント回路は、複数の層上に形成され、貫通孔の
接続構成あるいは、まれには端部接続構造を用いて、基
板レベル間を相互接続している。基板領域に対し、相互
接続密度の増加のみならず、クロスオーバ（交差領域）
も大幅に単純化されている。
【０００３】近年回路素子および相互接続構造をＭＰＣ
Ｂ内の層間部分内に配置すると、基板の表面積をさらに
削減できることが認識されてきた。通常これらの回路素
子は、例えばトランジスタ、キャパシタ、インダクタの
ような薄膜受動型デバイスである。これに関しては例え
ばT.Lenihan et al著の“Embedded Thin Film Resisto
r,Capacitors and Inductors in Flexible Polyimide F
ilms”,1996 Electronic Components and Technology C
onference(IEEE),pp.119-124 を参照のこと。
【０００４】
【発明が解決しようとする課題】本発明の目的は、上述
したような多層構造のプリント回路基板において、それ
らの層間に受動型デバイスを組み込む単純で費用効果的
なプロセスを提供することである。
【０００５】
【課題を解決するための手段】本発明は、光リソグラフ
技術および薄膜処理技術を用いて、埋設型のキャパシタ
構造体を製造する技術を提供する。本発明のプロセスの
特徴はキャパシタの上側電極の構造にある。本発明によ
ればキャパシタの上側電極はそのキャパシタの下側電極
とは短絡されず、そのキャパシタの下側電極を越えて延
びる。かくして貫通孔がキャパシタの埋め込まれた２つ
の電極にアクセスするよう相互接続が可能となる。
【０００６】
【発明の実施の形態】図１の、積層したＰＣＢ製の１枚
の基板はその基板の表面上に堆積されたタンタル層１２
を有する。この基板１１はこの段階では一層として示さ
れているが最終的には多層構造となる。基板１１はこの
時点で別の層がこのプロセスで付加されるような多層構
造ボードでもよい。
【０００７】タンタル層１２は、スパッタリングあるい
は他の適切な堆積技術により形成される。このスパッタ
リングの適切な条件としては、ＤＣマグネトロンソース
で、圧力が５−２０ミリトールで流れるアルゴンでその
電力密度は０．１−２Ｗ／ｃｍ2である。高いパワーレ
ベルにおける堆積速度は、約２２５０オングストローム
／分である。この層の厚さは、１−５μｍの範囲であ
る。
【０００８】その後チッ化タンタル層１３が、タンタル
層１２の上に堆積される（図２）。この層は、オプショ
ンであり、構造体の上にその後堆積される層の接着性を
改善するためにものである。このチッ化タンタル層１３
の最適な厚さの範囲は、１−２μｍである。チッ化タン
タル層１３は、タンタル層１２と同様な方法で形成され
るが、ただしアルゴン流内にその濃度が１０−３０％の
窒素を導入する余分のステップが必要である。
【０００９】タンタル層１２とチッ化タンタル層１３で
指定した材料は、好ましい実施例を表すもので、他のキ
ャパシタ材料、例えばＴｉ、Ｚｒ、Ａｌ等も適宜利用で
きる。これらの材料は、容易に陽極酸化処理されキャパ
シタの誘電体を構成できる。そして本発明はこのために
Ｔａを以下で選択した。
【００１０】図３において、タンタル層１２（またはタ
ンタル層１２とチッ化タンタル層１３）をその後フォト
マスク１４を用いてリソグラフ技術でパターン化して、
キャパシタの第１電極を形成する。タンタル層１２（ま
たはタンタル層１２とチッ化タンタル層１３）の露出部
分は、（ＨＦ：ＨＮＯ3：水）の比率が（１：２：４）
のエッチング材を用いて除去して図４に示す構造を形成
する。
【００１１】図５に示される次のステップは、キャパシ
タの第１電極を陽極酸化処理することにより、キャパシ
タの誘電体を形成することである。図４の基板を、０．
１重量％の水性クエン酸の電解液内に配置してプラチナ
製のカソードで１０分間で１００Ｖに到達するように電
流を徐々にかけてそこで約１時間保持することにより陽
極酸化処理する。その結果得られた酸化タンタルフィル
ム１５は、約１８００オングストローム厚である。他の
陽極酸化条件も用いることができる。この処理の目的
は、０．０５−０．５μｍの範囲の厚さの均一膜を形成
することである。
【００１２】このようにして、キャパシタの誘電体層が
形成されると、第２電極が図６に示すように、構造体の
上に金属層をブランケット堆積することにより形成され
る。好ましい実施例においては、この層はＡｌ製である
が、他の適切な導電性材料で置換できる。この金属層で
あるＡｌ層１６は、タンタルをスパッタリングしたのと
同様な条件を用いて電子マグネトロンスパッタリングで
形成できるが、ただし、パワーレベルは高い。すなわ
ち、電力密度は６Ｗ／ｃｍ2が使用されフィルムの堆積
速度は１μｍ／分である。この層の適切な厚さは０．３
−１μｍである。
【００１３】次に図７においてＡｌ層１６は、フォトマ
スク１７を用いた光リソグラフ技術を用いてパターン化
される。説明を明瞭にするために、このステップは、２
つの素子の形成を含む。２つの素子はすでに説明したキ
ャパシタと、図に示した場所に形成されるインダクタで
ある。Ａｌのエッチング剤は公知である。適切なエッチ
ング材は、General Chemical Co.,Parsippany,NJ.から
市販されているＰＡＥである。
【００１４】Ａｌ層１６をパターン化しフォトマスク１
７を除去した後の構造を図８に示す。キャパシタ用電極
１８はインダクタの主要要素となる、導電性ストリップ
を２１で示す。インダクタのインダクタンスはインダク
タ用スパイラルストリップ２１の寸法で決まる。プロセ
スのこの時点における複数の素子の形成は本発明の選択
的特徴である。本発明の主要な目的はキャパシタの形成
である。
【００１５】当業者には明らかなように、他の素子も本
明細書に記載したシーケンスを用いて形成できる。例え
ば、このシーケンスにおけるインダクタのインダクタ用
スパイラルストリップ２１はポリシリコン製で、この場
合その目的は埋設型抵抗を形成することである。このポ
リシリコンは蒸着またはＣＶＤにより堆積されリソグラ
フ技術でもってパターン化される。インダクタを形成す
る以下に説明するステップを用いて抵抗も形成できる。
この抵抗の抵抗値はインダクタ用スパイラルストリップ
２１の長さと断面積および／または堆積中あるいは堆積
後のドーパントの注入量によりポリシリコンの導電性を
変化させることにより決定できる。ＴａＮの抵抗を形成
するためにここに記載したプロセスを適宜用いることが
できる。
【００１６】このキャパシタ用電極１８は埋め込み構造
体に対する有効な相互接続が可能となるような２つの重
要な特徴を有する。第１の特徴は、図８に示すような基
板１１の表面に沿ってキャパシタの端部を越えて横方向
に延びる電極延長部１９を有することである。第２の特
徴点はキャパシタの誘電体の端部から離間した点で、キ
ャパシタ用電極１８が終わり、キャパシタの露出誘電体
部分２２を残すことである。この部分は下層のタンタル
層１２（またはタンタル層１２とチッ化タンタル層１
３）への電気的相互接続ができる場所である。電極延長
部１９とキャパシタの露出誘電体部分２２の重要性は以
下のプロセスのステップで明らかとなる。
【００１７】キャパシタの容量はキャパシタプレートの
表面積とキャパシタの誘電体層の厚さにより主に決定さ
れるが、エッチングで除去されるべきキャパシタ用電極
１８の表面積を露出させるようなフォトマスクを横方向
に調整することにより光リソグラフ技術でもってさらに
微調整できる。
【００１８】このステップで光リソグラフ技術を用いる
ことは好ましいことである。しかし、ある種の寸法はリ
ソグラフ標準からすると比較的大きいものである。従っ
て、一部あるいはすべての素子は、他の技術例えばリス
トオフあるいはシャドーマスキング技術を用いて形成し
てもよい。
【００１９】図９において、上側回路基板レベル２３が
下側の回路基板に接続結合されることにより、ＭＰＣＢ
を形成する。これらの層を結合する手段はエポキシであ
るが他の非導電性の接着技術を用いることができる。Ｍ
ＰＣＢの複数の層を結合する技術は、公知である。
【００２０】図面中の様々な素子は、実際の寸法どおり
には描いてはなくこのことは図９において特に明らかで
ある。剛性のあるいは柔軟性の積層構造は、複数の層間
に埋設される要素よりははるかに厚いものである。本発
明はポリイミドあるいは他のポリマー材料のような柔軟
性のある回路基板層においてきわめて効果的である。
【００２１】埋設された層への相互接続構造が、図１０
に示すように標準的な穴開け技術により貫通孔２４を形
成しこの貫通孔２４に銅のような金属２５をメッキする
ことにより行われる。キャパシタ用電極１８の電極延長
部１９の機能とキャパシタ誘電体層上をＡｌ層１６が完
全には覆わないことにより、残されたキャパシタの露出
誘電体部分２２の重要性がこの図において明らかとな
る。表面相互接続構造２６がキャパシタの下側プレート
であるタンタル層１２に接触し、表面相互接続構造２７
はキャパシタのキャパシタ用電極１８の電極延長部１９
に接触し、表面相互接続構造２８と表面相互接続構造２
９がインダクタ用スパイラルストリップ２１に接触す
る。
【００２２】キャパシタプレートの形状は様々であるが
一般的には正方形あるいは長方形である。インダクタも
また様々な形状例えば螺旋型の構造をとりうる。
【００２３】図１１において、基板１１の一部が一般的
な印刷回路を有する大きな基板の内側から切り出された
ように示されている。露出した部分であるキャパシタ誘
電体層のキャパシタの露出誘電体部分２２とキャパシタ
用電極１８が図１１に示されている。電極延長部１９も
またキャパシタの幅と等しい幅を有するストリップとし
て示されているが、キャパシタの幅とは異なる幅を有し
てもかまわない。貫通孔の相互接続により後で占有され
る相互接続領域は、２６−２９の点線で示してある。キ
ャパシタの幅はＹ軸方向に示し、キャパシタの長さはＸ
軸方向に延びるものとする。キャパシタの有効面積は第
１エッジ３８とこの第１エッジ３８に平行な第２エッジ
３９を有する。キャパシタの下側プレートを接続する第
１接続領域であるキャパシタの露出誘電体部分２２内の
接点場所である表面相互接続構造２６は、第２エッジ３
９から離間している。キャパシタ用電極１８の電極延長
部１９はキャパシタの第２エッジ３９を越えて基板１１
の表面に沿って横方向に延び、キャパシタの上側プレー
トに接続する相互接続領域である表面相互接続構造２７
に第２の接続領域である電極延長部１９を提供する。
【００２４】以上、説明したように、本明細書は単一層
のプリント回路基板あるいは多層構造の回路基板を例に
説明した。この多層構造はマルチップモジュール（mult
i-chip module ：ＭＣＭ）の一部でもよく、あるいは受
動型の相互接続基板あるいは受動型のフレキシブルな回
路でもよい。貫通孔による相互接続等は、ある層の基板
の一側の導体をその層の他側の導体に相互接続するよう
な多層レベルのプリント回路基板の少なくとも１つの層
に貫通して設けられた標準的なメッキされた孔による接
続を意味する。すなわち多層の基板の他側の表面導体に
接続される層間の導体を意味する。図１０に示された貫
通孔による相互接続構造は、ＭＰＣＢの表面に沿って延
びているが、この３層以上のＭＰＣＢの層間の相互接続
も可能である。
【００２５】本明細書における、キャパシタの誘電体層
は、公知のタンタル製のキャパシタ技術に従って第１キ
ャパシタの電極を陽極酸化処理することにより電解的に
形成された酸化物である。しかし、チッ化酸化物を含む
他の誘電体材料も使用することができる。また誘電体は
他の技術例えばプラズマ技術により成長させることも、
あるいは適当な堆積技術例えばＣＶＤにより堆積するこ
ともできる。
【図面の簡単な説明】
【図１】本発明による多層構造のプリント回路基板を形
成する第１ステップを表す図。
【図２】本発明による多層構造のプリント回路基板を形
成する第２ステップを表す図。
【図３】本発明による多層構造のプリント回路基板を形
成する第３ステップを表す図。
【図４】本発明による多層構造のプリント回路基板を形
成する第４ステップを表す図。
【図５】本発明による多層構造のプリント回路基板を形
成する第５ステップを表す図。
【図６】本発明による多層構造のプリント回路基板を形
成する第６ステップを表す図。
【図７】本発明による多層構造のプリント回路基板を形
成する第７ステップを表す図。
【図８】本発明による多層構造のプリント回路基板を形
成する第８ステップを表す図。
【図９】本発明による多層構造のプリント回路基板を形
成する第９ステップを表す図。
【図１０】本発明による多層構造のプリント回路基板を
形成する第１０ステップを表す図。
【図１１】図９の処理段階におけるデバイスの平面図。
【符号の説明】
１１ 基板 １２ タンタル層 １３ チッ化タンタル層 １４ フォトマスク １５ 酸化タンタルフィルム １６ Ａｌ層 １７ フォトマスク １８ キャパシタ用電極 １９ 電極延長部 ２１ インダクタ用スパイラルストリップ ２２ キャパシタの露出誘電体部分 ２３ 上側回路基板レベル ２４ 貫通孔 ２５ 金属 ２６、２７、２８、２９ 表面相互接続構造 ３８ 第１エッジ ３９ 第２エッジ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ルイス トーマス マンジオン アメリカ合衆国，07901 ニュージャージ ー，サミット，ドライド ヒル ロード 25 (72)発明者 ロデリック ケント ワッツ アメリカ合衆国，07901 ニュージャージ ー，サミット，オーク ノル ロード 14

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】（ａ） 第１電極（１２）と第２電極（１
    ８）とそれらの間に形成された絶縁層（１５）とからな
    るキャパシタを表面に有する第１プリント回路基板層
    （１１）と、 （ｂ） 前記第１プリント回路基板層の表面に結合され
    る第２プリント回路基板層（２３）と、 （ｃ） 前記キャパシタの電極（１２、１８）を前記プ
    リント回路基板層の別の層のプリント回路に接続する接
    続手段（２６，２７）と、を有するプリント回路基板積
    層構造体において、 前記キャパシタは、前記第１プリント回路基板層（１
    １）と第２プリント回路基板層（２３）の間に埋設さ
    れ、 前記接続手段（２６，２７）は、貫通孔の相互接続構成
    を有することを特徴とするプリント回路基板の積層構造
    体。
  2. 【請求項２】 前記キャパシタは、タンタルキャパシタ
    であることを特徴とする請求項１記載のプリント回路基
    板の積層構造体。
  3. 【請求項３】（ａ） キャパシタを有する第１プリント
    回路基板層（１１）と、（ｂ） 前記キャパシタが前記
    第１プリント回路基板層と第２プリント回路基板層の間
    に埋設されるように、前記第１プリント回路基板層の表
    面に結合される第２プリント回路基板層（２３）と、
    （ｃ） 前記キャパシタの電極を前記プリント回路基板
    層の別の層のプリント回路に接続する接続手段（２６，
    ２７）と、からなるプリント回路基板の積層構造体にお
    いて、 前記キャパシタは、 （ｉ） 前記第１回路基板層の表面上に形成された第１
    電極（１２）と、 （ii） 前記第１電極を覆う絶縁層（１５）と、 （iii）一部を除いて前記絶縁層をカバーする第２電極
    （１８）とを有し、 前記絶縁層の一部は、カバーされずに第１相互接続領域
    を提供し、 前記第２電極は、前記絶縁層を越えて横方向に延びる部
    分を有し、 前記第２電極の部分が、第２相互接続領域を提供し、前
    記接続手段（２６，２７）は、（１） 前記第１電極へ
    の電気的接点が形成されるよう、前記プリント回路基板
    の積層構造体の少なくとも１つの表面から延びて前記第
    １接続領域と前記第１電極（１２）とを貫通して延びる
    第１貫通孔接続構成（２６）と、 （２） 前記第２電極への電気的接点が形成されるよ
    う、前記プリント回路基板の積層構造体の少なくとも１
    つの表面から延びて前記第２接続領域と前記第２電極と
    を貫通して延びる第２貫通孔接続構成（２７）と、を有
    することを特徴とするプリント回路基板の積層構造体。
  4. 【請求項４】 前記キャパシタは、タンタルキャパシタ
    で、前記貫通孔相互接続構成は、銅メッキ（２６）した
    貫通孔（２４）を有することを特徴とする請求項３記載
    の積層構造体。
  5. 【請求項５】 前記第１電極（１２）は、タンタルを含
    有し、 前記第２電極（１８）は、Ａｌを含有することを特徴と
    する請求項４記載の積層構造体。
  6. 【請求項６】 プリント回路基板の積層構造体の製造方
    法において、 （ａ） 第１プリント回路基板層（１１）の表面上に第
    １金属層（１２）を堆積するステップと、 （ｂ） 第１キャパシタ電極を形成するために、前記第
    １金属層（１２）をパターン化するステップと、 （ｃ） 前記第１キャパシタ電極上に誘電体層（１５）
    を形成するステップと、 （ｄ） 前記誘電体層上に、第２金属層（１６）を堆積
    するステップと、 （ｅ） 第２電極を形成するために、前記第２金属層
    （１６）をパターン化するステップと、 この（ｅ）ステップにより、前記絶縁層をカバーする第
    ２電極（１８）と前記絶縁層の一部はカバーされずに第
    １相互接続領域を提供し、前記第２電極は前記絶縁層を
    越えて横方向に延びる部分を有し前記第２電極の部分が
    第２相互接続領域を提供し、 （ｆ） 前記第１プリント回路基板層（１１）の表面上
    に第２プリント回路基板層（２３）を接合するステップ
    と、 この（ｆ）ステップにより、前記第１と第２の電極を有
    するプリント回路基板の積層体が形成され前記誘電体層
    が前記第１と第２のプリント回路基板層の間に埋設さ
    れ、 （ｇ） 前記第１接続領域を貫通する第１貫通孔（２
    ４）と前記第２接続領域を貫通する第２貫通孔（２４）
    を有し、少なくとも前記第２プリント回路基板層に貫通
    孔（２４）を形成するステップと、 （ｈ） 前記第１と第２の電極への電気接点を形成する
    ために、前記貫通孔（２４）に金属層（２６）を形成す
    るステップとからなることを特徴とするプリント回路基
    板の積層構造体の製造方法。
  7. 【請求項７】 前記第１と第２の金属層の少なくとも一
    方は、光リソグラフ技術を用いてパターン化されること
    を特徴とする請求項６記載の方法。
  8. 【請求項８】 前記第１金属層（１２）は、Ｔａ、Ｔ
    ｉ、Ｚｒ、Ａｌからなるグループから選択された材料で
    あることを特徴とする請求項６記載の方法。
  9. 【請求項９】 前記第２金属層（１６）は、Ａｌである
    ことを特徴とする請求項８記載の方法。
  10. 【請求項１０】 前記誘電体層（１５）は、前記第１金
    属層（１２）をパターン化した後第１金属層（１２）を
    陽極酸化処理をすることにより形成されることを特徴と
    する請求項８記載の方法。
  11. 【請求項１１】 前記貫通孔は、銅でコーティングされ
    ることを特徴とする請求項６記載の方法。
  12. 【請求項１２】 前記（ｂ）のステップは、インダクタ
    層を形成し、前記（ｇ）のステップは、前記インダクタ
    層に接触する少なくとも２個の貫通孔を形成することを
    特徴とする請求項６記載の方法。
  13. 【請求項１３】 前記（ｂ）のステップは、抵抗層を形
    成し、前記（ｇ）のステップは、前記抵抗層に接触する
    少なくとも２個の貫通孔を形成することを特徴とする請
    求項６記載の方法。
  14. 【請求項１４】 前記抵抗層は、ＴａＮを含有すること
    を特徴とする請求項１３記載の方法。
  15. 【請求項１５】（ｉ） 前記第１プリント回路基板層の
    表面上に抵抗材料を堆積するステップをさらに有し、 前記（ｇ）のステップは、前記抵抗材料に接触する少な
    くとも２個の貫通孔を形成することを特徴とする請求項
    ６記載の方法。
  16. 【請求項１６】 前記抵抗材料は、ポリシリコンである
    ことを特徴とする請求項１５記載の方法。
JP10235966A 1997-08-25 1998-08-21 プリント回路基板の積層構造体 Pending JPH11126976A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/918216 1997-08-25
US08/918,216 US6005197A (en) 1997-08-25 1997-08-25 Embedded thin film passive components

Publications (1)

Publication Number Publication Date
JPH11126976A true JPH11126976A (ja) 1999-05-11

Family

ID=25440001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10235966A Pending JPH11126976A (ja) 1997-08-25 1998-08-21 プリント回路基板の積層構造体

Country Status (4)

Country Link
US (2) US6005197A (ja)
EP (1) EP0899992B1 (ja)
JP (1) JPH11126976A (ja)
DE (1) DE69835260T2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100873A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
KR100363789B1 (ko) * 1999-12-17 2002-12-11 삼성전기주식회사 공진기용 기판의 제조방법
JP2007036164A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品の製造方法
JP2010199623A (ja) * 2010-05-31 2010-09-09 Tdk Corp 薄膜電子部品及び薄膜電子部品の製造方法
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US11121123B2 (en) 2017-12-27 2021-09-14 Murata Manufacturing Co., Ltd. Semiconductor composite device and package board used therein

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005197A (en) * 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
TR200000547T2 (tr) * 1997-08-27 2001-05-21 Pioneer Hi-Bred International, Inc. Lignin biyosentezi için enzimleri kodlayan genler ve bunların kullanımı.
DE69931334T2 (de) * 1998-12-22 2007-02-01 Matsushita Electric Industrial Co., Ltd., Kadoma Flexibler Dünnfilmkondensator und Herstellungsverfahren
WO2001063991A1 (fr) 2000-02-25 2001-08-30 Ibiden Co., Ltd. Carte a circuits imprimes multicouche et procede de production d'une carte a circuits imprimes multicouche
US20020171530A1 (en) * 2000-03-30 2002-11-21 Victor Company Of Japan, Limited Production method of thin film passive element formed on printed circuit board and thin film passive element produced by the method
TW471067B (en) * 2000-08-31 2002-01-01 Advanced Semiconductor Eng Integrated circuit package board which integrates de-coupled capacitor
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
US20020158305A1 (en) * 2001-01-05 2002-10-31 Sidharth Dalmia Organic substrate having integrated passive components
JP3666411B2 (ja) * 2001-05-07 2005-06-29 ソニー株式会社 高周波モジュール装置
JP4810772B2 (ja) * 2001-07-31 2011-11-09 パナソニック株式会社 回路モジュール
JP2003158378A (ja) * 2001-11-26 2003-05-30 Hitachi Ltd 多層回路基板を有する電子回路装置の製造方法
US7152312B2 (en) * 2002-02-11 2006-12-26 Adc Dsl Systems, Inc. Method for transmitting current through a substrate
KR100438160B1 (ko) * 2002-03-05 2004-07-01 삼성전자주식회사 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법
JP3843027B2 (ja) * 2002-03-12 2006-11-08 日東電工株式会社 プリント配線板の製造方法
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US6987307B2 (en) 2002-06-26 2006-01-17 Georgia Tech Research Corporation Stand-alone organic-based passive devices
US6900708B2 (en) * 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
US20040065471A1 (en) * 2002-10-07 2004-04-08 The Hong Kong Polytechnic University Electronic circuit board
US7675401B2 (en) * 2002-10-07 2010-03-09 The Hong Kong Polytechnic University Electronic circuit board
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US7489914B2 (en) * 2003-03-28 2009-02-10 Georgia Tech Research Corporation Multi-band RF transceiver with passive reuse in organic substrates
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
US7259077B2 (en) * 2004-04-29 2007-08-21 Sychip Inc. Integrated passive devices
US20080190656A1 (en) * 2004-05-06 2008-08-14 Microbridge Technologies Inc. Trimming Of Embedded Passive Components Using Pulsed Heating
EP1768474A4 (en) * 2004-06-25 2010-06-16 Ibiden Co Ltd PCB AND MANUFACTURING METHOD THEREFOR
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US8345433B2 (en) 2004-07-08 2013-01-01 Avx Corporation Heterogeneous organic laminate stack ups for high frequency applications
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
US7426780B2 (en) 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
US7462317B2 (en) 2004-11-10 2008-12-09 Enpirion, Inc. Method of manufacturing an encapsulated package for a magnetic device
TWI315648B (en) * 2004-11-17 2009-10-01 Phoenix Prec Technology Corp Circuit board structure with embeded adjustable passive components and method for fabricating the same
US20060217102A1 (en) * 2005-03-22 2006-09-28 Yinon Degani Cellular/Wi-Fi combination devices
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
US20060289976A1 (en) * 2005-06-23 2006-12-28 Intel Corporation Pre-patterned thin film capacitor and method for embedding same in a package substrate
US20070065964A1 (en) * 2005-09-22 2007-03-22 Yinon Degani Integrated passive devices
US7688172B2 (en) 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US8631560B2 (en) 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
US8139362B2 (en) 2005-10-05 2012-03-20 Enpirion, Inc. Power module with a magnetic device having a conductive clip
US7444727B2 (en) * 2006-03-10 2008-11-04 Motorola, Inc. Method for forming multi-layer embedded capacitors on a printed circuit board
US7936043B2 (en) 2006-03-17 2011-05-03 Sychip Inc. Integrated passive device substrates
US7439840B2 (en) 2006-06-27 2008-10-21 Jacket Micro Devices, Inc. Methods and apparatuses for high-performing multi-layer inductors
US7636242B2 (en) * 2006-06-29 2009-12-22 Intel Corporation Integrated inductor
US7808434B2 (en) * 2006-08-09 2010-10-05 Avx Corporation Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices
US7989895B2 (en) * 2006-11-15 2011-08-02 Avx Corporation Integration using package stacking with multi-layer organic substrates
US20080151513A1 (en) * 2006-12-21 2008-06-26 Joseph Parchesky High-frequency PCB connections that utilize blocking capacitors between the pins
US7920042B2 (en) 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US8018315B2 (en) 2007-09-10 2011-09-13 Enpirion, Inc. Power converter employing a micromagnetic device
US7952459B2 (en) 2007-09-10 2011-05-31 Enpirion, Inc. Micromagnetic device and method of forming the same
US8133529B2 (en) 2007-09-10 2012-03-13 Enpirion, Inc. Method of forming a micromagnetic device
US7955868B2 (en) 2007-09-10 2011-06-07 Enpirion, Inc. Method of forming a micromagnetic device
US9246390B2 (en) 2008-04-16 2016-01-26 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8541991B2 (en) 2008-04-16 2013-09-24 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8692532B2 (en) 2008-04-16 2014-04-08 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US8686698B2 (en) 2008-04-16 2014-04-01 Enpirion, Inc. Power converter with controller operable in selected modes of operation
US9054086B2 (en) 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US8266793B2 (en) * 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8339802B2 (en) 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US8153473B2 (en) 2008-10-02 2012-04-10 Empirion, Inc. Module having a stacked passive element and method of forming the same
US8698463B2 (en) 2008-12-29 2014-04-15 Enpirion, Inc. Power converter with a dynamically configurable controller based on a power conversion mode
US9548714B2 (en) 2008-12-29 2017-01-17 Altera Corporation Power converter with a dynamically configurable controller and output filter
KR101032342B1 (ko) * 2009-04-24 2011-05-02 삼화콘덴서공업주식회사 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법
US8756778B2 (en) * 2009-10-01 2014-06-24 Stmicroelectronics Sa Method of adjustment during manufacture of a circuit having a capacitor
US8018027B2 (en) * 2009-10-30 2011-09-13 Murata Manufacturing Co., Ltd. Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101138542B1 (ko) * 2010-08-09 2012-04-25 삼성전기주식회사 다층 인쇄회로기판의 제조방법
US8867295B2 (en) 2010-12-17 2014-10-21 Enpirion, Inc. Power converter for a memory module
US9125320B2 (en) * 2011-11-16 2015-09-01 Dyi-chung Hu Method of manufacturing passive component module
JP2013187255A (ja) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd 配線基板の製造方法
US11714143B2 (en) * 2014-04-24 2023-08-01 Regents Of The University Of California Omnidirectional MRI catheter resonator and related systems, methods and devices
CN105226045B (zh) 2014-05-30 2018-07-27 日月光半导体制造股份有限公司 半导体装置及其制造方法
US9509217B2 (en) 2015-04-20 2016-11-29 Altera Corporation Asymmetric power flow controller for a power converter and method of operating the same
JP6917700B2 (ja) 2015-12-02 2021-08-11 株式会社半導体エネルギー研究所 半導体装置
US10582608B2 (en) * 2016-07-20 2020-03-03 Hcl Technologies Limited Interconnection between printed circuit boards
JP6593274B2 (ja) * 2016-08-03 2019-10-23 株式会社豊田自動織機 多層基板
WO2018117111A1 (ja) * 2016-12-21 2018-06-28 大日本印刷株式会社 貫通電極基板、半導体装置及び貫通電極基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4349862A (en) * 1980-08-11 1982-09-14 International Business Machines Corporation Capacitive chip carrier and multilayer ceramic capacitors
JP2764745B2 (ja) * 1989-07-21 1998-06-11 オムロン株式会社 混成回路基板およびその製造方法
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JPH07326544A (ja) * 1994-05-31 1995-12-12 Matsushita Electric Ind Co Ltd 多層回路基板で形成する可変キャパシタ
US5530288A (en) * 1994-10-12 1996-06-25 International Business Machines Corporation Passive interposer including at least one passive electronic component
US5745334A (en) * 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
US6005197A (en) * 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
US5972484A (en) * 1997-12-01 1999-10-26 Polyeitan Composites Ltd. Ultrahigh molecular weight polyethylene composite for printed circuit board and antenna base material

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995352B2 (en) 1999-09-02 2011-08-09 Ibiden Co., Ltd. Printed circuit board
US8780573B2 (en) 1999-09-02 2014-07-15 Ibiden Co., Ltd. Printed circuit board
US8107253B2 (en) 1999-09-02 2012-01-31 Ibiden Co., Ltd. Printed circuit board
JP2002100873A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US9060446B2 (en) 1999-09-02 2015-06-16 Ibiden Co., Ltd. Printed circuit board
JP4554790B2 (ja) * 1999-09-02 2010-09-29 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US8116091B2 (en) 1999-09-02 2012-02-14 Ibiden Co., Ltd. Printed circuit board
US7978478B2 (en) 1999-09-02 2011-07-12 Ibiden Co., Ltd. Printed circuit board
US8842440B2 (en) 1999-09-02 2014-09-23 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US8830691B2 (en) 1999-09-02 2014-09-09 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US7881069B2 (en) 1999-09-02 2011-02-01 Ibiden Co., Ltd. Printed circuit board
US8331102B2 (en) 1999-09-02 2012-12-11 Ibiden Co., Ltd. Printed circuit board
US8717772B2 (en) 1999-09-02 2014-05-06 Ibiden Co., Ltd. Printed circuit board
US8763241B2 (en) 1999-09-02 2014-07-01 Ibiden Co., Ltd. Method of manufacturing printed wiring board
KR100363789B1 (ko) * 1999-12-17 2002-12-11 삼성전기주식회사 공진기용 기판의 제조방법
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
JP2007036164A (ja) * 2005-07-29 2007-02-08 Tdk Corp 薄膜電子部品の製造方法
JP2010199623A (ja) * 2010-05-31 2010-09-09 Tdk Corp 薄膜電子部品及び薄膜電子部品の製造方法
US11552020B2 (en) 2017-12-27 2023-01-10 Murata Manufacturing Co., Ltd. Semiconductor composite device and package board used therein
US11121123B2 (en) 2017-12-27 2021-09-14 Murata Manufacturing Co., Ltd. Semiconductor composite device and package board used therein

Also Published As

Publication number Publication date
US6317948B1 (en) 2001-11-20
DE69835260T2 (de) 2007-06-06
EP0899992A3 (en) 2000-09-06
EP0899992A2 (en) 1999-03-03
EP0899992B1 (en) 2006-07-19
US6005197A (en) 1999-12-21
DE69835260D1 (de) 2006-08-31

Similar Documents

Publication Publication Date Title
JPH11126976A (ja) プリント回路基板の積層構造体
US6356455B1 (en) Thin integral resistor/capacitor/inductor package, method of manufacture
US6524352B2 (en) Method of making a parallel capacitor laminate
JP3838827B2 (ja) 薄膜コンデンサ素子及びプリント回路基板の製造方法
JP3817463B2 (ja) 多層配線基板の製造方法
JPH06318672A (ja) 薄膜コンデンサの形成方法、薄膜コンデンサの製造方法、薄膜バイパスコンデンサの製造方法および薄膜コンデンサ
JP2002260960A (ja) キャパシタ、キャパシタ内蔵回路基板及びそれらの製造方法
JP2001332445A (ja) コンデンサ
JP2007208263A (ja) 薄膜キャパシタ内蔵型印刷回路基板の製造方法
JP2004022906A (ja) 半導体集積回路用インダクタ及びその製造方法
EP1983532B1 (en) Capacitor and manufacturing method thereof
JP2002100533A (ja) キャパシタ素子の形成方法、複合薄膜素子の形成方法、配線基板及びモジュール基板
JP3759381B2 (ja) 電子回路基板
JP2001345205A (ja) プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子
JP3467615B2 (ja) 電子部品及びその製造方法
JP2530008B2 (ja) 配線基板の製造方法
JP4328134B2 (ja) プリント配線基板の製造方法
JPH0621651A (ja) 多層配線回路板及びその製造方法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JPH0832029A (ja) 混成集積回路の製造方法
JPH10154878A (ja) 薄膜コンデンサ内蔵基板及びその製造法
JPH0745950A (ja) 薄膜多層回路基板
JP2004335620A (ja) コイルとその製造方法
US20020171530A1 (en) Production method of thin film passive element formed on printed circuit board and thin film passive element produced by the method
JPH09270367A (ja) 電子部品