KR101032342B1 - 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법 - Google Patents
임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101032342B1 KR101032342B1 KR1020090035827A KR20090035827A KR101032342B1 KR 101032342 B1 KR101032342 B1 KR 101032342B1 KR 1020090035827 A KR1020090035827 A KR 1020090035827A KR 20090035827 A KR20090035827 A KR 20090035827A KR 101032342 B1 KR101032342 B1 KR 101032342B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric layer
- electrode member
- common electrode
- grooves
- vol
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000843 powder Substances 0.000 claims abstract description 42
- 239000004593 Epoxy Substances 0.000 claims abstract description 11
- 239000002002 slurry Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 61
- 239000010949 copper Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 238000001962 electrophoresis Methods 0.000 claims description 9
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims description 8
- 229910002113 barium titanate Inorganic materials 0.000 claims description 8
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 claims description 8
- 239000002245 particle Substances 0.000 claims description 8
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 7
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 238000005266 casting Methods 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000011858 nanopowder Substances 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000007743 anodising Methods 0.000 claims description 4
- 239000011888 foil Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000005587 bubbling Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 229910021642 ultra pure water Inorganic materials 0.000 claims description 2
- 239000012498 ultrapure water Substances 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000002048 anodisation reaction Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/01—Details
- H01G5/011—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/01—Form of self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
- H01G5/01—Details
- H01G5/013—Dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0209—Inorganic, non-metallic particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0242—Shape of an individual particle
- H05K2201/0257—Nanoparticles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/135—Electrophoretic deposition of insulating material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 표면적을 증가시켜 단위면적당 용량을 증가시킬 수 있으며, 임베디드 커패시터를 시트로 형성하여 임베디드 인쇄회로기판에 용이하게 적층할 수 있는 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법에 관한 것으로, 본 발명의 임베디드 커패시터는 복수개의 홈(11a)이 형성되는 공통전극부재(11)와; 공통전극부재(11)에 형성되는 복수개의 홈(11a)에 고유전율을 갖는 나노 유전체분말을 매립하여 형성되는 매립유전층(12)과; 매립유전층(12)에 에폭시 20 Vol% 내지 80 Vol%와 유전체분말 20 Vol% 내지 80 Vol%로 이루어지는 페이스트나 슬러리를 도포하여 매립유전층(12)에 의한 요철을 매립하여 평탄화시키는 버퍼유전층(13)과; 버퍼유전층(13)에 형성되는 개별전극부재(14)로 구성됨을 특징으로 한다.
임베디드, 커패시터, 시트, 인쇄회로기판, 유전층, 전극부재
Description
본 발명은 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 표면적을 증가시켜 단위면적당 용량을 증가시킬 수 있으며, 임베디드 커패시터를 시트로 형성하여 임베디드 인쇄회로기판에 용이하게 적층할 수 있는 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법에 관한 것이다.
임베디드 수동소자(embeded passive device)는 종래의 개별 수동소자들을 기판의 표면으로부터 제거하여 다층구조를 갖는 인쇄회로기판의 어느 한 층에 집적되도록 형성된다. 임베디드 수동소자가 집적된 인쇄회로기판을 임베디드 인쇄회로기판이라 하며, 임베디드 인쇄회로기판은 수동소자의 실장면적을 줄여 실장밀도를 높일 수 있으며, 수동소자간의 접속 길이를 짧게 함으로써 기생 인덕턴스 성분으로 줄여 전기적 성능을 개선시킬 수 있게 된다.
임베디드 수동소자들 중에서도 특히 커패시터(capacitor)에 대한 관심이 높 아지고 있다. 커패시터는 통상적으로 하나의 인쇄회로기판에 실장되는 수동소자 중에서 가장 많이 사용되며, 전자제품의 회로 상에서 디커플링(decoupling)이나 바이패스(by-pass) 커패시터로 중요한 역할을 하기 때문에 전기적인 성능을 개선시켜야 한다. 이러한 이유로 커패시터는 임베디드 커패시터가 많이 사용되고 있다.
임베디드 커패시터는 하부전극, 유전체 및 상부전극으로 이루어진다. 유전체는 유전체재질을 하부전극의 전면에 도포하여 형성되며, 상부전극은 유전체에 도전성 재질을 도포 하거나 금속포일(foil)을 압착한 후 패턴닝(patterning)하여 형성된다. 이러한 구조를 갖는 임베디드 커패시터는 다층 구조를 갖는 임베디드 인쇄회로기판에 적용된다.
종래의 임베디드 커패시터는 임베디드 인쇄회로기판에 적용됨으로 박막으로 제조되고 있으며, 유전율을 높이기 위해 고유전율 재질이 적용되고 있다. 이러한 종래의 임베디드 커패시터는 고유전율을 가지면서 임베디드 인쇄회로기판의 실장밀도를 증가시키기 위해 단위면적당 표면적을 증가시키기 위한 기술이 요구되고 있다.
본 발명의 목적은 전술한 문제점을 해결하기 위해 안출된 것으로, 공통전극부재의 표면에 다공성(porous)을 갖도록 복수개의 홈을 형성하여 단위면적당 표면적을 증가시킬 수 있는 임베디드 커패시터 및 제조방법을 제공함에 있다.
본 발명의 다른 목적은 공통전극부재에 형성된 복수개의 홈에 유전체 재질을 나노분말(nano powder)로 제조한 후 나노분말을 전기영동법을 이용하여 충진함으로써 복수개의 홈에 유전체 재질을 균일하고 치밀하게 바텀 업 충진(bottom up filling)시킬 수 있는 임베디드 커패시터 및 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 공통전극부재에 형성된 복수개의 홈에 유전체 재질을 충진한 후 에폭시와 세라믹의 혼합재질을 도포하여 유전체의 표면을 평탄화시킬 수 있는 임베디드 커패시터 시트 및 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 임베디드 커패시터를 시트로 형성하여 임베디드 인쇄회로기판에 용이하게 적층할 수 있는 임베디드 커패시터 시트 및 제조방법을 제공함에 있다.
본 발명의 임베디드 커패시터는 복수개의 홈이 형성되는 공통전극부재와; 공통전극부재에 형성되는 복수개의 홈에 고유전율을 갖는 나노 유전체분말을 매립하여 형성되는 매립유전층과; 매립유전층에 에폭시 20 Vol% 내지 80 Vol%와 유전체분말 20 Vol% 내지 80 Vol%로 이루어지는 페이스트나 슬러리를 도포하여 매립유전층에 의한 요철을 매립하여 평탄화시키는 버퍼유전층과; 버퍼유전층에 형성되는 개별전극부재로 구성되며, 상기 공통전극부재에 형성된 복수개의 홈은 다공성(porous)으로 형성되는 것을 특징으로 한다.
또한, 본 발명의 임베디드 커패시터의 시트는 복수개의 홈이 형성되는 공통전극부재와; 공통전극부재에 형성되는 복수개의 홈에 고유전율을 갖는 나노 유전체분말을 매립하여 형성되는 매립유전층과; 매립유전층에 에폭시 20 Vol% 내지 80 Vol%와 유전체분말 20 Vol% 내지 80 Vol%로 이루어지는 페이스트나 슬러리를 도포 하여 매립유전층에 의한 요철을 매립하여 평탄화시키는 버퍼유전층과; 버퍼유전층에 형성되는 복수개의 개별전극부재로 구성됨을 특징으로 한다.
더욱이, 임베디드 커패시터 제조방법은 식각방법을 이용하여 공통전극부재에 복수개의 홈을 형성하는 과정과; 상기 복수개의 홈에 전기영동법을 이용하여 고유전율을 갖는 나노 유전체분말을 매립하여 매립유전층을 형성하는 과정과; 상기 매립유전층이 형성된 공통전극부재를 열처리하여 건조하는 과정과; 상기 건조가 완료된 공통전극부재에 형성된 매립유전층에 의한 요철이 매립되도록 실크인쇄방법이나 캐스팅(casting)방법으로 버퍼유전층을 형성하여 표면을 평탄화시키는 과정과; 상기 평탄화과정이 완료되면 상기 버퍼유전체층에 도전성재질을 도포하거나 금속포일(foil)을 압착하여 하여 개별전극부재를 형성하는 과정으로 구성됨을 특징으로 한다.
본 발명의 임베디드 커패시터 및 제조방법은 공통전극부재의 표면에 다공성(porous)을 갖도록 복수개의 홈을 형성함으로써 단위면적당 표면적을 증가시켜 단위면적 당 임베디드 커패시터의 정전용량을 증가시킬 수 있으며, 공통전극부재에 형성된 복수개의 홈에 유전체 재질을 나노분말로 제조한 후 나노분말을 전기영동법을 이용하여 충진함으로써 복수개의 홈에 유전체 재질을 균일하고 치밀하게 바텀 업 충진시킴으로써 임베디드 커패시터의 신뢰성을 개선시킬 수 있는 이점을 제공한다.
또한, 본 발명의 임베디드 커패시터 및 제조방법은 하부전극에 형성된 복수 개의 홈에 유전체 재질을 충진한 후 에폭시와 세라믹의 혼합재질을 도포하여 표면을 평탄화시킴으로써 임베디드 커패시터를 시트로 용이하게 형성할 수 있는 이점을 제공한다.
그리고, 또한 본 발명의 임베디드 커패시터 시트 및 제조방법은 임베디드 커패시터를 시트로 형성함으로써 임베디드 인쇄회로기판를 용이하게 제조할 수 있는 이점을 제공한다.
(실시예1)
본 발명의 임베디드 커패시터 및 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 내지 도 4에서와 같이 본 발명의 임베디드 커패시터는 공통전극부재(11), 매립유전층(12), 버퍼유전층(13) 및 개별전극부재(14)로 구성된다. 여기서, 매립유전층(12)과 버퍼유전층(13)은 임베디드 커패시터(C)의 유전체로 작용하며, 공통전극부재(11)와 개별전극부재(14)는 각각 상부전극과 하부전극으로 작용하여 하나의 임베디드 커패시터(C)를 이루게 된다.
공통전극부재(11)는 표면적을 증가시켜 하나의 임베디드 커패시터(C)의 정전용량을 증가시키기 위해 복수개의 홈(11a: 도 5b에 도시됨)이 형성된다. 복수개의 홈(11a)은 건식이나 습식식각 또는 양극산화방법으로 형성되며, 공통전극부재(11)에 배열되어 형성된다. 이러한 공통전극부재(11)는 복수개의 홈(11a)을 양극산화방법으로 형성 시 표면에 도 3에서와 같이 산화막(11b)이 더 구비된다.
산화막(11b)은 양극산화방법으로 복수개의 홈(11a)을 형성하는 경우에 복수개의 홈(11a)의 표면과 복수개의 홈(11a)이 형성된 면의 전면에 형성된다. 또한, 양극산화방법으로 복수개의 홈(11a)을 형성하는 경우에 복수개의 홈(11a)은 다공성(porous)을 갖도록 형성된다. 이러한 복수개의 홈(11a)이 형성된 공통전극부재(11)는 알루미늄(Al), 탄탈(Ta) 및 구리(Cu) 중 하나가 사용된다.
매립유전층(12)은 공통전극부재(11)에 형성되는 복수개의 홈(11a)에 고유전율을 갖는 나노 유전체분말을 매립하여 형성된다. 이러한 매립유전층(12)의 나노 유전체분말은 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산칼슘(CaTiO3), 산화티탄(TiO2) 및 산화탄탈(Ta2O5) 중 하나가 사용되며, 그 입경은 10㎚ 내지 300㎚가 된다.
버퍼유전층(13)은 매립유전층(12)에 에폭시 20 Vol% 내지 80 Vol%와 유전체분말 20 Vol% 내지 80 Vol%로 이루어지는 페이스트나 슬러리를 도포하여 매립유전층(12)에 의한 요철(12a: 도 5e에 도시됨)을 매립하여 평탄화시킨다. 이러한 버퍼유전층(13)의 유전체분말은 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산칼슘(CaTiO3) 산화티탄(TiO2) 및 산화탄탈(Ta2O5) 중 하나가 사용되며, 그 입경은 0.1㎛ 내지 10㎛가 된다.
매립유전층(12)을 형성하는 과정에서 발생될 수 있는 요철(12a)은 매립유전층(12)을 복수개의 홈(11a)의 바텀(bottom)부터 매립하는 과정에서 발생될 수 있으며, 이러한 요철(12a)이 도 5e에 도시된 것 보다 크게 발생되는 경우에 임베디드 인쇄회로기판(ePCB: 도 6에 도시됨)의 제조를 어렵게 한다. 즉, 임베디드 커패시터(C)를 복수개의 인쇄회로기판층(1,2: 도 6에 도시됨) 사이에 형성 시 인쇄회로기판층(1,2)은 요철(12a)로 인해 변형이 되거나 정확하게 정렬되지 않게 된다. 이러한 점을 개선하고자 매립유전층(12)을 형성한 후 버퍼유전층(13)을 형성하여 요철(12a)을 평탄화시키게 된다.
개별전극부재(14)은 버퍼유전층(13)이 형성되면 버퍼유전층(13)에 형성된다. 이러한 하나의 개별전극부재(14)는 공통전극부재(11), 매립유전층(12) 및 버퍼유전층(13)과 함께 하나의 임베디드 커패시터(C)를 이루게 된다. 개별전극부재(14)의 재질은 공통전극부재(11)와 동일하게 도전성 재질인 알루미늄(Al), 탄탈(Ta), 은 (Ag) 및 구리(Cu) 중 하나가 사용된다.
상기 구성을 갖는 본 발명의 임베디드 커패시터(C)의 제조방법을 첨부된 도 4 및 도 5a 내지 도 5g를 참조하여 설명하면 다음과 같다.
도 5a에서와 같이 공통전극부재(11)가 제공되면 도 5b에서와 같이 식각방법을 이용하여 공통전극부재(11)에 복수개의 홈(11a)을 형성한다. 복수개의 홈(11a)의 직경이 1㎛ 내지 20㎛가 되도록 형성되어 공통전극부재(11)의 표면적을 최대로 증가시키게 되며, 이러한 표면적 증가를 위한 식각방법은 식각이나 양극산화방법이 적용된다. 여기서, 식각방법은 습식이나 건식식각방법이 적용된다.
공통전극부재(11)에 복수개의 홈(11a)이 형성되면 도 5c 내지 도 5e에서와 같이 복수개의 홈(11a)에 전기영동법을 이용하여 고유전율을 갖는 나노 유전체분말을 매립하여 매립유전층(12)을 형성한다. 직경이 1㎛ 내지 20㎛가 되는 복수개의 홈(11a)에 유전체분말을 매립하기 위해 유전체분말은 나노 유전체분말이 사용된다. 나노 유전체분말은 입경은 10㎚ 내지 300㎚가 되도록 형성되며, 그 재질은 고유전율을 갖는 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산칼슘(CaTiO3), 산화티탄(TiO2) 및 산화탄탈(Ta2O5) 중 하나가 사용된다.
나노 유전체분말을 이용하여 복수개의 홈(11a)을 매립하여 매립유전층(12)을 형성하는 경우에도 나노 유전체분말을 복수개의 홈(11a)의 바텀부터 충진시키기 위해 매립하는 과정과 세정하는 과정을 반복하여 실시하게 된다.
예를 들어, 도 5c에서와 같이 전기영동법을 이용하여 고유전율을 갖는 나노 유전체분말을 공통전극부재(11)에 형성된 복수개의 홈(11a)에 매립하는 과정을 실시한다. 매립하는 과정이 완료되면 나노 유전체분말을 초순수를 이용한 초음파나 버블링 세정방법 이용하여 세정하는 과정을 실시한다. 세정하는 과정은 복수개의 홈(11a)의 내주면의 상측에 도포되는 나노 유전체분말을 제거하여 도 5c에서와 같이 매립유전층(12)이 형성되도록 한다.
도 5c에서와 같이 매립유전층(12)이 형성되면 매립하는 과정과 세정하는 과정을 반복하여 도 5d 및 도 5e와 같이 나노 유전체분말이 홈(11a)에 바텀 업(bottom up) 충진되어 매립되도록 한다. 이와 같이 매립하는 과정과 세정하는 과정을 반복함으로써 나노 유전체분말이 홈(11a)의 입구부터 도포되는 것을 방지하여 나노 유전체분말이 홈(11a)의 바텀부터 바텀 업 충진되어 매립되지 않은 공간 없이 매립유전층(12)이 매립되어 형성되도록 한다.
매립유전층(12)이 형성되면 도 5f에서와 같이 매립유전층(12)이 형성된 공통전극부재(11)를 열처리하여 건조한다. 건조하는 과정에서 열처리 온도는 170℃ 내지 230℃에서 실시하여 매립유전층(12)이 건조되도록 한다.
건조가 완료되면 도 5g에서와 같이 공통전극부재(11)에 형성된 매립유전층(12)에 의한 요철(12a)이 매립되도록 실크인쇄방법으로 버퍼유전층(13)을 형성하여 표면을 평탄화시킨다. 즉, 홈(11a)에 매립유전층(12)을 매립하는 과정에서 발생된 요철(12a)을 평탄화시키기 위해 버퍼유전층(13)을 형성한다. 버퍼유전층(13)을 이용하여 요철(12a)을 평탄화시키기 위해 페이스트가 사용되며, 페이스트는 실크인쇄방법으로 도포되며 그 재질은 에폭시 20 Vol% 내지 80 Vol%와 유전체분말 20 Vol% 내지 80 Vol%로 이루어진다. 여기서, 유전체분말은 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산칼슘(CaTiO3) 및 산화탄탈(Ta2O5) 중 하나가 사용되며, 그 입경은 0.1㎛ 내지 10㎛가 된다.
평탄화과정이 완료되면 버퍼유전체층에 도전성재질을 도포하여 개별전극부재(14)를 형성한다. 개별전극부재(14)를 형성하기 위한 도전성 재질은 알루미늄(Al), 탄탈(Ta), 은(Ag) 및 구리(Cu) 중 하나가 사용된다.
상기 구성을 갖는 임베디드 커패시터(C)를 시트형상으로 형성하기 위한 본 발명의 임베디드 커패시터 시트를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1 내지 도 4에서와 같이 본 발명의 임베디드 커패시터 시트(10)는 공통전극부재(11), 매립유전층(12), 버퍼유전층(13) 및 복수개의 개별전극부재(14)로 구 성된다. 여기서, 매립유전층(12)과 버퍼유전층(13)은 임베디드 커패시터(C)의 유전체로 작용하며, 공통전극부재(11)와 복수개의 개별전극부재(14)는 각각 상부전극과 하부전극으로 작용하여 복수개의 임베디드 커패시터(C)를 이루게 된다.
공통전극부재(11)는 복수개의 홈(11a)이 형성되며, 매립유전층(12)은 공통전극부재(11)에 형성되는 복수개의 홈(11a)에 고유전율을 갖는 나노 유전체분말을 매립하여 형성된다. 이러한 매립유전층(12)은 공통전극부재(11)에서 복수개의 홈(11a)이 형성된 면에 도포된다. 버퍼유전층(13)은 매립유전층(12)에 에폭시 20 Vol% 내지 80 Vol%와 유전체분말 20 Vol% 내지 80 Vol%로 이루어지는 페이스트나 슬러리를 도포하여 매립유전층(12)에 의한 요철(12a)을 매립하여 평탄화시킨다. 복수개의 개별전극부재(14)은 버퍼유전층(13)에 형성된다. 즉, 복수개의 개별전극부재(14)는 각각 공통전극부재(11), 매립유전층(12) 및 버퍼유전층(13)과 함께 하나의 임베디드 커패시터(C)를 이루게 된다.
상기 구성을 갖는 본 발명의 임베디드 커패시터 시트(10)의 제조방법을 설명하면 다음과 같다.
본 발명의 임베디드 커패시터 시트(10)의 제조방법은 임베디드 커패시터(C)의 제조과정과 동일하다. 다만, 임베디드 커패시터 시트(10)의 제조방법은 버퍼유전층(13)의 형성되면 버퍼유전층(13)에 복수개의 개별전극부재(14)를 배열시켜 형성되는 점에서 차이가 있으므로, 첨부된 도 5a 내지 도 5g를 참조하여 개략적으로 설명하면 다음과 같다.
먼저, 도 5a에서와 같이 공통전극부재(11)가 제공되면 도 5b에서와 같이 식 각방법을 이용하여 공통전극부재(11)에 복수개의 홈(11a)을 형성한다. 복수개의 홈(11a)이 형성되면 도 5c 내지 도 5e에서와 같이 복수개의 홈(11a)에 전기영동법을 이용하여 고유전율을 갖는 나노 유전체분말을 매립하여 매립유전층(12)을 형성한다. 매립유전층(12)이 형성되면 매립유전층(12)이 형성된 공통전극부재(11)를 열처리하여 건조한다.
건조가 완료되면 도 5f에서와 같이 건조가 완료된 공통전극부재(11)에 형성된 매립유전층(12)에 의한 요철(12a)이 매립되도록 실크인쇄방법이나 캐스팅(casting)방법으로 버퍼유전층(13)을 형성하여 표면을 평탄화시킨다. 이러한 평탄화시키는 과정은 먼저, 건조가 완료된 공통전극부재(11)에 형성된 매립유전층(12)에 의한 요철(12a)이 매립되도록 실크인쇄방법으로 페이스트를 도포한다. 페이스트가 도포되면 반 경화시켜 버퍼유전층(13)을 형성하며, 반 경화 시 온도조건은 80℃ 내지 150℃에서 실시한다.
버퍼유전층(13)을 형성하는 평탄화과정이 완료되면 도 5g에서와 같이 버퍼유전층(13)에 도전성재질을 도포한 후 사진식각공정을 이용하여 복수개의 개별전극부재(14)를 형성하여 시트형상을 갖는 임베디드 커패시터 시트(10)를 제조하게 된다.
이와 같이 반 경화된 임베디드 커패시터 시트(10)가 제조되면 임베디드 커패시터 시트(10)를 도 6에서와 같이 복수개의 인쇄회로기판층(1,2) 사이에 삽입한 후 적층하여 임베디드 인쇄회로기판(ePCB)을 제조한다. 이와 같이 임베디드 커패시터 시트(10)를 완전하게 경화시키기 않고 반 경화시킨 후 복수개의 인쇄회로기판층(1,2)과 적층함으로써 적층 후 접착작업이 보다 용이하게 된다.
본 발명의 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트는 다층구조를 갖는 임베디드 인쇄회로기판 제조분야에 적용할 수 있다.
도 1은 본 발명의 임베디드 커패시터 시트의 사시도,
도 2는 도 1에 도시된 임베디드 커패시터 시트의 A-A선 단면도,
도 3은 도 1에 도시된 임베디드 커패시터 시트의 다른 실시예를 나타낸 A-A선 단면도,
도 4는 도 2에 도시된 임베디드 커패시터의 확대 단면도,
도 5a 내지 도 5g는 임베디드 커패시터의 제조방법을 나타낸 도,
도 6은 본 발명의 임베디드 커패시터 시트의 사용 상태를 나타낸 도.
*도면의 주요부분에 대한 부호의 간단한 설명*
10: 임베디드 커패시터 시트 11: 공통전극부재
12: 매립유전층 13: 버퍼유전층
14: 개별전극부재 C: 임베디드 커패시터
Claims (17)
- 복수개의 홈이 형성되는 공통전극부재와;상기 공통전극부재에 형성되는 복수개의 홈에 고유전율을 갖는 나노 유전체분말을 매립하여 형성되는 매립유전층과;상기 매립유전층에 에폭시 20 Vol% 내지 80 Vol%와 유전체분말 20 Vol% 내지 80 Vol%로 이루어지는 페이스트나 슬러리를 도포하여 매립유전층에 의한 요철을 매립하여 평탄화시키는 버퍼유전층과;상기 버퍼유전층에 형성되는 개별전극부재로 구성되며,상기 공통전극부재에 형성된 복수개의 홈은 다공성(porous)으로 형성되는 것을 특징으로 하는 임베디드 커패시터.
- 제1항에 있어서, 상기 공통전극부재는 복수개의 홈이 형성된 표면에 산화막이 더 구비되는 것을 특징으로 하는 임베디드 커패시터.
- 삭제
- 제1항에 있어서, 상기 공통전극부재와 상기 개별전극부재는 각각 알루미늄(Al), 탄탈(Ta), 은(Ag) 및 구리(Cu) 중 하나가 사용되는 것을 특징으로 하는 임베디드 커패시터.
- 제1항에 있어서, 상기 매립유전층의 나노 유전체분말은 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산칼슘(CaTiO3), 산화티탄(TiO2) 및 산화탄탈(Ta2O5) 중 하나가 사용되며, 그 입경은 10㎚ 내지 300㎚인 것을 특징으로 하는 임베디드 커패시터.
- 제1항에 있어서, 상기 버퍼유전층의 유전체분말은 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산칼슘(CaTiO3) 및 산화탄탈(Ta2O5) 중 하나가 사용되며, 그 입경은 0.1㎛ 내지 10㎛인 것을 특징으로 하는 임베디드 커패시터.
- 식각방법을 이용하여 공통전극부재에 복수개의 홈을 형성하는 과정과;상기 복수개의 홈에 전기영동법을 이용하여 고유전율을 갖는 나노 유전체분말을 매립하여 매립유전층을 형성하는 과정과;상기 매립유전층이 형성된 공통전극부재를 열처리하여 건조하는 과정과;상기 건조가 완료된 공통전극부재에 형성된 매립유전층에 의한 요철이 매립되도록 실크인쇄방법이나 캐스팅(casting)방법으로 버퍼유전층을 형성하여 표면을 평탄화시키는 과정과;상기 평탄화과정이 완료되면 상기 버퍼유전체층에 도전성재질을 도포하거나 금속포일(foil)을 압착하여 하여 개별전극부재를 형성하는 과정으로 구성됨을 특징 으로 하는 임베디드 커패시터 제조방법.
- 제7항에 있어서, 상기 복수개의 홈을 형성하는 과정에서 복수개의 홈은 직경이 1㎛ 내지 20㎛가 되도록 공통전극부재를 식각하거나 양극산화방법으로 처리하여 형성되는 것을 특징으로 하는 임베디드 커패시터 제조방법.
- 제7항에 있어서, 상기 매립유전층을 형성하는 과정은 전기영동법을 이용하여 고유전율을 갖는 나노 유전체분말을 공통전극부재에 형성된 복수개의 홈에 매립하는 과정과;상기 나노 유전체분말을 초순수를 이용한 초음파나 버블링 세정방법 이용하여 세정하는 과정과;상기 매립하는 과정과 상기 세정하는 과정을 반복하여 나노 유전체분말이 홈에 바텀 업(bottom up) 충진되어 매립되도록 함을 특징으로 하는 임베디드 커패시터 제조방법.
- 제7항에 있어서, 상기 매립유전층을 형성하는 과정에서 나노 유전체분말은 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산칼슘(CaTiO3). 산화티탄(TiO2) 및 산화탄탈(Ta2O5) 중 하나가 사용되며, 그 입경은 10㎚ 내지 300㎚ 인 것을 특징으로 하는 임베디드 커패시터 제조방법.
- 제7항에 있어서, 상기 건조하는 과정에서 열처리 온도는 170℃ 내지 230℃임을 특징으로 하는 임베디드 커패시터 제조방법.
- 제7항에 있어서, 상기 평탄화되도록 하는 과정에서 페이스트는 에폭시 20 Vol% 내지 80 Vol%와 유전체분말 20 Vol% 내지 80 Vol%로 이루어지며, 상기 유전체분말은 티탄산바륨(BaTiO3), 티탄산스트론튬(SrTiO3), 티탄산칼슘(CaTiO3), 산화티탄(TiO2) 및 산화탄탈(Ta2O5) 중 하나가 사용되며, 그 입경은 0.1㎛ 내지 10㎛인 것을 특징으로 하는 임베디드 커패시터 제조방법.
- 제7항에 있어서, 상기 개별전극부재를 형성하는 과정에서 도전성 재질은 알루미늄(Al), 탄탈(Ta), 은 (Ag) 및 구리(Cu) 중 하나가 사용되는 것을 특징으로 하는 임베디드 커패시터 제조방법.
- 복수개의 홈이 형성되는 공통전극부재와;상기 공통전극부재에 형성되는 복수개의 홈에 고유전율을 갖는 나노 유전체분말을 매립하여 형성되는 매립유전층과;상기 매립유전층에 에폭시 20 Vol% 내지 80 Vol%와 유전체분말 20 Vol% 내지 80 Vol%로 이루어지는 페이스트나 슬러리를 도포하여 매립유전층에 의한 요철을 매 립하여 평탄화시키는 버퍼유전층과;상기 버퍼유전층에 형성되는 복수개의 개별전극부재로 구성됨을 특징으로 하는 임베디드 커패시터 시트.
- 식각방법을 이용하여 공통전극부재에 복수개의 홈을 형성하는 과정과;상기 복수개의 홈에 전기영동법을 이용하여 고유전율을 갖는 나노 유전체분말을 매립하여 매립유전층을 형성하는 과정과;상기 매립유전층이 형성된 공통전극부재를 열처리하여 건조하는 과정과;상기 건조가 완료된 공통전극부재에 형성된 매립유전층에 의한 요철이 매립되도록 실크인쇄방법이나 캐스팅(casting)방법으로 버퍼유전층을 형성하여 표면을 평탄화시키는 과정과;상기 평탄화과정이 완료되면 상기 버퍼유전층에 도전성재질을 도포한 후 사진식각공정을 이용하여 복수개의 개별전극부재를 형성하는 과정으로 구성됨을 특징으로 하는 임베디드 커패시터 시트의 제조방법.
- 제15항에 있어서, 상기 평탄화시키는 과정은 건조가 완료된 공통전극부재에 형성된 매립유전층에 의한 요철이 매립되도록 실크인쇄방법 또는 casting 방법으로 페이스트나 슬러리를 도포하는 과정과;상기 페이스트 및 슬러리가 도포되면 반 경화시켜 버퍼유전층을 형성하는 과정으로 구성됨을 특징으로 하는 임베디드 커패시터 시트의 제조방법.
- 제16항에 있어서, 상기 버퍼유전층을 형성하는 과정에서 반 경화는 80℃ 내지 150℃에서 실시하는 것을 특징으로 하는 임베디드 커패시터 시트의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090035827A KR101032342B1 (ko) | 2009-04-24 | 2009-04-24 | 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법 |
| US12/453,635 US8274779B2 (en) | 2009-04-24 | 2009-05-18 | Embedded capacitor, embedded capacitor sheet using the same and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090035827A KR101032342B1 (ko) | 2009-04-24 | 2009-04-24 | 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100117208A KR20100117208A (ko) | 2010-11-03 |
| KR101032342B1 true KR101032342B1 (ko) | 2011-05-02 |
Family
ID=42991919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090035827A KR101032342B1 (ko) | 2009-04-24 | 2009-04-24 | 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8274779B2 (ko) |
| KR (1) | KR101032342B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112009000008T5 (de) * | 2008-03-14 | 2010-09-30 | Murata Mfg. Co., Ltd., Nagaokakyo-shi | Verfahren zum Glätten einer Elektrode, Verfahren zum Herstellen eines Keramiksubstrats und Keramiksubstrat |
| WO2012151738A1 (zh) * | 2011-05-06 | 2012-11-15 | 广东生益科技股份有限公司 | 埋容材料及其制作方法 |
| GB2501872B8 (en) * | 2012-05-03 | 2022-08-17 | Dyson Technology Ltd | Coated Structured Surfaces |
| GB2501871B8 (en) * | 2012-05-03 | 2022-08-17 | Dyson Technology Ltd | Hybrid Capacitor |
| US9865400B2 (en) * | 2015-07-15 | 2018-01-09 | Murata Manufacturing Co., Ltd. | Capacitor |
| JP6840502B2 (ja) * | 2016-09-30 | 2021-03-10 | 太陽誘電株式会社 | 微細構造体の製造方法、電子部品、回路モジュール及び電子機器 |
| US10978548B2 (en) * | 2016-11-10 | 2021-04-13 | Texas Instruments Incorporated | Integrated capacitor with sidewall having reduced roughness |
| CN110310829A (zh) * | 2019-05-23 | 2019-10-08 | 深圳先进技术研究院 | 埋入式电容材料、其制备方法及印制线路板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910007113A (ko) * | 1989-09-29 | 1991-04-30 | 아오이 죠이치 | 수지봉합형 반도체장치 |
| KR20070019432A (ko) * | 2005-08-12 | 2007-02-15 | 한국과학기술연구원 | 내장형 캐패시터 |
| KR20080035363A (ko) * | 2006-10-19 | 2008-04-23 | 삼성전기주식회사 | 나노와이어를 이용한 커패시터 및 그 제조방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3260904A (en) * | 1963-08-21 | 1966-07-12 | Mallory & Co Inc P R | Electrical capacitor having an oxide dielectric and a cooperating dielectric material |
| EP0356212B1 (en) * | 1988-08-25 | 1993-04-28 | Matsushita Electric Industrial Co., Ltd. | Thin-film capacitor and method of manufacturing a hybrid microwave integrated circuit |
| US5162977A (en) * | 1991-08-27 | 1992-11-10 | Storage Technology Corporation | Printed circuit board having an integrated decoupling capacitive element |
| US5495386A (en) * | 1993-08-03 | 1996-02-27 | Avx Corporation | Electrical components, such as capacitors, and methods for their manufacture |
| JP3389370B2 (ja) * | 1995-05-30 | 2003-03-24 | 京セラ株式会社 | セラミックコンデンサ |
| JPH10150151A (ja) * | 1996-11-19 | 1998-06-02 | Sony Corp | キャパシタおよびその製造方法 |
| US6005197A (en) | 1997-08-25 | 1999-12-21 | Lucent Technologies Inc. | Embedded thin film passive components |
| US20040109298A1 (en) * | 1998-05-04 | 2004-06-10 | Hartman William F. | Dielectric material including particulate filler |
| WO2004040604A1 (ja) * | 2002-10-30 | 2004-05-13 | Mitsui Mining & Smelting Co.,Ltd. | キャパシタ層形成用の誘電体層付銅箔並びにその誘電体層付銅箔を用いたキャパシタ層形成用の銅張積層板及びそのキャパシタ層形成用の誘電体層付銅箔の製造方法 |
| JP4641396B2 (ja) * | 2004-09-02 | 2011-03-02 | Ｏｋｉセミコンダクタ株式会社 | 薄膜コンデンサとその製造方法 |
| DE102004052086A1 (de) * | 2004-10-26 | 2006-04-27 | Basf Ag | Kondensatoren hoher Energiedichte |
| KR100664376B1 (ko) * | 2004-12-29 | 2007-01-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 커패시터 제조 방법 |
| US7629269B2 (en) * | 2005-03-31 | 2009-12-08 | Intel Corporation | High-k thin film grain size control |
| US7539005B2 (en) * | 2005-07-29 | 2009-05-26 | Tdk Corporation | Dielectric film production process and capacitor |
| US7742277B2 (en) * | 2005-08-24 | 2010-06-22 | Ibiden Company Limited | Dielectric film capacitor and method of manufacturing the same |
| JP4461386B2 (ja) * | 2005-10-31 | 2010-05-12 | Ｔｄｋ株式会社 | 薄膜デバイスおよびその製造方法 |
-
2009
- 2009-04-24 KR KR1020090035827A patent/KR101032342B1/ko not_active IP Right Cessation
- 2009-05-18 US US12/453,635 patent/US8274779B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910007113A (ko) * | 1989-09-29 | 1991-04-30 | 아오이 죠이치 | 수지봉합형 반도체장치 |
| KR20070019432A (ko) * | 2005-08-12 | 2007-02-15 | 한국과학기술연구원 | 내장형 캐패시터 |
| KR20080035363A (ko) * | 2006-10-19 | 2008-04-23 | 삼성전기주식회사 | 나노와이어를 이용한 커패시터 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100271748A1 (en) | 2010-10-28 |
| KR20100117208A (ko) | 2010-11-03 |
| US8274779B2 (en) | 2012-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101032342B1 (ko) | 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법 | |
| JP6096638B2 (ja) | 積層セラミックキャパシタ及びこれを含む印刷回路基板 | |
| KR100974634B1 (ko) | 커패시터 디바이스 | |
| JP6357714B2 (ja) | 組込形フィルタを備えた多層電子構造体、および多層電子構造体の製造方法 | |
| JP5801328B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR102004773B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판 | |
| US9378884B2 (en) | Multilayer electronic component and method of manufacturing the same | |
| JP4591689B2 (ja) | Ｌｃ複合部品の製造方法 | |
| JP6769055B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP6266214B2 (ja) | 積層セラミックキャパシタ、その製造方法、及び積層セラミックキャパシタが実装された回路基板 | |
| JP2015065394A (ja) | 基板内蔵用積層セラミック電子部品、その製造方法及び積層セラミック電子部品内蔵型印刷回路基板 | |
| JP6058584B2 (ja) | 積層型電子部品及びその製造方法 | |
| JP2017168746A (ja) | 電子部品及び電子部品の製造方法 | |
| WO2006016589A1 (ja) | 誘電層構成材料の製造方法及びその製造方法で得られた誘電層構成材料、誘電層構成材料を用いてキャパシタ回路形成部材を製造する方法及びその製造方法で得られたキャパシタ回路形成部材及び、該誘電層構成材料又は／及びキャパシタ回路形成部材を用いて得られる多層プリント配線板。 | |
| WO2020174847A1 (ja) | 電子部品及び電子部品の製造方法 | |
| JP3956851B2 (ja) | 受動素子内蔵基板及びその製造方法 | |
| US9818538B2 (en) | Multilayer ceramic electronic component and board for mounting thereof | |
| KR20190116145A (ko) | 적층 세라믹 커패시터 | |
| KR101641574B1 (ko) | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 | |
| JP4683770B2 (ja) | 電気素子内蔵配線基板およびその製法 | |
| JP2009124155A (ja) | 多層セラミックコンデンサの製造方法 | |
| JP4207517B2 (ja) | 素子内蔵基板 | |
| JP2006222440A (ja) | コンデンサ素子 | |
| KR20120054843A (ko) | 전극 형성 장치 및 이를 이용한 전극 형성 방법 | |
| JP4530605B2 (ja) | コンデンサ素子内蔵多層配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |